JPH09312523A - 低雑音ダウンコンバータ回路 - Google Patents

低雑音ダウンコンバータ回路

Info

Publication number
JPH09312523A
JPH09312523A JP8125299A JP12529996A JPH09312523A JP H09312523 A JPH09312523 A JP H09312523A JP 8125299 A JP8125299 A JP 8125299A JP 12529996 A JP12529996 A JP 12529996A JP H09312523 A JPH09312523 A JP H09312523A
Authority
JP
Japan
Prior art keywords
input
mmics
local oscillator
signal
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8125299A
Other languages
English (en)
Inventor
Masahiro Kato
正広 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8125299A priority Critical patent/JPH09312523A/ja
Publication of JPH09312523A publication Critical patent/JPH09312523A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】２入力信号を同時に受信し、その入力信号を局
部発振器の信号により周波数変換した信号を切り換えて
出力できるダウンコンバータ回路において、２個のＭＭ
ＩＣの使用に伴う信号ラインの交差による高周波特性の
悪影響を解消する。 【解決手段】２入力信号を同時に受信し、その入力信号
を局部発振器の信号により周波数変換した信号を切り換
えて出力できるダウンコンバータ回路において、同じピ
ン配置を有する２個のＭＭＩＣの入力方向を互いに逆向
きに且つ前記局部発振器に対して対称に配置し、そのＭ
ＭＩＣの出力端と後段入力端間を接続コネクタで接続す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は衛星放送や通信等で
アンテナから受信した信号を増幅及び周波数変換して後
段のチューナ回路に出力する低雑音ダウンコンバータ回
路に関するものである。
【０００２】
【従来の技術】低雑音ダウンコンバータ(以下ＬＮＢと
いう)は受信アンテアで受信した信号、例えば１２ＧＨ
Ｚ帯の入力信号を低雑音増幅し、１ＧＨＺ帯の中間周波
数信号に変換し、後段のチューナ回路に出力するもので
ある。
【０００３】図１は従来の２入力２出力タイプの低雑音
ダウンコンバータを示すブロック図である。この従来回
路は入力信号(例えば右旋偏波Ｒ，左旋偏波Ｌ)に対し
て、出力ポート１３、１４が２つあり、スイッチング回
路１０によりＬ信号入力１或るいはＲ信号入力２の選
択、切り換えが行える２出力タイプである。
【０００４】次に図１の動作について説明する。入力端
子１に入力されるＬ信号は低雑音増幅回路(ＬＮＡ)３で
増幅され、帯域通過フィルタ(Ｂ.Ｐ.Ｆ)５で帯域制限さ
れ、局部発振器９から供給される局部発振周波数信号と
混合回路(ミキサ回路)７で混合されて周波数変換され
る。
【０００５】同様に、入力端子２に入力されるＲ信号は
低増幅回路(ＬＮＡ)４で増幅され、帯域通過フィルタ
(Ｂ.Ｐ.Ｆ)６で帯域制限され、局部発振器９から供給さ
れる局部発振周波数信号とミキサ回路８で混合されて周
波数変換される。スイッチング回路１０ではミキサ回路
７と８の出力信号を選択切り換えして、中間周波数増幅
器１１、１２に供給し、それぞれ出力ポート１３、１４
から出力している。
【０００６】
【発明が解決しようとする課題】このような従来の回路
ブロックで配置された回路パターンを基板上に作成した
場合、Ｌ側入力信号系１、３、５とＲ側信号系２、４、
６は対称に配置でき、且つミキサ回路７と８も対称に配
置が可能である。しかしながら、従来のミキサ回路７、
８、スイッチング回路１０及び中間周波数増幅器１１、
１２の一部をＭＭＩＣ(マイクロ・モノリシックＩＣ)化
してコストダウンしようとすると、例えば局部発振器９
がＬとＲ信号系で対称とならず、また、信号を接続する
ためのラインが交差するため高周波特性に悪影響が発生
する等の問題がある。
【０００７】ここでＭＭＩＣ化に伴う問題について説明
する。図２は、従来回路である図１に示されているミキ
サ回路７、８、スイッチング回路１０及び中間周波数増
幅器１１、１２の一部をＭＭＩＣ化して、コストダウン
を実現しようとする回路配置である。即ち、図１におけ
るミキサ回路７、８及びスイッチング回路１０が図２に
おいてはＭＭＩＣ１５、１６で置き替えられている。
【０００８】特に図２における局部発振器９はＬとＲ信
号系のＭＭＩＣに対して対称となっていない。そのため
同じピン配置を有するＭＭＩＣを使用する場合、ＭＭＩ
Ｃを基板上に配置する上で問題が生じる。そして、この
場合、図３に示すａ、ｂ、ｃの信号ラインに問題が発生
する。即ち、これらａ、ｂ、ｃの信号ラインは交差する
ため、信号ラインをマイクロ・ストリップラインで作ら
れた伝送線路にすると、高周波特性に悪影響が現れる。
【０００９】この問題を解決するためには二つの方法が
考えられる。即ち、図４に示すように局部発振器９を２
個設けておき、ＭＭＩＣ１５、１６からの出力である中
間周波数の出力ラインを交差させる方法である。もう一
つは図５に示すようにＭＭＩＣ１５、１６の入力方向を
互いに逆方向に配置し、且つ局部発振器９に対して対称
に配置し、帯域通過フィルタ６の出力端ＡとＭＭＩＣ１
６の入力端Ｂとを同軸線のようなマイクロストリップラ
イン以外の信号ラインで接続し、中間周波数出力ライン
を交差させる方法である。
【００１０】図４では局部発振器が２個必要であり、図
５ではＲＦ信号ラインを断線するので、特性がとれな
い。また、図４及び図５共に中間周波数出力ラインが交
差するためアイソレーションが取りにくい等、非常に多
くの問題がある。図４及び図５のいづれの場合も実現が
困難である。
【００１１】本発明は前述のような従来の問題に鑑みて
なされたものであり、或る所望の回路ブロックがＭＭＩ
Ｃ化されながら、しかも局部発振器がＬとＲ信号系で対
称に配置され、更に信号ラインが交差しない回路配置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、水平と垂直偏波或るいは右旋と左旋偏波
等の２入力信号を同時に受信し、該入力信号を局部発振
器の信号により周波数変換した信号を切り換えて出力で
きるダウンコンバータ回路において、同じピン配置を有
する２個のＭＭＩＣの入力方向を互いに逆向きに且つ前
記局部発振器に対して対称に配置している。
【００１３】また、ダウンコンバータ回路において、同
じピン配置を有する２個のＭＭＩＣの入力方向を互いに
逆向きに且つ前記局部発振器に対して対称に配置し、そ
のＭＭＩＣの出力端と後段入力端間を接続コネクタで接
続する。
【００１４】更にまた、ダウンコンバータ回路におい
て、同じピン配置を有する２個のＭＭＩＣ及び後段入力
端を１枚の基板上に配置し、且つその基板の裏面側の全
面アースパターンに更に金属板を添着し、前記２個のＭ
ＭＩＣの入力方向を互いに逆向きに且つ前記局部発振器
に対して対称に配置し、中央部が絶縁樹脂で角柱状に被
覆されたコ字型接続コネクタで前記ＭＭＩＣの出力端と
後段入力端間を接続する。
【００１５】本発明においては、一枚の基板上に同じピ
ン配置を有する２個のＭＭＩＣの入力方向を互いに逆向
きに且つ局部発振器に対して対称に配置するので、ＭＭ
ＩＣの出力ラインをマイクロストリップラインで交差す
ることなく、一枚基板上に配置できる。そして、一方の
ＭＭＩＣの出力端と後段入力端の間は接続コネクタで接
続する。従って、高周波特性が非常に良く且つ安定して
おり、しかもコストの安い回路が得られる。
【００１６】
【発明の実施の形態】図６は本発明の低雑音ダウンコン
バータ回路の回路ブロック図である。同図において、Ｍ
ＭＩＣ１５と１６の入力方向は互いに逆方向に配置さ
れ、且つ局部発振器９に対して対称に配置されている。
局部発振器９はＭＭＩＣ１５と１６にマイクロストリッ
プラインで交差することなく接続される。ＭＭＩＣ１５
及び１６の出力はそれぞれＡ及びＢに接続されている。
【００１７】そして、ＭＭＩＣ１５及び１６の出力につ
いては端子ＡとＣ、ＢとＤが何らかの方法で接続されれ
ばよいが、この端子ＡとＣ、ＢとＤを接続する手段とし
て図７に示す接続コネクタを用いる。
【００１８】接続コネクタは図７に示すようにコ字型の
形状であり、位置決めを容易にするため中央部は絶縁性
合成樹脂で四角柱状に被覆されており、信号に悪影響を
与えないようにされている。また、ピンは銅下地メッキ
後、半田付けできるよう半田メッキされている。
【００１９】図８は図６に示すような本発明の回路ブロ
ックを配置した基板１７とアース強化用金属板１８とコ
ネクタ１９、２０の組立途上を示す斜視図である。帯域
通過フィルタ５、６は基板１７上にパターン化されてお
り、基板１７上にはＭＭＩＣ１５、１６及び局部発振器
９が実装されている。Ａ，Ｂ，Ｃ，Ｄは基板１７に設け
られたスルーホールであり、基板１７の裏面は全面アー
スパターンとなっており、金属板１８でアースが強化さ
れている。
【００２０】金属板１８にはスルーホールＡ，Ｂ，Ｃ，
Ｄに対応する位置にスルーホールより十分大きな径の透
孔が設けられている。コネクタ２０及び１９はそれぞれ
金属板１８に設けられた透孔、基板１７のスルーホール
Ａ，Ｃ及びＢ，Ｄを貫通して基板１７上で半田付けされ
る。そして、ＭＭＩＣ１５と１６の出力ラインが交差す
ることはない。
【００２１】基板１７と金属板１８は重ねられてネジ２
１、２２及び２３で本体のシャーシ(図示なし)にネジ止
めして固定される。このようにして基板１７は本体シャ
ーシと金属板１８間に挟み込まれる構造となり、一層高
周波信号に悪影響を与えない構造となっている。コネク
タ１９、２０の半田付けは基板１７の表面でなされる
が、組み込み後の歪みはない。
【００２２】上述のような２出力の場合、出力信号を出
力端子１３、１４の双方へ出力する必要があり、上述の
如く、コネクタ１９、２０という具合に２個必要とした
が、出力ポートが１つの場合にはコネクタは１個で良
い。また、図９に示す如く、コネクタは中央の合成樹脂
部で結合された構造であっても良い。図８では図６の中
間周波数増幅器１１、１２の入力ライン迄の回路配置に
ついて示してあるが、図２のブロック図に示す低雑音ダ
ウンコンバータ回路の構成まで容易に実現できることは
言うまでもない。
【００２３】
【発明の効果】このように本発明においては、一枚の基
板上に同じピン配置を有する２個のＭＭＩＣの入力方向
を互いに逆向きに且つ局部発振器に対して対称に配置す
るので、ＭＭＩＣの出力ラインをマイクロストリップラ
インで交差することなく、一枚基板上に配置できる。そ
して、一方のＭＭＩＣの出力端と後段入力端の間は接続
コネクタで接続する。従って、高周波特性が非常に良く
且つ安定しており、しかもコストの安い回路が得られ
る。
【００２４】更に、基板の裏面側の全面アースパターン
に更に金属板を添着し、中央部が絶縁樹脂で角柱状に被
覆されたコ字型接続コネクタで前記ＭＭＩＣの出力端と
後段入力端の間を接続する場合には、性能はより向上す
ると共に作業性が一層よくなる。
【図面の簡単な説明】
【図１】従来の２入力２出力タイプの低雑音ダウンコン
バータのブロック図を示す。
【図２】ＭＭＩＣを用いる低雑音ダウンコンバータのブ
ロック図を示す。
【図３】ＭＭＩＣ使用時問題となる接続方法の回路ブロ
ック図を示す。
【図４】ＭＭＩＣ使用時の接続問題を解決する回路ブロ
ック図を示す。
【図５】ＭＭＩＣ使用時の接続問題を解決する回路ブロ
ック図を示す。
【図６】本発明の低雑音ダウンコンバータ回路のブロッ
ク図を示す。
【図７】本発明に使用するコネクタピンの斜視図を示
す。
【図８】本発明の低雑音ダウンコンバータ回路のブロッ
クの基板と金属板とコネクタピンとの組立途上の斜視図
を示す。
【図９】本発明に使用するコネクタピンの斜視図を示
す。
【符号の説明】
１，２ 入力端子 ３，４ 低雑音増幅器 ５，６ 帯域通過フィルタ ７，８ 混合回路 ９ 局部発振器 １０ スイッチング回路 １１，１２ 中間周波数増幅器 １３，１４ 出力端子 １５，１６ ＭＭＩＣ １７ 基板 １８ 金属板 １９，２０ コネクタ ２１，２２，２３ 固定用ネジ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】水平と垂直偏波或るいは右旋と左旋偏波等
    の２入力信号を同時に受信し、該入力信号を局部発振器
    の信号により周波数変換した信号を切り換えて出力でき
    るダウンコンバータ回路において、同じピン配置を有す
    る２個のＭＭＩＣの入力方向を互いに逆向きに且つ前記
    局部発振器に対して対称に配置することを特徴とする低
    雑音ダウンコンバータ回路。
  2. 【請求項２】水平と垂直偏波或るいは右旋と左旋偏波等
    の２入力信号を同時に受信し、該入力信号を局部発振器
    の信号により周波数変換した信号を切り換えて出力でき
    るダウンコンバータ回路において、同じピン配置を有す
    る２個のＭＭＩＣの入力方向を互いに逆向きに且つ前記
    局部発振器に対して対称に配置し、該ＭＭＩＣの出力端
    と後段入力端間を接続コネクタで接続することを特徴と
    する低雑音ダウンコンバータ回路。
  3. 【請求項３】水平と垂直偏波或るいは右旋と左旋偏波等
    の２入力信号を同時に受信し、該入力信号を局部発振器
    の信号により周波数変換した信号を切り換えて出力でき
    るダウンコンバータ回路において、同じピン配置を有す
    る２個のＭＭＩＣ及び後段入力端を１枚の基板上に配置
    し、且つ該基板の裏面側の全面アースパターンに更に金
    属板を添着し、前記２個のＭＭＩＣの入力方向を互いに
    逆向きに且つ前記局部発振器に対して対称に配置し、中
    央部が絶縁樹脂で角柱状に被覆されたコ字型接続コネク
    タで前記ＭＭＩＣの出力端と前記後段入力端の間を接続
    することを特徴とする低雑音ダウンコンバータ回路。
JP8125299A 1996-05-21 1996-05-21 低雑音ダウンコンバータ回路 Pending JPH09312523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8125299A JPH09312523A (ja) 1996-05-21 1996-05-21 低雑音ダウンコンバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8125299A JPH09312523A (ja) 1996-05-21 1996-05-21 低雑音ダウンコンバータ回路

Publications (1)

Publication Number Publication Date
JPH09312523A true JPH09312523A (ja) 1997-12-02

Family

ID=14906654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8125299A Pending JPH09312523A (ja) 1996-05-21 1996-05-21 低雑音ダウンコンバータ回路

Country Status (1)

Country Link
JP (1) JPH09312523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038253A1 (en) * 1998-01-21 1999-07-29 The Secretary Of State For Defence Mixer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038253A1 (en) * 1998-01-21 1999-07-29 The Secretary Of State For Defence Mixer circuit

Similar Documents

Publication Publication Date Title
DE4401615A1 (de) Radiofrequenzvorrichtung
US6970688B2 (en) Local oscillator signal divider and low-noise converter employing the same
US7319850B2 (en) Low noise block downconverter converting received signal to intermediate frequency signal
JP2000236201A (ja) スプリアス低減回路
JP3847262B2 (ja) 高周波回路及びそれを備えた低雑音ダウンコンバータ
JP2009512314A (ja) 高周波スイッチ
CN113890487A (zh) 一种瓦片式宽带多通道下变频模块
JPH1098406A (ja) 改良された低ノイズブロックダウンコンバータ
JPH09312523A (ja) 低雑音ダウンコンバータ回路
CN106488200B (zh) 一种高频头电路及高频头
CN216490403U (zh) 一种瓦片式宽带高集成四通道下变频组件
JP2000286022A (ja) 電子機器用端子コネクタ及び電子機器
JP3184417B2 (ja) 広帯域コンバータ回路
CN212752436U (zh) 一种Ku波段双极化八输出降频器电路和降频器
JP2002164701A (ja) 高周波回路
JPH10209899A (ja) 低雑音コンバータ
JP3926062B2 (ja) 高周波切換え回路
US6389274B1 (en) Subharmonic frequency converter for applications to millimetric radio waves
Devlin et al. A 2-18GHz ESM receiver front-end
JPH06204715A (ja) 高周波回路
JP2003158464A (ja) 低雑音増幅器およびこれを用いた低雑音コンバータ
JP3503001B2 (ja) ブースター
KR890004081Y1 (ko) 다운콘버터의 믹서회로
JP4449794B2 (ja) 周波数変換装置
WO1996005660A1 (en) Microwave transmit/receive assembly

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20080218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees