JPH09312521A - 電圧制御型発振回路 - Google Patents

電圧制御型発振回路

Info

Publication number
JPH09312521A
JPH09312521A JP8151535A JP15153596A JPH09312521A JP H09312521 A JPH09312521 A JP H09312521A JP 8151535 A JP8151535 A JP 8151535A JP 15153596 A JP15153596 A JP 15153596A JP H09312521 A JPH09312521 A JP H09312521A
Authority
JP
Japan
Prior art keywords
voltage
control
circuit
current
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8151535A
Other languages
English (en)
Other versions
JP3915137B2 (ja
Inventor
Yoshiaki Matsumoto
好明 松本
Shigehisa Kurogo
重久 黒後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP15153596A priority Critical patent/JP3915137B2/ja
Publication of JPH09312521A publication Critical patent/JPH09312521A/ja
Application granted granted Critical
Publication of JP3915137B2 publication Critical patent/JP3915137B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【課題】 本発明は耐雑音性を保ちつつ、広い範囲にわ
たって、制御電圧−発振周波数特性をリニアにした電圧
制御型発振回路を提供する。 【解決手段】 電圧制御型発振回路本体3の制御電圧−
発振周波数特性と逆特性となる電圧変換特性を持つ線形
補償回路2によって、入力される制御電圧V Cを修正
し、この電圧変換動作で得られた制御電圧V’C で電圧
制御型発振回路本体3の発振周波数を制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、FM変調回路、位
相変調回路、シンセサイザ装置の周波数切替回路などで
使用される電圧制御型発振回路に関し、特に制御電圧と
発振周波数との関係におけるリニア特性を向上した電圧
制御型発振回路に関する。
【0002】
【従来の技術】FM変調回路、位相変調回路、シンセサ
イザ装置の周波数切替回路などで使用される電圧制御型
発振回路の1つとして従来から図8に示す回路が知られ
ている。この図に示す電圧制御型発振回路101は、発
振周波数の制御を行なう水晶振動子102と、一端が水
晶振動子102の一端に接続され他端子が接地点に接続
される抵抗103と、アノードが水晶振動子102の一
端に接続されるバイアブルキャパシター(バラクタ・ダ
イオード)104と、一端が前記バイアブルキャパシタ
ー104のカソードに接続され他端が制御電圧入力端子
105に接続される抵抗106と、カソードが抵抗10
6とバイアブルキャパシター104との接続点に接続さ
れ、アノードが共通入力端子107に接続されるバイア
ブルキャパシター108と、入力端子が水晶振動子10
2の他端に接続され出力端子が信号出力端子109に接
続される増幅器110と、一端が水晶振動子102の前
記他端に接続されるコンデンサ111と、一端が前記コ
ンデンサ111の他端に接続され他端がバイアブルキャ
パシター108のアノードに接続されるコンデンサ11
2と、一端が各コンデンサ111、112の接続点と増
幅器110の一端に接続され他端がバイアブルキャパシ
ター108のアノードに接続される抵抗113とを備え
ている。このように構成された電圧制御発振回路は制御
電圧入力端子105と、共通入力端子107との間に印
加される制御電圧の値に応じて各バイアブルキャパシタ
ー104、108の容量を変化させて発振周波数を制御
し、これによって得られた発振信号を信号出力端子10
9から出力する。可変容量素子としては、一般的に傾斜
接合型バイアブルキャパシターや階段接合型バイアブル
キャパシターが使用されるが、これらは両端の印加電圧
に反比例して容量値が変化し、上記回路においては図9
に示す如く制御電圧入力端子105と、共通入力端子1
07との間に印加される制御電圧が高くなるほど、信号
出力端子109から出力される発振周波数が上昇し、逆
に制御電圧が低くなるほど発振周波数が低下する。
【0003】
【発明が解決しようとする課題】しかしながらこの時、
特性曲線114の両端すなわち制御電圧の値が高い部
分、制御電圧の値が低い部分では、変化が飽和し非直線
となり、制御電圧を変化しても発振周波数がほとんど変
化しない。従って電圧制御型発振回路101を例えばA
FC回路(Automatic Frequency Control Circuit )と
して機能させた場合や、制御電圧が低い部分や高い部分
で発振周波数の制御が不能となる。また前記電圧制御型
発振回路101をFM変調回路として機能させた場合は
変調信号振幅が小さい部分と大きい部分の被変調出力波
形が歪むという問題があった。このようなところから、
このような電圧制御型発振回路101をAFC回路やF
M変調回路などに組み込んで使用する場合、従来、図9
に示す特性曲線114の直線と見なせる部分のみを利用
するようにしてこのような不都合が発生しないようにし
ている。しかしながら、このような方法では図9に示す
如く特性曲線114の直線と見なせる部分が僅かしかな
いことから、発振周波数の可変範囲が狭くなるという問
題があった。そこで、このような問題を解決する方法と
して、従来図10に示す如く低感度のバイアブルキャパ
シターの特性曲線116に比べて、傾きの大きな高感度
特性曲線115をもつバイアブルキャパシターを使用し
て制御感度を高くし、これによって印加電圧の変化に対
する発振周波数の変化量を大きくすることも考えられて
いるが、このようにすると、雑音を拾い易くなってS/
Nが劣化し、外乱に対して弱くなるという問題がある。
また更には、直線部分であっても詳細に見れば、非直線
性を含んでおり、同様に歪みを発生していた。本発明は
上記の事情に鑑みてなされたものであり、耐雑音性を保
ちつつ、しかも広い範囲にわたって、制御電圧−発振周
波数特性をリニアにすることができる電圧制御型発振回
路を提供することを目的としている。
【0004】
【課題を解決するための手段】上記の目的を達成するた
めに本発明による電圧制御型発振回路は、請求項1で
は、入力された制御電圧に応じて電圧制御可変リアクタ
ンス素子のリアクタンスを可変して、発振回路の発振周
波数を制御する電圧制御型発振回路部と、この電圧制御
型発振回路の制御電圧−発振周波数特性に於ける非直線
特性と逆の非直線特性を有する電圧−周波数変換特性線
形補償回路とを備えたことを特徴とする。請求項2で
は、請求項1に記載の電圧制御型発振回路において、前
記線形補償回路は、入出力関係が対数関数特性を持つ電
流制御素子を使用して、前記電圧制御型発振回路部の制
御電圧−発振周波数特性と逆特性となる電圧変換特性を
発生することを特徴とする。請求項3では、請求項1に
記載の電圧制御型発振回路において、前記線形補償回路
は、制御電圧を第1制御電流に変換する第1電圧制御電
流源回路と、この第1電圧制御電流源回路から出力され
る第1制御電流を対数関数的に第1制御電圧に変換する
第1電流制御非線形素子と、前記制御電圧の大小関係を
反転する電圧反転回路と、この電圧反転回路から出力さ
れる反転制御電圧を第2制御電流に変換する第2電圧制
御電流源回路と、この第2電圧制御電流源回路から出力
される第2制御電流を対数関数的に第2制御電圧に変換
する第2電流制御非線形素子と、この第2電流制御非線
形素子から出力される第2制御電圧と前記第1電流制御
非線形素子から出力される第1制御電圧との差の電圧を
生成する引き算回路と、を備えていることを特徴とす
る。請求項4では、請求項1、2、3のいずれかに記載
の電圧制御型発振回路において、前記電圧制御型発振回
路部を構成する発振素子として、水晶振動子、圧電振動
子、LC発振回路のいずれかを使用することを特徴とす
る。
【0005】
【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図1は本発明による電圧
制御型発振回路の一形態例を示すブロック図である。こ
の図に示す電圧制御型発振回路1は、従来から用いられ
ている電圧制御型発振回路部3とこれに供給する周波数
制御電圧信号値に所要の修正を施すための線型補償回路
2から成り、前記電圧制御型発振回路部3は上述したよ
うに制御電圧−発振周波数特性が例えば図2(b)の特
性曲線5で示す如く制御電圧が低い領域および高い領域
で入力電圧(制御電圧V C)の変化率に対する周波数の
変化率が小さくなる。また、前記線型補償回路2は前記
電圧制御型発振回路本体3の制御電圧−発振周波数特性
の被線型部分を補償する電圧変換特性、例えば図2
(a)の特性曲線4に示す如く入力電圧が低い領域およ
び高い領域において入力電圧の変化率に対する出力電圧
の変化率が高くなる電圧変換特性を持っている。入力さ
れる制御電圧VC は図2(a)の破線にて示すもので、
これを電圧変換して同図(a)実線の特性とし前記電圧
制御型発振回路部3に供給する。
【0006】このように、この形態例では、線形補償回
路2によって、図2(a)実線に示す電圧変換特性の制
御電圧V′C を生成し、これを図2(b)に示す制御電
圧−発振周波数特性を持つ電圧制御型発振回路部3に入
力すれば、夫々の非直線性回路全体の制御電圧−発振周
波数特性を、図2(C)の特性曲線6に示す如く制御電
圧の小さい値から大きな値の広範囲にわたってリニアな
制御電圧−発振周波数特性を実現することができる。こ
の結果、制御電圧V Cが低領域及び高領域を含み、制御
電圧V Cの変化に対する発振周波数の変化率を一定にし
て、リニアリティに優れたダイナミックレンジを拡大す
ることができる。
【0007】図3は上述した電圧制御型発振回路1で使
用される線形補償回路2の詳細な構成例を示すブロック
図である。この図に示す線形補償回路2は、入力された
制御電圧V Cに比例した第1制御電流I1 を生成する第
1電圧制御電流源回路7と、前記第1電圧制御電流源回
路7の出力電流I1 に基づいて非線形電圧を発生する第
1電流制御非線形素子9と、前記制御電圧VC の電圧値
の大小関係を反転する電圧反転回路10と、この電圧反
転回路10の出力電圧(VK −V C)に比例した第2の
制御電流I2 を生成する第2電圧制御電流源回路11
と、該回路の出力電流I2 に基づいて非線形電圧を発生
する第2電流制御非線形素子12と、前記第1及び第2
電流制御非線形素子9、12の出力電圧の差を出力する
引き算回路13とを含んで構成したものである。上記構
成において最も特徴的な部分は、第1及び第2電流制御
非直線素子9及び12に直線性を有する電流値を供給す
ると、その入力端子電圧が所望の非直線特性を有するよ
うに機能することである。この非直線特性は後述する
が、後段の電圧制御型発振部3の非直線特性と対応する
もので、結果的に該電圧制御型発振部の非直線歪を補償
し、総合的に直線特性を改善するように機能するもので
ある。前記第1及び第2電流制御非線形素子9と12
は、例えば夫々図4に示すように第1及び第2制御電流
I、I2 の値が小さい領域においては出力電圧VC の変
化が急峻であるが、電流値が大きくなるにつれて出力電
圧VC の変化が小さくなるような対数関数的電流/電圧
特性を有している。このような関係を得る一つの手段と
しては、例えばダイオ−ドやトランジスタのベ−ス・エ
ミッタ特性等が利用可能である。
【0008】上記のように構成された線形補償回路2で
は、第1電圧制御電流源回路7において入力された制御
電圧V Cに比例した電流値の第1制御電流I1 を生成
し、第1電流制御非線形素子9に供給する。この非線形
素子9は図4に示す如く第1制御電流I1 を対数関数特
性で第1制御電圧VC1に変換する。一方、電圧反転回路
10に供給された前記制御電圧V Cは、その大小関係を
反転され、(VK −V C)なる電圧値となり、第2電圧
制御電流源回路11によって比例した第2制御電流I2
を生成する。この電流I2 は第2電流制御非線形素子1
2によって図4に示すように対数関数特性的に第2制御
電圧VC2に変換される。前記2つの非線形素子9、12
の出力、即ち第1制御電圧VC1と第2制御電圧VC2は引
き算回路13によって減算され、この差電圧を制御電圧
V’C として出力する。
【0009】これにより、入力制御電圧V Cの電圧値が
小さい領域では、第1電圧制御電流源回路7、第1電流
制御非線形素子9によって作出される制御電圧VC1を非
線形とし、また前記制御電圧V Cの電圧値が高い領域で
は、電圧反転回路10、第2電圧制御電流源回路11、
第2電流制御非線形素子12によって作出される制御電
圧VC2を非線形とする。故にこれらを合成したV’C
図2(a)に示すような電圧変換特性を持ったものとな
り、この制御電圧V’C が前記電圧制御型発振回路本体
3に入力される。その結果、図2(b)の特性をもつ電
圧制御型発振回路の非直線歪が、それを互いに逆の非直
線性となる図2(a)の特性に相殺されて同図(c)の
如く非直線性が補償されて上記線形補償回路2を構成す
る第1電圧制御電流源回路7、第1電流制御非線形素子
9、第2電圧制御電流源回路11、第2電流制御非線形
素子12、引き算回路13としては、例えば図5に示す
回路などが使用される。
【0010】この図に示す第1電圧制御電流源回路7
は、増幅動作を行ない、電流発生素子として機能する第
1演算増幅器15と、一端が第1演算増幅器15の反転
入力端子に接続され他端が接地点に接続され増幅率決定
用素子として機能する抵抗16と、一端が第1演算増幅
器15の反転入力端子に接続され他端が第1演算増幅器
15の出力端子に接続され増幅率決定素子として機能す
る抵抗17と、一端が制御電圧決定用の可変抵抗18に
接続され他端が第1演算増幅器15の非反転入力端子に
接続され接地電圧入力用素子として機能する抵抗19
と、一端が第1演算増幅器15の出力端子に接続され電
流値検出素子として機能する抵抗20と、反転入力端子
と出力端子とが接続され非反転入力端子が抵抗20の他
端に接続され電圧バッファとして機能する第2演算増幅
器21と、一端が第2演算増幅器21の出力端子に接続
され他端が第1演算増幅器15の非反転入力端子に接続
され検出電圧入力用素子として機能する抵抗22とを備
えている。
【0011】この第1電圧制御電流原回路7は抵抗19
を介して供給される制御電圧VC に基づき、制御電圧決
定用の可変抵抗18の抵抗値に応じて電流値の第1制御
電流I1 を生成し、これを第1電流制御非線形素子9に
供給する。第1電流制御非線形素子9は、コレクタが抵
抗23を介して電源24の正電極に接続されエミッタが
接地点に接続されベースが抵抗20の他端に接続される
トランジスタ25によって構成されており、第1電圧制
御電流源回路7から出力される第1制御電流I1 に応じ
てベース・エミッタ間電圧(VBE)が変化し、このベー
ス・エミッタ間電圧を第1制御電圧VC1として引き算回
路13に供給する。この場合、トランジスタ25のベー
スに入力されるベース電流の値を横軸にとり、トランジ
スタ25のベース・エミッタ間電圧を縦軸にとって両者
の関係を図示すると、ベース電流に対して図6の特性曲
線26に示す如くなる。即ち、ベース・エミッタ間電圧
が対数関数(Log関数)特性となることから、第1制
御電流I1 の電流値が“X”であるとき、ベ−ス電圧は
Log(X)の値の第1制御電圧VC1となり、これが引
き算回路13に供給される。
【0012】また、第2電圧制御電流源回路11は増幅
動作を行ない電流発生素子として機能する第1演算増幅
器28と、一端が第1演算増幅器28の反転入力端子に
接続され他端が接地点に接続され増幅率決定素子として
機能する抵抗29と、一端が第1演算増幅器28の反転
入力端子に接続され他端が第1演算増幅器28の出力端
子に接続され増幅率決定素子として機能する抵抗30
と、一端が制御電圧決定用の可変抵抗18と連動して可
変される反転制御電圧決定用の可変抵抗31に接続され
他端が第1演算増幅器28の非反転入力端子に接続され
接地電圧入力用素子として機能する抵抗32と、一端が
第1演算増幅器28の出力端子に接続され電流値検出素
子として機能する抵抗33と、反転入力端子と出力端子
とが接続され非反転入力端子が抵抗33の他端に接続さ
れ電圧バッファとして機能する第2演算増幅器34と、
一端が第2演算増幅器34の出力端子に接続され他端が
第1演算増幅器28の非反転入力端子に接続され検出電
圧入力用素子として機能する抵抗35とを備えている。
この第2電圧制御電流源回路11は抵抗32を介して供
給される反転された制御電圧に基づいて制御電圧決定用
の前記可変抵抗18と連動して調整される可変抵抗31
の抵抗値に応じて電流値の第2制御電流I2 を生成し、
これを第2電流制御非線形素子12に供給する。
【0013】第2電流制御非線形素子12は、コレクタ
が抵抗23を介して前記電源24の正電極に接続されエ
ミッタが接地点に接続されベースが抵抗33の他端に接
続されるトランジスタ36によって構成されており、第
2電圧制御電流源回路11から出力される第2制御電流
2 に応じてベース・エミッタ間電圧(V BE )が変化
し、このベース・エミッタ間電圧を第2制御電圧VC2
して、引き算回路13に供給する。
【0014】この場合、第1電流制御非線形素子9と同
様に、トランジスタ36のベースに入力されるベース電
流の値を横軸にとり、トランジスタ36のベース・エミ
ッタ間電圧を縦軸にとって図示すると、図6の特性曲線
26に示す如く、ベース電流に対して、ベース・エミッ
タ間電圧が対数関数(Log関数)特性になる。そし
て、第1制御電流I1 に対して、第2制御電流I2 の電
流値が“K−X”となっていることから、定数Kが
“1”であると仮定すると、第2制御電流I2 が特性曲
線27に示す如く第2制御電流I2 がLog(1−X)
の値を持つ第2制御電圧VC2に変換されて、引き算回路
13に供給される。なお、定数Kの値を“1”以外の値
にしても、特性曲線27の傾向が同じになることは云う
までもない。
【0015】引き算回路13は、電圧バッファ回路39
と、反転増幅回路43と、加算回路49とから構成され
る。更に、電圧バッファ回路39は反転入力端子と出力
端子とが接続された2つの演算増幅器37、38によっ
て構成され、第1、第2電流制御非線形素子9、12か
ら出力される第1、第2制御電圧VC1、VC2を各々、バ
ッファリングする。反転増幅回路43は、非反転入力端
子が接地点に接続される1つの演算増幅器40と、一端
が前記演算増幅器40の反転入力端子に接続され他端が
演算増幅器40の出力端子に接続される帰還用の抵抗4
1と、一端が演算増幅器40の反転入力端子に接続され
他端が前記電圧バッファ回路39を構成する演算増幅器
38の出力端子に接続される入力用の抵抗42とによっ
て構成され、電圧バッファ回路39から出力される第2
制御電圧VC2を反転させる。又、加算回路49は、増幅
動作を行なう演算増幅器44と、一端が演算増幅器44
の反転入力端子に接続され他端が接地点に接続される増
幅率決定用の抵抗45と、一端が演算増幅器44の出力
端子に接続され他端が演算増幅器44の反転入力端子に
接続される増幅率決定用の抵抗46と、一端が演算増幅
器37の出力端子に接続され他端が演算増幅器44の非
反転入力端子に接続される入力用の抵抗47と、一端が
演算増幅器40の出力端子に接続され他端が演算増幅器
44の非反転入力端子に接続される入力用の抵抗48に
よって構成され、電圧バッファ回路39から出力される
第1制御電圧VC1と前記反転増幅回路43から出力され
る反転された第2制御電圧VC2とを加算して制御電圧
V’C を生成する。
【0016】この図5に示す回路は電圧バッファ回路3
9によって第1、第2電流制御非線形素子9、12から
出力される第1、第2制御電圧VC1、VC2を電圧バッフ
ァリングするとともに、反転増幅回路43によって第2
制御電圧VC2を反転した後、加算回路49によって第1
制御電圧VC1と、反転済みの第2制御電圧VC2とを加算
して制御電圧V’C を生成し、これを電圧制御型発振回
路部3に供給する。この場合、反転増幅回路43によっ
て第2制御電圧VC2が反転されて図7の特性曲線50で
示す特性にされ、加算回路49によって図7の特性曲線
51で示される第1制御電圧VC1と、前記特性曲線50
で示される第2制御電圧VC2とが加算されて図7の特性
曲線52で示される特性、すなわち電圧制御型発振回路
部3が有する制御電圧−発振周波数特性の非線形特性を
補償して、これをリニアにする特性の制御電圧V’C
され、これが電圧制御型発振回路部3に供給される。
【0017】このように、この形態例では、電圧制御型
発振回路本体3の制御電圧−発振周波数特性と逆特性と
なる電圧変換特性を持つ線形補償回路2によって、入力
制御電圧V Cを電圧変換し、補償した制御電圧V’C
電圧制御型発振回路部3の発振周波数を制御するように
したので、従来非直線のために利用不可能であった制御
電圧が小さい領域と大きい領域を含む広い範囲にわたっ
て、制御電圧−発振周波数特性をリニアにすることがで
きる。従って従来の如く制御感度を大きくすることによ
って生ずる雑音の増加がない。この際、電圧制御型発振
回路部3の各バイアブルキャパシター(バラクタ・ダイ
オード)の印加電圧−容量特性の非直線を補償するため
にトランジスタ25、36のベース電流−ベース・エミ
ッタ間電圧の非直線性を利用したが、トランジスタ2
5、36以外の電流制御素子、例えば電流と電圧との関
係が対数特性となるダイオードなどを使用して、第1、
第2電流制御非線形素子9、12を構成するようにして
も良い。
【0018】また、上述した形態例においては、水晶振
動子を用いた電圧制御型発振回路部3を例にして本発明
による電圧制御型発振回路1を説明したが、水晶振動子
以外の周波数制御素子(発振素子)、例えば他の圧電振
動子やLC発振回路などを用いた電圧制御型発振回路に
おいても本発明を適用可能である。また、上述した形態
例においては、トランジスタ25、36などの電流制御
素子が持つ対数特性を利用して、電圧制御型発振回路本
体3の制御電圧−発振周波数特性曲線と、逆特性となる
電圧変換特性曲線を近似するようにしているが、他の近
似方法、例えば理想ダイオード回路を使用した折れ線近
似で理想的な電圧変換特性曲線を近似する方法、理想的
な電圧変換特性曲線のデータをROM回路に記憶させ、
制御電圧入力端子に入力された制御電圧V CをA/D変
換して得られたデータをアドレスデータとして、前記R
OM回路に記憶させているデータを読み出し、これをD
/A変換して、制御電圧V’C を得る方法などを使用す
るようにしても良い。このようにしても、上述した形態
例と同様に、広い範囲にわたって、制御電圧−発振周波
数特性をリニアにすることができる。
【0019】
【発明の効果】以上説明したように本発明によれば、耐
雑音を保ちつつ、広い範囲にわたって、制御電圧−発振
周波数特性をリニアにすることができる。
【図面の簡単な説明】
【図1】本発明による電圧制御型発振回路の一形態例を
示すブロック図である。
【図2】(a)(b)及び(c)は図1に示す線形補償
回路の電圧変換特性、電圧制御型発振回路本体の制御電
圧−発振周波数特性、電圧制御型発振回路の制御電圧−
発振周波数特性の一例を示すグラフである。
【図3】図1に示す線形補償回路の詳細な回路構成例を
示すブロック図である。
【図4】図3に示す第1、第2電流制御非線形素子の電
流−電圧特性例を示すグラフである。
【図5】図3に示す第1電圧制御電流源回路、第1電流
制御非線形素子、第2電圧制御電流源回路、第2電流制
御非線形素子、引き算回路の詳細な構成例を示す回路図
である。
【図6】図5に示す各トランジスタのベース電流と、ベ
ース・エミッタ間電圧との関係例を示すグラフである。
【図7】図5に示す各トランジスタのベース電流と、制
御電圧V’C との関係例を示すグラフである。
【図8】従来から知られている電圧制御型発振回路の一
例を示す回路図である。
【図9】図8に示す電圧制御型発振回路の制御電圧−発
振周波数特性例を示すグラフである。
【図10】図8に示す電圧制御型発振回路の問題点を解
決する際に使用される制御電圧−発振周波数特性例を示
すグラフである。
【符号の説明】
1…電圧制御型発振回路、3…電圧制御型発振回路本
体、4…特性曲線、5…特性曲線、7…第1電圧制御電
流源回路、8…電源ライン、9…第1電流制御非線形素
子(電流制御素子)、10…電圧反転回路、11…第2
電圧制御電流源回路、12…第2電流制御非線形素子
(電流制御素子)、13…引き算回路、14…特性曲
線、15…第1演算増幅器、16…抵抗、17…抵抗、
18…可変抵抗、19…抵抗、20…抵抗、21…第2
演算増幅器、22…抵抗、23…抵抗、24…電源、2
5…トランジスタ、26…特性曲線、27…特性曲線、
28…第1演算増幅器、29…抵抗、30…抵抗、31
…可変抵抗、32…抵抗、33…抵抗、34…第2演算
増幅器、35…抵抗、36…トランジスタ、37、38
…演算増幅器、39…電圧バッファ回路、40…演算増
幅器、41…抵抗、42…抵抗、43…反転増幅回路、
44…演算増幅器、45…抵抗、46…抵抗、47…抵
抗、48…抵抗、49…加算回路、50…特性曲線、5
1…特性曲線、52…特性曲線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力された制御電圧に応じて電圧制御可
    変リアクタンス素子のリアクタンスを可変して、発振回
    路の発振周波数を制御する電圧制御型発振回路部と、 この電圧制御型発振回路の制御電圧−発振周波数特性に
    於ける非直線特性と逆の非直線特性を有する電圧−周波
    数変換特性線形補償回路とを備えたことを特徴とする電
    圧制御型発振回路。
  2. 【請求項2】 請求項1に記載の電圧制御型発振回路に
    おいて、 前記線形補償回路は、入出力関係が対数関数特性を持つ
    電流制御素子を使用して、前記電圧制御型発振回路部の
    制御電圧−発振周波数特性と逆特性となる電圧変換特性
    を発生することを特徴とする電圧制御型発振回路。
  3. 【請求項3】 請求項1に記載の電圧制御型発振回路に
    おいて、 前記線形補償回路は、制御電圧を第1制御電流に変換す
    る第1電圧制御電流源回路と、この第1電圧制御電流源
    回路から出力される第1制御電流を対数関数的に第1制
    御電圧に変換する第1電流制御非線形素子と、前記制御
    電圧の大小関係を反転する電圧反転回路と、この電圧反
    転回路から出力される反転制御電圧を第2制御電流に変
    換する第2電圧制御電流源回路と、この第2電圧制御電
    流源回路から出力される第2制御電流を対数関数的に第
    2制御電圧に変換する第2電流制御非線形素子と、この
    第2電流制御非線形素子から出力される第2制御電圧と
    前記第1電流制御非線形素子から出力される第1制御電
    圧との差の電圧を生成する引き算回路と、を備えている
    ことを特徴とする電圧制御型発振回路。
  4. 【請求項4】 請求項1、2、3のいずれかに記載の電
    圧制御型発振回路において、 前記電圧制御型発振回路部を構成する発振素子として、
    水晶振動子、圧電振動子、LC発振回路のいずれかを使
    用することを特徴とする電圧制御型発振回路。
JP15153596A 1996-05-23 1996-05-23 電圧制御型発振回路 Expired - Lifetime JP3915137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15153596A JP3915137B2 (ja) 1996-05-23 1996-05-23 電圧制御型発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15153596A JP3915137B2 (ja) 1996-05-23 1996-05-23 電圧制御型発振回路

Publications (2)

Publication Number Publication Date
JPH09312521A true JPH09312521A (ja) 1997-12-02
JP3915137B2 JP3915137B2 (ja) 2007-05-16

Family

ID=15520645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15153596A Expired - Lifetime JP3915137B2 (ja) 1996-05-23 1996-05-23 電圧制御型発振回路

Country Status (1)

Country Link
JP (1) JP3915137B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404295B1 (en) 1999-09-08 2002-06-11 Nec Corporation Voltage controlled oscillator with linear input voltage characteristics
KR100416606B1 (ko) * 2001-10-08 2004-02-05 삼성전자주식회사 넓은 선형 전달 특성을 가지는 전압 제어 발진기
JP2008085856A (ja) * 2006-09-28 2008-04-10 Mitsumi Electric Co Ltd 電圧制御型発振回路
WO2009028010A1 (ja) * 2007-08-28 2009-03-05 Fujitsu Limited 位相同期発振器及びそれを備えたレーダ装置
JP2011147169A (ja) * 2005-10-21 2011-07-28 Panasonic Corp Fm変調器
JP2016201732A (ja) * 2015-04-13 2016-12-01 新日本無線株式会社 積分型a/d変換器および積分型a/d変換方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404295B1 (en) 1999-09-08 2002-06-11 Nec Corporation Voltage controlled oscillator with linear input voltage characteristics
KR100416606B1 (ko) * 2001-10-08 2004-02-05 삼성전자주식회사 넓은 선형 전달 특성을 가지는 전압 제어 발진기
JP2011147169A (ja) * 2005-10-21 2011-07-28 Panasonic Corp Fm変調器
JP2008085856A (ja) * 2006-09-28 2008-04-10 Mitsumi Electric Co Ltd 電圧制御型発振回路
WO2009028010A1 (ja) * 2007-08-28 2009-03-05 Fujitsu Limited 位相同期発振器及びそれを備えたレーダ装置
JPWO2009028010A1 (ja) * 2007-08-28 2010-11-25 富士通株式会社 位相同期発振器及びそれを備えたレーダ装置
JP4689754B2 (ja) * 2007-08-28 2011-05-25 富士通株式会社 位相同期発振器及びそれを備えたレーダ装置
US8004327B2 (en) 2007-08-28 2011-08-23 Fujitsu Limited Phase locked oscillator and radar unit having the same
JP2016201732A (ja) * 2015-04-13 2016-12-01 新日本無線株式会社 積分型a/d変換器および積分型a/d変換方法

Also Published As

Publication number Publication date
JP3915137B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
US8058941B2 (en) Voltage control type temperature compensation piezoelectric oscillator
US5030926A (en) Voltage controlled balanced crystal oscillator circuit
EP0524008B1 (en) Transmitter with nonlinearity correction circuits
US3996530A (en) Butler oscillator
US5703509A (en) Frequency multiplier circuit
JP3915137B2 (ja) 電圧制御型発振回路
US3641463A (en) Linearity compensation for a voltage-controlled oscillator
JPH09261102A (ja) 振幅補正回路
JP2000323963A (ja) 同調チューニング振動回路の同調チューニング電圧調整のための装置及び方法
US6545557B2 (en) FM signal oscillator circuit and modulation level control method
JP2009075060A6 (ja) 物理量センサ
US5146224A (en) Ac signal generating apparatus for voltage and current standard
JP3876594B2 (ja) 温度補償発振器
JPH0846427A (ja) 電圧制御型水晶発振器
JP2981953B2 (ja) 線形送信回路
JP2610269B2 (ja) 可変位相補償装置
JP3115811B2 (ja) 電圧制御発振器と電圧制御発振方法
JP2993218B2 (ja) 温度補償形発振装置
JP2002026658A (ja) 水晶発振回路
JPH0218602Y2 (ja)
JPS58103207A (ja) 増幅器の電源供給回路
JP4360389B2 (ja) 温度補償発振器
KR940003560Y1 (ko) 전압가변발진기
JPH077326A (ja) 周波数変調装置
JPH06318820A (ja) デジタル制御温度補償型水晶発振器の温度対周波数特性の制御回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

EXPY Cancellation because of completion of term