JPH09311828A - マルチモジュール装置のダウンロード管理装置 - Google Patents

マルチモジュール装置のダウンロード管理装置

Info

Publication number
JPH09311828A
JPH09311828A JP12973396A JP12973396A JPH09311828A JP H09311828 A JPH09311828 A JP H09311828A JP 12973396 A JP12973396 A JP 12973396A JP 12973396 A JP12973396 A JP 12973396A JP H09311828 A JPH09311828 A JP H09311828A
Authority
JP
Japan
Prior art keywords
firmware
mpu
module
bus
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12973396A
Other languages
English (en)
Inventor
Noriaki Sawamoto
伯明 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP12973396A priority Critical patent/JPH09311828A/ja
Publication of JPH09311828A publication Critical patent/JPH09311828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 上位機器からバスを経由して下位機器にファ
ームウェアをダウンロードする場合に、下位機器のRO
Mがファームウェアの書込み前の状態であってもMPU
の暴走状態を止め正規のダウンロードができる装置を提
供する。 【解決手段】 上位モジュール10に用意されるファー
ムウェアを下位モジュールの書換え可能なROM54に
ダウンロードするマルチモジュール装置であって、前記
下位モジュールは、インターフェイス部30と、演算制
御部40と、前記ファームウェアのダウンロード時のバ
ス権を管理するMPU制御ブロック60とを具備し、M
PU制御ブロックは、先ず前記演算制御部を待機状態に
するスタンバイ命令を出力し、次にインターフェイス部
にバス権を与え、続いてダウンロード完了後に前記演算
制御部をリセットして前記ファームウェアに基づいて再
び立ち上げている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プログラマブル・
コントローラ(以下PLCという)等に用いて好適なE
EPROMの書込み装置に掛り、特にファームウェアを
ダウンロードする場合の改良に関する。
【0002】
【従来の技術】PLCにおいては、接点信号・パルス信
号・アナログ信号等を入力するI/Oモジュールに、マ
イクロプロセッサMPUを実装している高機能型が存在
している。そして、高機能型I/Oモジュールの動作を
記述するファームウェアをEEPROMに格納してい
る。しかし、仕様変更等でファームウェアに変更が生じ
る度に、ROMの交換作業をしていた。
【0003】しかしながら、ROMの交換作業は煩雑な
ので、特開平3−286202号公報に開示されている
ように、上位機器からバスを経由して下位の制御機器に
システムプログラムを転送するダウンロード技術が用い
られている。図4は従来装置の一例を示す構成ブロック
図である。図において、上位モジュール10は、例えば
PLCにおけるCPUモジュールのようにPLC全体を
統括するモジュールで、内部にファームウェアを記憶し
ている。下位モジュールは、例えばPLCにおける入出
力モジュールのうちMPUを内蔵する高機能型のもので
ある。バックボードバス20は、PLCにおける上位モ
ジュール10と下位モジュール30とを接続するもので
ある。
【0004】次に、下位モジュールの詳細を説明する。
インターフェイス部30は、バックボードバス20に流
れる信号と下位モジュール間の入出力機能を有してい
る。演算制御部40は、ファームウェアとして記述され
た命令を実行するμプロセッサMPUである。EEPR
OM50は、インターフェイス部30と演算制御部40
の双方からアクセスできる共有メモリで、記憶内容を書
き替えるには専用の書換え装置を用いる。共有メモリR
AMも、インターフェイス部30と演算制御部40の双
方からアクセスできる共有メモリである。ここでは、イ
ンターフェイス部30と演算制御部40の双方から共有
メモリにアクセスするために、データ制御線、アドレス
線、データ線が相互接続されている。
【0005】次に、制御信号について説明する。バス権
要求は、インターフェース部30から演算制御部40に
送られるもので、上位モジュール10が書換え可能なR
OM50にファームウェアをダウンロードする場合等
に、EEPROM50に対するアクセス権を確保する際
に送られる。バス権許可は演算制御部40からインター
フェース部30に送られるもので、バス権要求に対する
許諾応答になっている。
【0006】
【発明が解決しようとする課題】しかし、従来のEEP
ROMではROM交換が大変になるという課題があっ
た。そこで、EEPROM50としてフラッシュ型のE
EPROMのように、モジュールを構成するプリント基
板に搭載されたままの状態で書換え可能なROMを用い
ることが考えられる。ところが、EEPROMをフラッ
シュ型のEEPROMに単純に置き換えたのでは、下位
機器のMPUがファームウェアなしの状態で立ち上がる
場合がある。即ち、ファームウェアの書き込み前状態で
はファームウェアが格納されておらず、図4の例のよう
にバス経由して下位機器のMPUにファームウェアをダ
ウンロードする場合には、下位機器のMPUが立ち上が
ろうとすると、MPUが暴走状態となってバスを開放で
きない状態が生ずる。すると、当初予定していたバス経
由のファームウェアのダウンロードが不可能になるとい
う課題があった。本発明は上記課題を解決したもので、
上位機器からバスを経由して下位機器にファーウェアを
ダウンロードする場合に、下位機器のROMがファーム
ウェアの書込み前の状態であってもMPUの暴走状態を
止め正規のダウンロードができるマルチモジュール装置
のダウンロード管理装置を提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成する本
発明は、上位モジュール10に用意されるファームウェ
アをバックボードバス20を介して下位モジュールの書
換え可能なROM54にダウンロードするマルチモジュ
ール装置であって、前記下位モジュールは、前記バック
ボードバスに流れる信号の入出力を行うインターフェイ
ス部30と、前記ファームウェアとして記述された命令
を実行する演算制御部40と、このインターフェイス部
と当該演算制御部の双方からアクセスできる前記書換え
可能なROMと、前記ファームウェアのダウンロード時
の前記バックボードバスから前記書換え可能なROMへ
のアクセスを許可するバス権を管理するMPU制御ブロ
ック60とを具備している。
【0008】そして、MPU制御ブロックは、前記上位
モジュールから前記ファームウェアのダウンロードが実
行されるときは、先ず前記演算制御部を待機状態にする
スタンバイ命令を出力し、次にインターフェイス部にバ
ス権を与え、続いてダウンロード完了後に前記演算制御
部をリセットして前記ファームウェアに基づいて再び立
ち上げることを特徴としている。
【0009】本発明の構成によれば、MPU制御ブロッ
クは、上位モジュールからファームウェアのダウンロー
ドが実行されるときは、先ず演算制御部を待機状態にす
るスタンバイ命令を出力し、演算制御部が暴走状態にあ
るのを抑止する。次に上位モジュールからファームウェ
アの書換え可能なROMへのダウンロードを実行する。
そして、このダウンロード完了後に演算制御部が書換え
可能なROMにダウンロードされたファームウェアに基
づいて立ち上がる。このようにして、下位機器のROM
がファームウェアの書込み前の状態であってもMPUの
暴走状態を止め正規のダウンロードを可能にする。
【0010】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図1は本発明の一実施例を示す構成ブロック図で
ある。尚、図1において前記図4と同一作用をするもの
には同一符号を付して説明を省略する。書換え可能なR
OM54は、フラッシュ型のEEPROMのように、モ
ジュールを構成するプリント基板に搭載されたままの状
態で書換え可能な記憶素子で、インターフェイス部30
と演算制御部40の双方からアクセスできる共有メモリ
である。MPU制御ブロック60は、ファームウェアの
ダウンロード時のバックボードバス20のバス権を管理
するもので、インターフェース部30との間にはバス権
要求信号iとバス権許可信号o、MPU制御ブロック6
0との間にはバス権要求信号o、バス権許可信号i、ハ
ードウェアスタンバイ信号、並びにMPU正常/異常信
号を有している。
【0011】次に、制御信号について説明する。バス権
要求信号iは、インターフェース部30からMPU制御
ブロック60に送られるもので、上位モジュール10が
書換え可能なROM54に対するアクセス権を演算制御
部40に要求する際に送られる。バス権要求信号oは、
MPU制御ブロック60から演算制御部40に送られる
もので、バス権要求信号iと対になっている。バス権許
可信号iは、演算制御部40からMPU制御ブロック6
0に送られるもので、バス権要求信号oに対する応答と
なっている。バス権許可信号oは、MPU制御ブロック
60からインターフェース部30に送られるもので、こ
れに対応する信号をインターフェース部30が受信する
と、上位モジュール10が書換え可能なROM54に対
するアクセス権を獲得したことを知る。
【0012】ハードウェアスタンバイ信号は、MPU制
御ブロック60から演算制御部40に送られるもので、
演算制御部40の主要な端子をトライステートモードへ
移行するモードに遷移させる。MPU正常/異常信号
は、電源ラインVccに抵抗を介して接続された演算制御
部40の一端子とMPU制御ブロック60とを接続する
もので、MPUがファームウェアを読み込んで正常に立
ち上がったか否かを表示する。データ制御線は、インタ
ーフェース部30と演算制御部40とを接続すると共
に、MPU制御ブロック60並びに書換え可能なROM
54とも接続されているもので、リード信号やライト信
号等が流れる。アドレス線の接続関係も、バス制御線と
同様である。データ線は、インターフェース部30と演
算制御部40とを接続すると共に、書換え可能なROM
54とも接続されている。
【0013】続いて、MPU正常/異常信号とハードウ
ェアスタンバイ信号の詳細を説明する。MPU正常/異
常信号に対して、ファームウェアが正常に立ち上がった
後で”LOW”レベルにドライブするように論理を記述
する。すると、”HIGH”レベルの時はMPU異常を
表し、”LOW”レベルの時はMPU正常を表してい
る。このMPU正常/異常信号線をプルアップ抵抗を介
して電源ラインVccに接続しているのは、MPU正常/
異常信号端子としてMPUの汎用入出力ポートを使用す
る場合には、電源投入直後にはMPUの汎用入出力ポー
トが入力ポートになる場合が多いので、プルアップする
ことにより出力ポートに設定する。”LOW”レベルを
ドライブする前に、”HIGH”レベルを保持すること
ができる。
【0014】MPU制御ブロック60は、MPU正常/
異常信号が”LOW”レベルの時、バス権要求信号iと
バス権要求信号o、並びにバス権許可信号iとバス権許
可信号oとを接続する。そして、MPU正常/異常信号
が”HIGH”レベルの時、バス権要求信号iとバス権
許可信号oとを接続し、しかしてMPUが異常なときM
PU制御ブロック60がMPU側のバスアービタに代わ
ってバス権の仲裁を行う。ハードウェアスタンバイ信号
は、MPU正常/異常信号が”HIGH”レベルの時、
バス権要求信号iのバスリクエスト信号のエッジを利用
して生成する。
【0015】このように構成された装置の動作を次に説
明する。図2は、書換え可能なROM54にファームウ
ェアが格納されている状態での再書込み、即ちファーム
ウェアの更新タイミングを説明する波形図である。ダウ
ンロードを行う手順は、第一段階としてハードウェアス
タンバイ信号によりMPUをスタンバイ状態に遷移さ
せ、第二段階としてファームウェアを書換え可能なRO
M54にダウンロードする。この場合、書換え可能なR
OM54にファームウェアが未格納状態でファームウェ
アをダウンロードする初書込みと、既にファームウェア
が格納されている状態でファームウェアをダウンロード
する再書込みとで、状況が異なる。
【0016】書換え可能なROM54にファームウェア
が格納されている状態では、MPUは正常に立ち上がっ
ており、MPU正常/異常信号が”LOW”レベルとな
っている。この状態でファームウェアをダウンロードす
ると、第一段階のサイクルでMPUがバス権を取得した
後で、上位モジュール10がMPUの特定アドレスにア
クセスすることで、MPU制御ブロック60がMPUを
ハードウェア・スタンバイモードへ移行させる。
【0017】図3は、書換え可能なROM54にファー
ムウェアが格納されていない状態での初書込みタイミン
グを説明する波形図である。書換え可能なROM54に
ファームウェアが未格納状態では、電源投入後若しくは
リセット信号解除後MPUは立ち上がろうとするが、M
PUの動作は保証できず暴走状態となる。そこで、MP
Uのバスアービタ機能は不定となり、MPU正常/異常
信号が”HIGH”レベルとなって、MPU制御ブロッ
ク60がバスアービタを機能を有する状態にある。この
状態で、ファームウェアをダウンロードすると、第一段
階のサイクルにおけるバス権要求信号iの立ち下がりエ
ッジで、MPUをハードウェア・スタンバイモードへ移
行させる。
【0018】
【発明の効果】以上説明したように、本発明によればM
PU制御ブロック60を設けて、ファームウェアをダウ
ンロードする際に、まずハードウェアスタンバイ信号に
よりMPUをスタンバイ状態に遷移させているので、書
換え可能なROM54にファームウェアが未格納状態で
あるためにMPUが暴走状態にあっても、確実にファー
ウェアの変更作業が行えるという効果がある。更に、上
位モジュールは下位モジュールが初書込みか再書込みの
状態かを意識することなく特定のアドレスへアクセスす
ることで、下位モジュールへのダウンロードを行うこと
ができ、ダウンロード作業が簡便に行えるという効果も
ある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成ブロック図であ
る。
【図2】書換え可能なROM54にファームウェアが格
納されている状態での再書込みタイミングを説明する波
形図である。
【図3】書換え可能なROM54にファームウェアが格
納されていない状態での初書込みタイミングを説明する
波形図である。
【図4】従来装置の一例を示す構成ブロック図である。
【符号の説明】
10 上位モジュール 20 バックボードバス 30 インターフェイス部 40 演算制御部(MPU) 54 書換え可能なROM 60 MPU制御ブロック

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上位モジュール(10)に用意されるファ
    ームウェアをバックボードバス(20)を介して下位モ
    ジュールの書換え可能なROM(54)にダウンロード
    するマルチモジュール装置であって、 前記下位モジュールは、前記バックボードバスに流れる
    信号の入出力を行うインターフェイス部(30)と、前
    記ファームウェアとして記述された命令を実行する演算
    制御部(40)と、このインターフェイス部と当該演算
    制御部の双方からアクセスできる前記書換え可能なRO
    Mと、前記ファームウェアのダウンロード時の前記バッ
    クボードバスから前記書換え可能なROMへのアクセス
    を許可するバス権を管理するMPU制御ブロック(6
    0)とを具備し、 前記MPU制御ブロックは、前記上位モジュールから前
    記ファームウェアのダウンロードが実行されるときは、
    先ず前記演算制御部を待機状態にするスタンバイ命令を
    出力し、次にインターフェイス部にバス権を与え、続い
    てダウンロード完了後に前記演算制御部をリセットして
    前記ファームウェアに基づいて再び立ち上げることを特
    徴とするマルチモジュール装置のダウンロード管理装
    置。
JP12973396A 1996-05-24 1996-05-24 マルチモジュール装置のダウンロード管理装置 Pending JPH09311828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12973396A JPH09311828A (ja) 1996-05-24 1996-05-24 マルチモジュール装置のダウンロード管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12973396A JPH09311828A (ja) 1996-05-24 1996-05-24 マルチモジュール装置のダウンロード管理装置

Publications (1)

Publication Number Publication Date
JPH09311828A true JPH09311828A (ja) 1997-12-02

Family

ID=15016865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12973396A Pending JPH09311828A (ja) 1996-05-24 1996-05-24 マルチモジュール装置のダウンロード管理装置

Country Status (1)

Country Link
JP (1) JPH09311828A (ja)

Similar Documents

Publication Publication Date Title
KR100444537B1 (ko) 데이타처리장치
KR100280637B1 (ko) 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법
JPS6362010B2 (ja)
US10235185B2 (en) Computer and controlling method thereof
CN114661368B (zh) 一种芯片及其启动方法
US5732281A (en) Programmable power management circuit for a power supply in a computer system
JP4910119B2 (ja) 測定装置の制御方法
JPH09311828A (ja) マルチモジュール装置のダウンロード管理装置
KR19980054349A (ko) 옵션 자동 설정 회로
JPH06208460A (ja) マイクロプログラムメモリ制御方式
CN117806924B (zh) 一种指示装置的控制方法、装置、服务器及介质
JPH1011277A (ja) 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ
JP2001101004A (ja) 電子装置
JP3405239B2 (ja) 初期値設定変更装置
JP4681096B2 (ja) 記憶装置
JPH0546328A (ja) 半導体記憶装置のステージング方法
JPH11328089A (ja) Pciバスインタフェース用デバイスにおけるid情報書き込み回路
JP3058306B2 (ja) データ入出力用プリント板
JP2001075942A (ja) ワンチップマイコン
JP2003050712A (ja) マイクロコンピュータ・システム
JP2002041436A (ja) ハードディスクドライブ切換装置
CN116701280A (zh) 一种服务器内存的管理方法、装置、系统、设备及介质
JPH05100862A (ja) データ処理装置
JPH10247185A (ja) プロセッサの故障診断方式
JPH11338690A (ja) フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法