JPH09306334A - フィールドエミッタ及びその製造方法 - Google Patents

フィールドエミッタ及びその製造方法

Info

Publication number
JPH09306334A
JPH09306334A JP11603396A JP11603396A JPH09306334A JP H09306334 A JPH09306334 A JP H09306334A JP 11603396 A JP11603396 A JP 11603396A JP 11603396 A JP11603396 A JP 11603396A JP H09306334 A JPH09306334 A JP H09306334A
Authority
JP
Japan
Prior art keywords
film
emitter
field emitter
deposited
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11603396A
Other languages
English (en)
Inventor
Yoshihisa Iba
義久 射場
Fumiaki Kumasaka
文明 熊坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11603396A priority Critical patent/JPH09306334A/ja
Publication of JPH09306334A publication Critical patent/JPH09306334A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 フィールドエミッタ及びその製造方法に関
し、リフトオフ法を用いることなく、微細なフィールド
エミッタを再現性良く、高い製造歩留りで形成する。 【解決手段】 エミッタ4の少なくとも露出表面を、基
板1に設けた凹部2の傾斜部3に堆積したTa膜によっ
て構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフィールドエミッタ
及びその製造方法に関するものであり、特に、基板の平
坦部に成長したTa膜と傾斜部に成長したTa膜とのエ
ッチング特性の違いを利用して基板の形状に対して自己
整合的に形成したフィールドエミッタ及びその製造方法
に関するものである。
【0002】
【従来の技術】従来、高電界によって電子を放出する電
界放出陰極、即ち、フィールドエミッタは、真空管の熱
陰極に代わる冷陰極として提案されており、このフィー
ルドエミッタにおいては電子は真空中を移動するため、
半導体素子よりも高速であり、この高速性を活かして高
速演算素子や高輝度表示装置等への応用が期待されてい
る。
【0003】近年、半導体製造技術における微細加工技
術を用いて、ミクロンオーダーのフィールドエミッタを
形成するための各種の方法が提案されているので、図7
乃至図9を参照して説明する。
【0004】まず、図7は従来の第1のフィールドエミ
ッタの作製方法の説明図である。 図7(a)参照 まず、シリコン基板51上に、SiO2 膜52及びゲー
ト電極となるMo膜53を順次堆積させたのち、レジス
トマスク(図示せず)を用いて開口部54を形成する。
【0005】図7(b)参照 次いで、斜め蒸着法によって、Mo膜53の表面のみに
Al2 3 からなる犠牲層55を形成する。
【0006】図7(c)参照 次いで、全面にMoを蒸着法によって堆積させることに
よって、堆積膜厚の増大とともに、開口部54の径が減
少し、やがて塞がってしまうことを利用して、開口部5
4内のMoからなる突起部56、及び、開口部54を塞
ぐMo膜57を形成する。
【0007】図7(d)参照 次いで、犠牲層55を選択的にエッチングすることによ
って、犠牲層55上に堆積したMo膜57をリフトオフ
し、Moからなる突起部56をエミッタ58とし、Mo
膜53をゲート電極59とするフィールドエミッタを形
成する。
【0008】次に、図8を参照して従来の第2のフィー
ルドエミッタの作製方法を説明する。 図8(a)参照 まず、(100)面を主面とするシリコン基板51上
に、熱酸化膜を形成したのち、レジスト(図示せず)を
マスクとしてパターニングすることによって、SiO2
パターン60を形成する。
【0009】図8(b)参照 次いで、SiO2 パターン60をマスクとして、KO
H、イソプロピルアルコール(IPA)、及び、H2
からなるエッチング液を用いて異方性エッチングするこ
とによって突起部61を形成する。
【0010】図8(c)参照 次いで、全面に層間絶縁膜となるSiN膜62及びゲー
ト電極となるCr膜63を、SiO2 パターン60の端
部において段切れを生ずるように、順次堆積させる。
【0011】図8(d)参照 次いで、SiO2 パターン60を選択的に除去すること
によって、SiO2 パターン60上に堆積したSiN膜
62及びCr膜63をリフトオフし、突起部61をエミ
ッタ58とし、Cr膜63をゲート電極59とするフィ
ールドエミッタが完成する。
【0012】次に、図9を参照して従来の第3のフィー
ルドエミッタの作製方法を説明する。 図9(a)参照 まず、(100)面を主面とするシリコン基板51上
に、Ta膜を堆積させたのち、レジスト(図示せず)を
マスクとしてパターニングすることによって、Ta膜パ
ターン64を形成する。
【0013】図9(b)参照 次いで、Ta膜パターン64をマスクとして、シリコン
基板51をRIE(反応性イオンエッチング)すること
によって、先端がかなり尖った突起部65を形成する。
【0014】図9(c)参照 次いで、サイドエッチングによる、突起部65の幅をさ
らに細くしたのち、全面に、層間絶縁膜となるSiN膜
62及びゲート電極となるCr膜63を、Ta膜パター
ン64の端部において段切れを生ずるように、順次堆積
させる。
【0015】図9(d)参照 次いで、Ta膜パターン64を選択的に除去することに
よって、Ta膜パターン64上に堆積したSiN膜62
及びCr膜63をリフトオフし、突起部65をエミッタ
58とし、Cr膜63をゲート電極59とするフィール
ドエミッタが完成する。
【0016】この様な図7乃至図9の作製方法によっ
て、先端の尖ったエミッタ58と、エミッタ58を囲む
ゲート電極59を自己整合的に形成していた。
【0017】
【発明が解決しようとする課題】しかし、従来の第1の
作製方法の場合には、エミッタとして密度の低い蒸着膜
を利用しているため膜質が良いとは言えず、また、エミ
ッタ形成に際し、蒸着原子が角度をもってシリコン基板
に入射してくるので、大面積の領域にわたって均一なフ
ィールドエミッタアレイを形成することは困難であり、
且つ、微細化に対しても問題になってくる。
【0018】また、従来の第2の作製方法の場合には、
エッチングストップ層がないため、大面積の領域にわた
って深さが均一なパターンを形成することが困難である
という問題があり、また、従来の第3の作製方法の場合
には、ドライ・エッチングを用いているため、種々の材
料の利用が可能になるものの、サイドエッチング形状の
制御が難しく、微細化に伴って困難性が増すという問題
がある。
【0019】さらに、第1乃至第3の作製方法に共通す
る点は、リフトオフによって不要な金属膜及び絶縁膜を
除去する工程を有するため、除去した金属膜或いは絶縁
膜の残渣が、基板に再付着してゴミの原因になったり、
或いは、リフトオフが不完全で金属膜及び絶縁膜が残
り、製造歩留りの低下につながるという問題がある。
【0020】したがって、本発明は、リフトオフ法を用
いることなく、微細なフィールドエミッタを再現性良
く、高い製造歩留りで製造することを目的とする。
【0021】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、フィールドエミッタにおいて、エミッ
タ4の少なくとも露出表面が、基板1に設けた凹部2の
傾斜部3に堆積したTa膜によって構成されていること
を特徴とする。
【0022】側壁が傾斜部3になった凹部2を設けた基
板1上にTa膜を堆積した場合に、傾斜部3にはαTa
膜が形成され、平坦部にはβTa膜が形成されるが、傾
斜部3に堆積したαTa膜はドライ・エッチングに対す
る耐性が大きいため、マスクレスのドライ・エッチング
を施すことによって、αTa膜のみを選択的に残存させ
ることができる。
【0023】また、このαTa膜は、凹部2がV字状断
面の凹部2である場合には、エミッタ4はαTa膜のみ
によって形成され、また、平坦部を有する幅の狭い凹部
2である場合には、凹部2の平坦部に堆積したβTa膜
はαTa膜によって覆われるので、エミッタ4の露出表
面はαTa膜で構成されることになる。
【0024】(2)また、本発明は、上記(1)におい
て、エミッタ4の水平断面の最大部とゲート電極6とが
自己整合していることを特徴とする。
【0025】この様に、凹部2をゲート電極6をマスク
として形成することによって、エミッタ4の水平断面の
最大部、即ち、シリコン基板1の表面と接する部分のエ
ミッタ4とゲート電極6を自己整合的に微細に形成する
ことができる。
【0026】(3)また、本発明は、フィールドエミッ
タの製造方法において、基板1に側壁が傾斜部3となっ
た少なくとも一つの凹部2を形成したのち、Ta膜を堆
積し、次いで、ドライ・エッチングを施し、エッチング
されずに残ったTa膜をエミッタ4としたことを特徴と
する。
【0027】上述の様に、傾斜部3に形成するαTa膜
と、平坦部に形成されるβTa膜の選択エッチング性を
利用することによって、微小なエミッタ4を簡単なマス
クレスのドライ・エッチング工程によって再現性良く形
成することができ、且つ、リフトオフを用いていないの
で、リフトオフ残渣の再付着等により製造歩留りが低下
することがない。
【0028】(4)また、本発明は、上記(3)のいず
れかにおいて、Ta膜をドライ・エッチングする工程に
おいて、エッチングガスとして塩素系ガスを用いたこと
を特徴とする。
【0029】この様に、塩素系ガスを用いたドライ・エ
ッチング工程、即ち、RIE(反応性イオンエッチン
グ)工程において、基板1の平坦部に堆積したβTa膜
を選択的にエッチング除去することができ、したがっ
て、マスクレスでエミッタ4を形成することができる。
【0030】(5)また、本発明は、上記(3)または
(4)において、凹部2を形成する際に、基板1上に少
なくとも絶縁膜5と電極6となる金属膜を順次堆積し、
次いで、ドライ・エッチングによって金属膜と絶縁膜5
とをパターニングして開口部7を形成したのち、開口部
7に整合する凹部2を形成したことを特徴とする。
【0031】この様に、電極6となる金属膜に設けた開
口部7を利用して凹部2を形成することにより、エミッ
タ4とゲート電極6とを自己整合的に形成することがで
きる。
【0032】(6)また、本発明は、上記(5)におい
て、金属膜上にさらに絶縁膜とアノードとなる金属膜と
を順次堆積させ、3極管構造としたことを特徴とする。
【0033】この様に、金属膜上にさらに絶縁膜とアノ
ードとなる金属膜とを順次堆積させることによって、エ
ミッタ4、ゲート電極6、及び、アノードからなる所謂
3極管構造のフィールドエミッタを自己整合的に形成す
ることができる。
【0034】
【発明の実施の形態】まず、図2及び図3を参照して、
本発明の前提となる、本発明者が発見し、且つ、公表し
ていない、堆積したTa膜の特性の下地依存性を説明す
る。なお、図2はTa膜の選択エッチング性の説明図で
あり、また、図3は選択エッチングの結果形成されたT
a突起部の説明図である。
【0035】図2(a)乃至(c)参照 ドライ・エッチングによって、シリコン基板11に傾斜
部12の傾斜角が45°以上の凹部13を形成し、スパ
ッタ法を用いてTa膜14を全面に堆積させたのち、塩
素系ガスを用いてTa膜14全体をRIEによりエッチ
ングすることによって、傾斜部12にのみTa膜の残渣
15が残存することを発見した。
【0036】これは、シリコン基板11の平坦部、即
ち、凹部13の平坦部及び凹部13以外のシリコン基板
11の表面にはβTa膜が堆積し、一方、傾斜部12に
はβTa膜とは特性の異なるαTa膜が堆積し、αTa
膜が塩素系ガスを用いたRIEに対するエッチング耐性
が大きいのに対して、βTa膜は塩素系ガスを用いたR
IEによって容易にエッチングされるためであると考え
られる。
【0037】図3(a)参照 そこで、図2の現象を利用するために、図3(a)の左
側の図に示すように、対向する傾斜部12の間隔の狭い
凹部16をドライ・エッチングによって形成したシリコ
ン基板11と、右側の図に示すように、(100)面を
主面とするシリコン基板11にKOHを含むエッチング
液を用いた異方性エッチングを施すことによって傾斜部
12が(111)面からなるV字状凹部17を形成した
基板を用意する。
【0038】図3(b)及び(c)参照 次いで、スパッタ法を用いて全面にTa膜14を堆積さ
せたのち、塩素系ガスを用いたRIEによりエッチング
することによって、凹部16及びV字状凹部17に、夫
々Ta突起部18,19が残存することを発見した。
【0039】左側の図の対向する傾斜部12の間隔の狭
い凹部16の場合には、凹部16の平坦部にはβTa膜
が堆積するものの、傾斜部12に堆積したαTa膜が張
り出してきて、最終的には凹部16の平坦部に堆積した
βTa膜を覆うので、RIE工程においては、αTa膜
がエッチングストップ層となり、凹部16全体に堆積し
たTa突起部18が残存するものと考えられる。
【0040】また、右側の図のV字状凹部17の場合に
は、凹部は傾斜部12のみによって構成されるので、V
字状凹部17に堆積するTa膜14はαTa膜となり、
RIE工程において、Ta突起部19が残存することに
なる。
【0041】したがって、この先端が鋭く尖ったTa突
起部18,19をエミッタとすることによって、微細で
高品質のフィールドエミッタをマスクレスで作製できる
との結論に至った。
【0042】次に、図4を参照して、上記図2及び図3
の現象を具体化した、本発明の第1の実施の形態を説明
する。 図4(a)参照 まず、(100)面を主面とするシリコン基板21上
に、スパッタ法によって、厚さ100〜800nm、例
えば、200nmのSiO2 膜22、塩素系ガスに対す
る耐性の大きな厚さ50〜100nm、例えば、60n
mのMo膜23、及び、フッ素系ガスに対する耐性の大
きな厚さ50〜100nm、例えば、60nmのAl膜
24を順次堆積させる。なお、SiO2 膜22はCVD
法によって堆積させても良い。
【0043】次いで、一辺が0.1〜0.8μm、例え
ば、0.2μmの正方形の開孔部を設けたレジストパタ
ーン(図示せず)をマスクとして、Al膜24をエッチ
ングしたのち、パターニングされたAl膜24をマスク
としてフッ素系ガスを用いたRIEによってMo膜23
及びSiO2 膜22をエッチングして開口部25を形成
する。
【0044】図4(b)参照 次いで、KOHを含むエッチング液、例えば、KOH:
IPA:H2 O=40:100:400のモル組成比の
エッチング液を用いてシリコン基板21をエッチングす
ることによって、傾斜部が傾斜角が54.7°の(11
1)面からなる逆4角錐状のテーパー状ホール26を形
成する。なお、テーパー状ホール26の深さは正方形の
開孔部の一辺の長さによって一義的に規定される。
【0045】図4(c)参照 次いで、ステップ・カヴァレッジ性に優れたコリメート
スパッタ法を用いて、全面に厚さ100〜900nm、
例えば、400nmのTa膜27を堆積させる。この場
合、テーパー状ホール26内にはαTa膜が堆積し、平
坦なAl膜24上にはβTa膜が堆積する。
【0046】図4(d)参照 最後に、塩素系ガス、例えば、BCl3 /Cl2 ガスを
用いたRIEによって、Ta膜27をマスクレスで全面
エッチングすることによって、テーパー状ホール26内
に堆積したαTa膜のみが残存しエミッタ28となる。
【0047】また、Al膜24は、BCl3 /Cl2
スを用いたRIE工程において除去されるが、Mo膜2
3は塩素系ガスに対する耐性が大きいのでBCl3 /C
2ガスを用いたRIE工程においてエッチングストッ
プ層として機能し、エッチングはMo膜23上で自動的
に停止し、残存したMo膜23がゲート電極29とな
る。
【0048】この様に作製したフィールドエミッタをS
EM(透過型電子顕微鏡)で観察すると、先端が鋭く尖
ったエミッタ28が形成されていることが確認された。
【0049】図5(a)及び(b)参照 図5は、第1の実施の形態における開孔部のサイズdと
エミッタ28を構成するTa突起部の高さhの相関を示
すもので、例えば、開孔部の一辺の長さを0.2μmに
すると、突起部の高さは0.254μmとなるので、層
間絶縁膜となるSiO2 膜22の厚さを0.25μmと
し、Ta膜を0.4μm堆積させることによって、フィ
ールドエミッタを作製することができる。
【0050】なお、テーパー状ホール26の深さは、開
孔部の一辺の長さdによって一義的に決定されるので、
全高さHは、突起部の高さhにテーパー状ホール26の
深さを足したものとなる。
【0051】この様に、本発明の第1の実施の形態にお
いては、エミッタとなるTa膜を蒸着法によってではな
くスパッタ法によって堆積しているので、膜の密度が高
く、且つ、面内分布に優れているので、高品質のエミッ
タ28が得られ、また、リフトオフ法を用いていないの
で、リフトオフ残渣の再付着による製造歩留りの低下が
生ずることもない。
【0052】次に、図6を参照して、本発明の第2の実
施の形態の3極管型フィールドエミッタの製造方法を説
明する。 図6(a)参照 まず、(100)面を主面とするシリコン基板31上
に、スパッタ法によって、厚さ100〜800nm、例
えば、200nmのSiO2 膜32、厚さ50〜100
nm、例えば、60nmのMo膜33、厚さ50〜10
0nm、例えば、60nmのSiO2 膜34、厚さ50
〜100nm、例えば、60nmのMo膜35、及び、
フッ素系ガスに対する耐性の大きな厚さ50〜100n
m、例えば、60nmのAl膜36を順次堆積させる。
なお、SiO2 膜32,34はCVD法によって堆積さ
せても良い。
【0053】次いで、一辺が0.1〜0.8μm、例え
ば、0.2μmの正方形の開孔部を設けたレジストパタ
ーン(図示せず)をマスクとして、Al膜36をエッチ
ングしたのち、パターニングされたAl膜36をマスク
としてフッ素系ガスを用いたRIEによってMo膜35
乃至SiO2 膜32をエッチングして開口部37を形成
する。
【0054】次いで、KOHを含むエッチング液、例え
ば、KOH:IPA:H2 O=40:100:400の
モル組成比のエッチング液を用いてシリコン基板31を
エッチングすることによって、傾斜部が(111)面か
らなる逆4角錐状のテーパー状ホール38を形成する。
【0055】図6(b)参照 次いで、コリメートスパッタ法を用いて、全面に厚さ1
00〜900nm、例えば、400nmのTa膜39を
堆積させる。この場合にも、テーパー状ホール38内に
はαTa膜が堆積し、平坦なAl膜36上にはβTa膜
が堆積する。
【0056】図6(c)参照 最後に、塩素系ガス、例えば、BCl3 /Cl2 ガスを
用いたRIEによって、Ta膜39をマスクレスで全面
エッチングすることによって、テーパー状ホール38内
に堆積したαTa膜のみが残存しエミッタ40となる。
【0057】また、Al膜36は、BCl3 /Cl2
スを用いたRIE工程において除去されるが、Mo膜3
5は塩素系ガスに対する耐性が大きいのでBCl3 /C
2ガスを用いたRIE工程においてエッチングストッ
プ層として機能し、エッチングはMo膜35上で自動的
に停止し、残存したMo膜35がアノード42となり、
Mo膜33がゲート電極41となり、所謂3極管型フィ
ールドエミッタが完成する。
【0058】この第2の実施の形態においても、エミッ
タとなるTa膜を蒸着法によってではなくスパッタ法に
よって堆積しているので、膜の密度が高く、且つ、面内
分布に優れているので、高品質のエミッタ28が得ら
れ、また、リフトオフ法を用いていないので、リフトオ
フ残渣の再付着による製造歩留りの低下が生ずることも
ない。
【0059】なお、上記各実施の形態においては、開口
部25,37を形成するための開孔部の形状を正方形と
しているが、円形にしても良く、開孔部を円形とした場
合にも、円の径が小さい場合には、形成されるテーパー
状ホール26,38は円に外接する正方形の底面を有す
る傾斜部が(111)面の逆4角錐状の凹部となる。
【0060】また、上記各実施の形態においては、テー
パー状ホール26,38をKOHを含むエッチング液を
用いた異方性ウェット・エッチングによって形成してい
るが、ドライ・エッチングを用いても良く、要するに、
傾斜部の傾斜角がαTa膜が堆積する角度以上、例え
ば、45°以上の凹部であれば良く、この場合には、逆
4角錐状の凹部ではなく、対向する傾斜部の間に微小で
平坦な底面のある凹部となり、図3(c)の左側に示し
た断面形状のエミッタが形成される。
【0061】また、上記各実施の形態においては、基板
としてシリコン基板を用いているが、このシリコン基板
には不純物をドープしても、或いは、ドープしなくても
良く、エミッタの引出電極をどの様に設けるかによって
決定すれば良く、また、シリコン基板以外に、シリコン
基板上にSiC膜を堆積させた基板を用い、SiC膜に
テーパー状ホールを形成しても良く、さらには、絶縁性
の基板を用いても良いものである。
【0062】また、上記各実施の形態においては、Mo
膜等をパターニングするためにAl膜を用いているが、
開口部を形成するエッチング方法によっては必ずしも用
いる必要はなく、また、ゲート電極或いはアノードを構
成する金属膜としてMo以外に、WやPtを用いても良
く、さらに、層間絶縁膜としては、SiO2 膜の代わり
にSiN膜を用いても良い。
【0063】また、上記各実施の形態においては、Ta
膜を堆積する際に、ステップ・カヴァレッジ性に優れた
コリメートスパッタ法を用いているが、コリメートスパ
ッタ法と同様に、ステップ・カヴァレッジ性に優れたE
CRスパッタ法を用いても良く、開口部及びテーパー状
ホールのアスペクト比に応じて適宜適当なスパッタ法を
用いれば良い。
【0064】また、上記各実施の形態の説明において
は、Ta膜の選択エッチング工程において、塩素系ガス
を用いているが、塩素系ガスの代わりに、HBr等の臭
素系ガスを用いても良いものである。
【0065】さらに、上記各実施の形態の説明において
は、単体のフィールドエミッタを示しているが、シリコ
ン基板等の基板に、マトリクス状に複数の開口部及びテ
ーパー状ホールを形成することによって、フィールドエ
ミッタアレイを簡単な工程によって形成することがで
き、且つ、Ta膜の堆積工程において面内分布の良好な
スパッタ法を用いているので、各フィールドエミッタの
特性の揃った均一なフィールドエミッタアレイを製造す
ることができ、高輝度表示装置の実現に寄与することが
できる。
【0066】
【発明の効果】本発明によれば、αTa膜とβTa膜の
選択的堆積性及び選択エッチング性を利用することによ
って、微細なフィールドエミッタをマスクレスで、且
つ、リフトオフ法を用いることなく容易に形成すること
ができるので、フィールドエミッタの高品質化、或い
は、製造歩留りの向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の前提となるTa膜の選択エッチング性
の説明図である。
【図3】本発明の前提となるTa突起部の説明図であ
る。
【図4】本発明の第1の実施の形態の説明図である。
【図5】本発明の第1の実施の形態におけるパターンサ
イズと高さの相関の説明図である。
【図6】本発明の第2の実施の形態の説明図である。
【図7】従来の第1のフィールドエミッタの作製方法の
説明図である。
【図8】従来の第2のフィールドエミッタの作製方法の
説明図である。
【図9】従来の第3のフィールドエミッタの作製方法の
説明図である。
【符号の説明】
1 基板 2 凹部 3 傾斜部 4 エミッタ 5 絶縁膜 6 電極 7 開口部 11 シリコン基板 12 傾斜部 13 凹部 14 Ta膜 15 Ta膜の残渣 16 凹部 17 V字状凹部 18 Ta突起部 19 Ta突起部 21 シリコン基板 22 SiO2 膜 23 Mo膜 24 Al膜 25 開口部 26 テーパー状ホール 27 Ta膜 28 エミッタ 29 ゲート電極 31 シリコン基板 32 SiO2 膜 33 Mo膜 34 SiO2 膜 35 Mo膜 36 Al膜 37 開口部 38 テーパー状ホール 39 Ta膜 40 エミッタ 41 ゲート電極 42 アノード 51 シリコン基板 52 SiO2 膜 53 Mo膜 54 開口部 55 犠牲層 56 突起部 57 Mo膜 58 エミッタ 59 ゲート電極 60 SiO2 パターン 61 突起部 62 SiN膜 63 Cr膜 64 Ta膜パターン 65 突起部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 エミッタの少なくとも露出表面が、基板
    に設けた凹部の傾斜部に堆積したTa膜によって構成さ
    れていることを特徴とするフィールドエミッタ。
  2. 【請求項2】 上記エミッタの水平断面の最大部と、ゲ
    ート電極とが自己整合していることを特徴とする請求項
    1記載のフィールドエミッタ。
  3. 【請求項3】 基板に側壁が傾斜部となった少なくとも
    一つの凹部を形成したのち、全面にTa膜を堆積し、次
    いで、ドライ・エッチングを施し、エッチングされずに
    残ったTa膜をエミッタとしたことを特徴とするフィー
    ルドエミッタの製造方法。
  4. 【請求項4】 上記Ta膜をドライ・エッチングする工
    程において、エッチングガスとして塩素系ガスを用いた
    ことを特徴とする請求項3記載のフィールドエミッタの
    製造方法。
  5. 【請求項5】 上記凹部を形成する際に、上記基板上に
    少なくとも1層の絶縁膜と電極となる1層の金属膜を順
    次堆積し、次いで、ドライ・エッチングによって前記金
    属膜と絶縁膜とをパターニングして開口部を形成したの
    ち、前記開口部に整合する凹部を形成したことを特徴と
    する請求項3または4に記載のフィールドエミッタの製
    造方法。
  6. 【請求項6】 上記金属膜上に、さらに絶縁膜とアノー
    ドとなる金属膜とを順次堆積させ、3極管構造としたこ
    とを特徴とする請求項5記載のフィールドエミッタの製
    造方法。
JP11603396A 1996-05-10 1996-05-10 フィールドエミッタ及びその製造方法 Withdrawn JPH09306334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11603396A JPH09306334A (ja) 1996-05-10 1996-05-10 フィールドエミッタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11603396A JPH09306334A (ja) 1996-05-10 1996-05-10 フィールドエミッタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09306334A true JPH09306334A (ja) 1997-11-28

Family

ID=14677090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11603396A Withdrawn JPH09306334A (ja) 1996-05-10 1996-05-10 フィールドエミッタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09306334A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587139A2 (en) * 2004-04-15 2005-10-19 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587139A2 (en) * 2004-04-15 2005-10-19 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer
EP1587139A3 (en) * 2004-04-15 2006-05-24 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer
US7445810B2 (en) 2004-04-15 2008-11-04 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer

Similar Documents

Publication Publication Date Title
US5332627A (en) Field emission type emitter and a method of manufacturing thereof
JP3226238B2 (ja) 電界放出型冷陰極およびその製造方法
JP2000021287A (ja) 電界放出型電子源及びその製造方法
JPH09306334A (ja) フィールドエミッタ及びその製造方法
JPH06196086A (ja) 電界放出陰極及びその形成方法
KR0183483B1 (ko) 전계 방출 냉음극 및 그 제조 방법
JP2735009B2 (ja) 電界放出型電子銃の製造方法
JP3033178B2 (ja) 電界放出型エミッタ
US6731063B2 (en) Field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
JPH03295131A (ja) 電界放出素子およびその製造方法
JPH0536345A (ja) 電界放射型冷陰極の作製方法
US5893787A (en) Application of fast etching glass for FED manufacturing
JP3044603B2 (ja) 電界放出素子の製造方法
JP3086445B2 (ja) 電界放出素子の形成方法
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
JP2987372B2 (ja) 電子放出素子
JP3184890B2 (ja) 電子放出素子及びその製造方法
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
JPH0652789A (ja) 電子銃およびその製造方法
JPH0652791A (ja) 電子銃の製造方法
JPH0541152A (ja) 電界放出陰極の製造方法
JP2737675B2 (ja) 縦型微小冷陰極の製造方法
KR0146218B1 (ko) 금속 필드 에미터 제조방법
JP2956565B2 (ja) 電界放出冷陰極の製造方法
JPH04282530A (ja) パターニング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805