JPH09294073A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH09294073A JPH09294073A JP8126285A JP12628596A JPH09294073A JP H09294073 A JPH09294073 A JP H09294073A JP 8126285 A JP8126285 A JP 8126285A JP 12628596 A JP12628596 A JP 12628596A JP H09294073 A JPH09294073 A JP H09294073A
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- current source
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｄ／Ａコンバータの持つダイナミックレンジ
を有効に利用して階調表現を向上させたアナログ輝度信
号が得られる。 【解決手段】 入力されるデジタルの輝度信号データに
対応した電流を出力する第１の電流源（２）と、入力さ
れる同期信号におけるパルス期間を除いて、所定の電流
を出力する第２の電流源（３）とを設け、輝度信号デー
タ（Ｄ7 〜Ｄ0 ）に応じて第１の電流源（２）から出力
される電流と、同期信号に応じて第２の電流源（３）か
ら出力される電流を加算して出力する。また、入力され
るモード信号（MODE）によって同期信号（SYNC）のパル
ス期間を除いて、所定の電流を出力する第３の電流源
（４）を設け、ＰＡＬ方式に対応したアナログ輝度信号
を得られるようにする。
を有効に利用して階調表現を向上させたアナログ輝度信
号が得られる。 【解決手段】 入力されるデジタルの輝度信号データに
対応した電流を出力する第１の電流源（２）と、入力さ
れる同期信号におけるパルス期間を除いて、所定の電流
を出力する第２の電流源（３）とを設け、輝度信号デー
タ（Ｄ7 〜Ｄ0 ）に応じて第１の電流源（２）から出力
される電流と、同期信号に応じて第２の電流源（３）か
ら出力される電流を加算して出力する。また、入力され
るモード信号（MODE）によって同期信号（SYNC）のパル
ス期間を除いて、所定の電流を出力する第３の電流源
（４）を設け、ＰＡＬ方式に対応したアナログ輝度信号
を得られるようにする。
Description
【０００１】
【発明の属する技術分野】本発明はＤ／Ａコンバータに
関わり、特にデジタルビデオカメラ装置等に適用して好
適なものである。
関わり、特にデジタルビデオカメラ装置等に適用して好
適なものである。
【０００２】
【従来の技術】従来からデジタルビデオカメラ装置等に
おいては、デジタルの映像信号データをアナログ映像度
信号として出力する場合、デジタルの映像信号を形成す
るデジタルの輝度信号データをアナログ輝度信号に変換
するＤ／Ａコンバータと、デジタルの色信号データをア
ナログ色信号に変換するＤ／Ａコンバータとがそれぞれ
設けられているものがある。
おいては、デジタルの映像信号データをアナログ映像度
信号として出力する場合、デジタルの映像信号を形成す
るデジタルの輝度信号データをアナログ輝度信号に変換
するＤ／Ａコンバータと、デジタルの色信号データをア
ナログ色信号に変換するＤ／Ａコンバータとがそれぞれ
設けられているものがある。
【０００３】図６はビデオカメラ装置によって生成され
たデジタルの輝度信号データをアナログ輝度信号として
出力する場合の従来の８ビットＤ／Ａコンバータとその
周辺回路の一例を示したものである。この図に示す従来
の８ビットＤ／Ａコンバータ１００は、入力されるデジ
タルデータに対応した電流を出力する電流出力型Ｄ／Ａ
コンバータであり、この電流が抵抗ＲＬで電圧に変換さ
れ、入力されるデジタルデータに応じたレベルのアナロ
グ信号を出力するようになされている。よって、デジタ
ルデータとして、例えば８ビットのデジタルの輝度信号
データを入力すれば、この輝度信号データに応じた２５
６階調のアナログ輝度信号Ａを得ることができる。
たデジタルの輝度信号データをアナログ輝度信号として
出力する場合の従来の８ビットＤ／Ａコンバータとその
周辺回路の一例を示したものである。この図に示す従来
の８ビットＤ／Ａコンバータ１００は、入力されるデジ
タルデータに対応した電流を出力する電流出力型Ｄ／Ａ
コンバータであり、この電流が抵抗ＲＬで電圧に変換さ
れ、入力されるデジタルデータに応じたレベルのアナロ
グ信号を出力するようになされている。よって、デジタ
ルデータとして、例えば８ビットのデジタルの輝度信号
データを入力すれば、この輝度信号データに応じた２５
６階調のアナログ輝度信号Ａを得ることができる。
【０００４】ところで、上記したような８ビットＤ／Ａ
コンバータ１００からアナログ輝度信号Ａを出力する場
合は、同期信号SYNCが付加されたアナログ輝度信号を出
力する必要がある。しかしながら、一般的にビデオカメ
ラ装置等の図示していない前段ブロックから入力される
輝度信号データには、同期信号SYNCが付加されていない
ため、８ビットＤ／Ａコンバータ１００の入力側には、
輝度信号データに同期信号SYNCを付加するための加算器
１０１とセレクタ１０２とが設けられている。
コンバータ１００からアナログ輝度信号Ａを出力する場
合は、同期信号SYNCが付加されたアナログ輝度信号を出
力する必要がある。しかしながら、一般的にビデオカメ
ラ装置等の図示していない前段ブロックから入力される
輝度信号データには、同期信号SYNCが付加されていない
ため、８ビットＤ／Ａコンバータ１００の入力側には、
輝度信号データに同期信号SYNCを付加するための加算器
１０１とセレクタ１０２とが設けられている。
【０００５】加算器１０１は入力される輝度信号データ
に対して同期信号成分に対応した例えばオフセット値６
４を加算してセレクタ１０２に出力するようになされて
いる。セレクタ１０２の端子ａには、加算器１０１によ
ってオフセット値が加算された輝度信号データが入力さ
れていると共に、端子ｂがアースに接地され、同期信号
SYNCのタイミング周期で切り換え制御がされて、オフセ
ット値が加算された輝度信号データに同期信号SYNCを付
加するようになされている。
に対して同期信号成分に対応した例えばオフセット値６
４を加算してセレクタ１０２に出力するようになされて
いる。セレクタ１０２の端子ａには、加算器１０１によ
ってオフセット値が加算された輝度信号データが入力さ
れていると共に、端子ｂがアースに接地され、同期信号
SYNCのタイミング周期で切り換え制御がされて、オフセ
ット値が加算された輝度信号データに同期信号SYNCを付
加するようになされている。
【０００６】すなわち、このように構成される従来の８
ビットＤ／Ａコンバータ１００には、輝度信号データに
同期信号SYNCが付加された８ビットの輝度信号データを
入力するため、図７（ａ）に示すように階調レベルが０
〜１９１のデジタル値とされる輝度信号データが図示し
ていない前段ブロックから加算器１０１に入力され、加
算器１０１でオフセット値６４を加算して、同図（ｂ）
に示すような６４〜２５５のレベルに対して輝度信号デ
ータが割り当てられたデジタルデータをセレクタ１０２
に出力する。そして、セレクタ１０２を同期信号SYNCの
タイミングで切り換え制御することにより、同図（ｃ）
に示すようなデジタルデータの０〜６４のデジタル値に
同期信号が付加された輝度信号データが入力されること
になる。
ビットＤ／Ａコンバータ１００には、輝度信号データに
同期信号SYNCが付加された８ビットの輝度信号データを
入力するため、図７（ａ）に示すように階調レベルが０
〜１９１のデジタル値とされる輝度信号データが図示し
ていない前段ブロックから加算器１０１に入力され、加
算器１０１でオフセット値６４を加算して、同図（ｂ）
に示すような６４〜２５５のレベルに対して輝度信号デ
ータが割り当てられたデジタルデータをセレクタ１０２
に出力する。そして、セレクタ１０２を同期信号SYNCの
タイミングで切り換え制御することにより、同図（ｃ）
に示すようなデジタルデータの０〜６４のデジタル値に
同期信号が付加された輝度信号データが入力されること
になる。
【０００７】この同期信号SYNCが付加された輝度信号デ
ータは、８ビットＤ／Ａコンバータ１００において、輝
度信号データに対応した電流に変換され、この電流が抵
抗ＲＬによって電圧に変換されて、同図（ｄ）に示すよ
うな輝度信号のレベルと同期信号のレベル比が３：１と
なるアナログ輝度信号Ａが出力される。
ータは、８ビットＤ／Ａコンバータ１００において、輝
度信号データに対応した電流に変換され、この電流が抵
抗ＲＬによって電圧に変換されて、同図（ｄ）に示すよ
うな輝度信号のレベルと同期信号のレベル比が３：１と
なるアナログ輝度信号Ａが出力される。
【０００８】乗算器１０４は入力されるデジタルの輝度
信号データを４／３倍して出力する乗算器であり、例え
ば同期信号SYNCが付加されていない輝度信号データを他
の機器に出力する場合は、図７（ａ）に示したような階
調レベルが０〜１９１の値の輝度信号データを、同図
（ｅ）に示すようなフルスケール（０〜２５５）の８ビ
ットの輝度信号データに乗算して出力するようになされ
ている。
信号データを４／３倍して出力する乗算器であり、例え
ば同期信号SYNCが付加されていない輝度信号データを他
の機器に出力する場合は、図７（ａ）に示したような階
調レベルが０〜１９１の値の輝度信号データを、同図
（ｅ）に示すようなフルスケール（０〜２５５）の８ビ
ットの輝度信号データに乗算して出力するようになされ
ている。
【０００９】
【発明が解決しようとする課題】ところで、上記したよ
うな８ビットＤ／Ａコンバータ１００に入力される同期
信号が付加された輝度信号データは、８ビットであるに
もかかわらず輝度信号に割り当てられているデジタル値
が６４〜２５５となるため、８ビットＤ／Ａコンバータ
１００の持つダイナミックレンジ（０〜２５５）全体を
輝度信号に利用することができない。このため、８ビッ
トＤ／Ａコンバータ１００から出力されるアナログ輝度
信号の階調表現が、Ｄ／Ａコンバータ１００のダイナミ
ックレンジ全体を利用した場合と比べると粗くなり、画
質が低下するという問題点があった。
うな８ビットＤ／Ａコンバータ１００に入力される同期
信号が付加された輝度信号データは、８ビットであるに
もかかわらず輝度信号に割り当てられているデジタル値
が６４〜２５５となるため、８ビットＤ／Ａコンバータ
１００の持つダイナミックレンジ（０〜２５５）全体を
輝度信号に利用することができない。このため、８ビッ
トＤ／Ａコンバータ１００から出力されるアナログ輝度
信号の階調表現が、Ｄ／Ａコンバータ１００のダイナミ
ックレンジ全体を利用した場合と比べると粗くなり、画
質が低下するという問題点があった。
【００１０】また、８ビットＤ／Ａコンバータ１００の
周辺回路として、輝度信号データに同期信号SYNCを付加
するための加算器１０１とセレクタ１０２が必要になる
と共に、輝度信号データをそのままデジタルアウトとし
て出力する場合は、輝度信号データをフルスケール（０
〜２５５）の値の８ビット輝度信号にする乗算器１０４
が必要になるという欠点もあった。
周辺回路として、輝度信号データに同期信号SYNCを付加
するための加算器１０１とセレクタ１０２が必要になる
と共に、輝度信号データをそのままデジタルアウトとし
て出力する場合は、輝度信号データをフルスケール（０
〜２５５）の値の８ビット輝度信号にする乗算器１０４
が必要になるという欠点もあった。
【００１１】本発明はこのような問題点を解決するため
になされたものであり、Ｄ／Ａコンバータのダイナミッ
クレンジを有効に利用して階調表現を向上させたアナロ
グ輝度信号を出力するＤ／Ａコンバータを提供すること
を目的とする。
になされたものであり、Ｄ／Ａコンバータのダイナミッ
クレンジを有効に利用して階調表現を向上させたアナロ
グ輝度信号を出力するＤ／Ａコンバータを提供すること
を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、入力されるデジタルの映像信号データに対応した電
流を出力する第１の電流源と、映像信号データに対応し
て入力される同期信号におけるパルス期間を除いて、所
定の電流を出力する第２の電流源とを備え、第１の電流
源から出力される電流と、第２の電流源から出力される
電流を加算して出力するように構成した。
め、入力されるデジタルの映像信号データに対応した電
流を出力する第１の電流源と、映像信号データに対応し
て入力される同期信号におけるパルス期間を除いて、所
定の電流を出力する第２の電流源とを備え、第１の電流
源から出力される電流と、第２の電流源から出力される
電流を加算して出力するように構成した。
【００１３】そして、第１の電流源から出力される最大
電流と、第２の電流源から出力される電流との比が３：
１となるように設定することとした。そして、入力され
るモード信号によって同期信号におけるパルス期間を除
いて、所定の電流を出力する第３の電流源を設けるよう
にした。また、この第３の電流源から出力される電流
と、第２の電流源から出力される電流との比が０．０７
５：１となるように設定することとした。また、同期信
号におけるパルス期間に、デジタルの映像信号データに
対して所望の直流オフセットデータを付加するようにし
た。
電流と、第２の電流源から出力される電流との比が３：
１となるように設定することとした。そして、入力され
るモード信号によって同期信号におけるパルス期間を除
いて、所定の電流を出力する第３の電流源を設けるよう
にした。また、この第３の電流源から出力される電流
と、第２の電流源から出力される電流との比が０．０７
５：１となるように設定することとした。また、同期信
号におけるパルス期間に、デジタルの映像信号データに
対して所望の直流オフセットデータを付加するようにし
た。
【００１４】本発明によれば、入力されるデジタルの映
像信号データに対応した電流を出力する第１の電流源
と、同期信号におけるパルス期間を除いて、所定の電流
を出力する第２の電流源を設けるようにしているため、
映像信号データをＤ／Ａコンバータの持つダイナミック
レンジ全体に割り当てることができる。また、第３の電
流源を設け、この第３の電流源から同期信号におけるパ
ルス期間を除いて、所定の電流を出力するようにしてい
るため、ＰＡＬ方式に対応したアナログ輝度信号を出力
することができる。
像信号データに対応した電流を出力する第１の電流源
と、同期信号におけるパルス期間を除いて、所定の電流
を出力する第２の電流源を設けるようにしているため、
映像信号データをＤ／Ａコンバータの持つダイナミック
レンジ全体に割り当てることができる。また、第３の電
流源を設け、この第３の電流源から同期信号におけるパ
ルス期間を除いて、所定の電流を出力するようにしてい
るため、ＰＡＬ方式に対応したアナログ輝度信号を出力
することができる。
【００１５】
【発明の実施の形態】図１は本発明の実施の形態である
８ビットのＤ／Ａコンバータとその周辺回路を示したも
のである。この図に示す８ビットＤ／Ａコンバータ１
は、入力されるデジタルの輝度信号データＤ7 〜Ｄ0 、
及び同期信号SYNC（水平及び／又は垂直同期信号）に応
じた電流を出力することができる電流出力型のＤ／Ａコ
ンバータであり、同期信号SYNCと、図２（ａ）に示すよ
うなフルスケール（０〜２５５）の８ビットの輝度信号
データＤ7 〜Ｄ0 とが入力されている。そして、この８
ビットＤ／Ａコンバータ１から出力される電流を抵抗Ｒ
Ｌで電圧に変換することにより、図２（ｂ）に示すよう
な同期信号のレベルＶS と輝度信号のレベルＶY が１：
３の比で合成されたアナログ輝度信号Ａが出力されるこ
とになる。
８ビットのＤ／Ａコンバータとその周辺回路を示したも
のである。この図に示す８ビットＤ／Ａコンバータ１
は、入力されるデジタルの輝度信号データＤ7 〜Ｄ0 、
及び同期信号SYNC（水平及び／又は垂直同期信号）に応
じた電流を出力することができる電流出力型のＤ／Ａコ
ンバータであり、同期信号SYNCと、図２（ａ）に示すよ
うなフルスケール（０〜２５５）の８ビットの輝度信号
データＤ7 〜Ｄ0 とが入力されている。そして、この８
ビットＤ／Ａコンバータ１から出力される電流を抵抗Ｒ
Ｌで電圧に変換することにより、図２（ｂ）に示すよう
な同期信号のレベルＶS と輝度信号のレベルＶY が１：
３の比で合成されたアナログ輝度信号Ａが出力されるこ
とになる。
【００１６】アンド回路１０は、一端に同期信号SYNC、
他端にモード信号MODEが入力されており、後述するがこ
のモード信号MODEに応じた出力信号を８ビットＤ／Ａコ
ンバータ１に供給する。これにより８ビットＤ／Ａコン
バータ１からＰＡＬ方式またはＮＴＳＣ方式に対応した
アナログ輝度信号Ａを出力する。
他端にモード信号MODEが入力されており、後述するがこ
のモード信号MODEに応じた出力信号を８ビットＤ／Ａコ
ンバータ１に供給する。これにより８ビットＤ／Ａコン
バータ１からＰＡＬ方式またはＮＴＳＣ方式に対応した
アナログ輝度信号Ａを出力する。
【００１７】以下、図３に示す８ビットＤ／Ａコンバー
タ１のブロック図を参照して、上記動作を説明する。こ
の図に示す本実施の形態である８ビットＤ／Ａコンバー
タ１は、第１の電流源２、第２の電流源３、及び第３の
電流源４によって構成されている。第１の電流源２は、
端子Ｔ1 を介して入力される８ビットの輝度信号データ
Ｄ7 〜Ｄ0 のデジタル値に対応した電流を出力する電流
源であり、例えば８個の異なる重み付けがされた電流源
を輝度信号データＤ0 〜Ｄ7 によって切り換えながら電
流を加算する公知の電流切り換え形や、Ｒ−２Ｒ方式の
電流加算型のＤ／Ａコンバータとされている。そして、
例えば輝度信号データＤ7 〜Ｄ0 のデジタル値が最大値
（２５５）になった時に電流Ｉ1 を出力する。
タ１のブロック図を参照して、上記動作を説明する。こ
の図に示す本実施の形態である８ビットＤ／Ａコンバー
タ１は、第１の電流源２、第２の電流源３、及び第３の
電流源４によって構成されている。第１の電流源２は、
端子Ｔ1 を介して入力される８ビットの輝度信号データ
Ｄ7 〜Ｄ0 のデジタル値に対応した電流を出力する電流
源であり、例えば８個の異なる重み付けがされた電流源
を輝度信号データＤ0 〜Ｄ7 によって切り換えながら電
流を加算する公知の電流切り換え形や、Ｒ−２Ｒ方式の
電流加算型のＤ／Ａコンバータとされている。そして、
例えば輝度信号データＤ7 〜Ｄ0 のデジタル値が最大値
（２５５）になった時に電流Ｉ1 を出力する。
【００１８】第２の電流源３は、端子Ｔ2 を介して入力
される同期信号SYNCによってオン／オフ制御される電流
源であり、同期信号SYNCにおけるパルス期間を除いて、
所定の電流Ｉ2 を出力する。第３の電流源４は、端子Ｔ
3 を介して入力されるアンド回路１０の出力信号によっ
てオン／オフ制御される電流源であり、後述するがアン
ド回路１０に入力されているモード信号MODEにより、８
ビットＤ／Ａコンバータ１からＰＡＬ方式に対応したア
ナログ輝度信号を出力させる場合は、同期信号のパルス
期間を除いて、所定の電流Ｉ3 を出力する。
される同期信号SYNCによってオン／オフ制御される電流
源であり、同期信号SYNCにおけるパルス期間を除いて、
所定の電流Ｉ2 を出力する。第３の電流源４は、端子Ｔ
3 を介して入力されるアンド回路１０の出力信号によっ
てオン／オフ制御される電流源であり、後述するがアン
ド回路１０に入力されているモード信号MODEにより、８
ビットＤ／Ａコンバータ１からＰＡＬ方式に対応したア
ナログ輝度信号を出力させる場合は、同期信号のパルス
期間を除いて、所定の電流Ｉ3 を出力する。
【００１９】つまり、本実施の形態である８ビットＤ／
Ａコンバータ１には、入力される輝度信号データＤ7 〜
Ｄ0 に応じてアナログ信号に変換した電流を出力する第
１の電流源２と、同期信号SYNCのパルス期間を除いて、
所定の電流Ｉ2 を出力する第２の電流源３と、ＰＡＬ方
式に対応したアナログ輝度信号を出力させる場合、同期
信号のパルス期間を除いて所定の電流Ｉ3 を出力する第
３の電流源４が設けられている。
Ａコンバータ１には、入力される輝度信号データＤ7 〜
Ｄ0 に応じてアナログ信号に変換した電流を出力する第
１の電流源２と、同期信号SYNCのパルス期間を除いて、
所定の電流Ｉ2 を出力する第２の電流源３と、ＰＡＬ方
式に対応したアナログ輝度信号を出力させる場合、同期
信号のパルス期間を除いて所定の電流Ｉ3 を出力する第
３の電流源４が設けられている。
【００２０】ここで、本発明の実施の形態である８ビッ
トＤ／Ａコンバータ１からＮＴＳＣ方式に対応した電流
を出力する場合の動作について説明する。なお、ＮＴＳ
Ｃ方式に対応した電流を出力する場合は、アンド回路１
０に入力されるモード信号MODEを例えば『Low 』レベル
にして、アンド回路１０から第３の電流源４に供給され
る出力信号のレベルが常に『Low 』となるようにする。
トＤ／Ａコンバータ１からＮＴＳＣ方式に対応した電流
を出力する場合の動作について説明する。なお、ＮＴＳ
Ｃ方式に対応した電流を出力する場合は、アンド回路１
０に入力されるモード信号MODEを例えば『Low 』レベル
にして、アンド回路１０から第３の電流源４に供給され
る出力信号のレベルが常に『Low 』となるようにする。
【００２１】第１の電流源２には、端子Ｔ1 を介して８
ビットの輝度信号データＤ7 〜Ｄ0が入力されており、
第１の電流源２からは、この輝度信号データＤ7 〜Ｄ0
のデジタル値に応じた電流が出力される。例えば、入力
される８ビットの輝度信号データＤ7 〜Ｄ0 が［０〜２
５５］の階調信号を示している時に、入力されている輝
度信号データの階調がｎとなる時は、第１の電流源２か
ら出力される電流ＩL は、 ＩL ＝Ｉ1 ×ｎ／２５５ ・・・（１） と示すことができる。
ビットの輝度信号データＤ7 〜Ｄ0が入力されており、
第１の電流源２からは、この輝度信号データＤ7 〜Ｄ0
のデジタル値に応じた電流が出力される。例えば、入力
される８ビットの輝度信号データＤ7 〜Ｄ0 が［０〜２
５５］の階調信号を示している時に、入力されている輝
度信号データの階調がｎとなる時は、第１の電流源２か
ら出力される電流ＩL は、 ＩL ＝Ｉ1 ×ｎ／２５５ ・・・（１） と示すことができる。
【００２２】第２の電流源３には、端子Ｔ2 を介して同
期信号SYNCが入力されており、第２の電流源３からは、
この同期信号SYNCのパルス期間を除いて電流Ｉ2 が出力
される。つまり、同期信号におけるパルス期間、この第
２の電流源３はオフとなる。また、第３の電流源３に
は、端子Ｔ3 を介してアンド回路１０から常に『Low』
レベルの出力信号が入力されているため、第３の電流源
４はオフ状態となる。
期信号SYNCが入力されており、第２の電流源３からは、
この同期信号SYNCのパルス期間を除いて電流Ｉ2 が出力
される。つまり、同期信号におけるパルス期間、この第
２の電流源３はオフとなる。また、第３の電流源３に
は、端子Ｔ3 を介してアンド回路１０から常に『Low』
レベルの出力信号が入力されているため、第３の電流源
４はオフ状態となる。
【００２３】つまり、８ビットＤ／Ａコンバータ１から
ＮＴＳＣ方式に対応したアナログ輝度信号を出力する場
合、８ビットＤ／Ａコンバータ１の端子Ｔ4 から出力さ
れる電流は、同期信号SYNCのパルスが入力されていない
期間は、第１の電流源２から出力されるアナログ信号に
変換した電流ＩL と、第２の電流源３から出力される同
期信号に対応した電流Ｉ2 とが加算されたものとなり、
この加算された電流を抵抗ＲＬで電圧に変換すると共
に、同期信号のパルスが入力されている期間は、第１の
電流源２及び第２の電流源３から出力される電流が０に
なって、ＮＴＳＣ方式に対応した同期信号が付加された
アナログ輝度信号Ａを出力するようにしている。
ＮＴＳＣ方式に対応したアナログ輝度信号を出力する場
合、８ビットＤ／Ａコンバータ１の端子Ｔ4 から出力さ
れる電流は、同期信号SYNCのパルスが入力されていない
期間は、第１の電流源２から出力されるアナログ信号に
変換した電流ＩL と、第２の電流源３から出力される同
期信号に対応した電流Ｉ2 とが加算されたものとなり、
この加算された電流を抵抗ＲＬで電圧に変換すると共
に、同期信号のパルスが入力されている期間は、第１の
電流源２及び第２の電流源３から出力される電流が０に
なって、ＮＴＳＣ方式に対応した同期信号が付加された
アナログ輝度信号Ａを出力するようにしている。
【００２４】ところで、８ビットＤ／Ａコンバータ１か
ら出力される電流が電圧に変換され、ＮＴＳＣ方式に準
拠したアナログ輝度信号となるためには、図２（ｂ）に
示すように同期信号のレベルＶS と、輝度信号ＶY のレ
ベル比を例えば１：３に設定すると共に、同期信号のレ
ベルＶS が４０ＩＲＥになるように設定する必要があ
る。
ら出力される電流が電圧に変換され、ＮＴＳＣ方式に準
拠したアナログ輝度信号となるためには、図２（ｂ）に
示すように同期信号のレベルＶS と、輝度信号ＶY のレ
ベル比を例えば１：３に設定すると共に、同期信号のレ
ベルＶS が４０ＩＲＥになるように設定する必要があ
る。
【００２５】そこで、本実施の形態である８ビットＤ／
Ａコンバータ１においては、第１の電流源２から出力さ
れる最大電流Ｉ1 、すなわち輝度信号のピーク電流に対
して第２の電流源３から出力される電流Ｉ2 の電流比が
３：１となるようにする。このように第１の電流源２及
び第２の電流源３の電流比を３：１に設定すると、第１
の電流源２から最大電流Ｉ1 が出力された時の輝度信号
のレベルＶY は、抵抗ＲＬの抵抗値をＲとすると、 ＶY ＝Ｒ×３×Ｉ2 ・・・（２） と示すことができる。
Ａコンバータ１においては、第１の電流源２から出力さ
れる最大電流Ｉ1 、すなわち輝度信号のピーク電流に対
して第２の電流源３から出力される電流Ｉ2 の電流比が
３：１となるようにする。このように第１の電流源２及
び第２の電流源３の電流比を３：１に設定すると、第１
の電流源２から最大電流Ｉ1 が出力された時の輝度信号
のレベルＶY は、抵抗ＲＬの抵抗値をＲとすると、 ＶY ＝Ｒ×３×Ｉ2 ・・・（２） と示すことができる。
【００２６】また、第２の電流源３から電流Ｉ2 が出力
された時の同期信号のレベルＶS は、 ＶS ＝Ｒ×Ｉ2 ・・・（３） となるため、８ビットＤ／Ａコンバータ１から出力され
るアナログ輝度信号Ａの同期信号のレベルＶS と、輝度
信号ＶY のレベルとの比を１：３にすることができる。
された時の同期信号のレベルＶS は、 ＶS ＝Ｒ×Ｉ2 ・・・（３） となるため、８ビットＤ／Ａコンバータ１から出力され
るアナログ輝度信号Ａの同期信号のレベルＶS と、輝度
信号ＶY のレベルとの比を１：３にすることができる。
【００２７】このようにアナログ同期信号Ａに付加され
ている同期信号レベルＶS を４０ＩＲＥとするには、第
２の電流源３から出力される電流Ｉ2 を第１の電流源２
から出力される最大電流Ｉ1 に対応して設定すればよ
い。
ている同期信号レベルＶS を４０ＩＲＥとするには、第
２の電流源３から出力される電流Ｉ2 を第１の電流源２
から出力される最大電流Ｉ1 に対応して設定すればよ
い。
【００２８】本実施の形態である８ビットＤ／Ａコンバ
ータ１においては、デジタル輝度信号データＤ7 〜Ｄ0
に対応した電流を出力する第１の電流源２と、同期信号
SYNCのパルスが入力されていない期間に電流を出力する
第２の電流源３とを設けるようにしているため、８ビッ
トＤ／Ａコンバータ１のダイナミックレンジ（０〜２５
５）に対応した輝度信号Ｄ7 〜Ｄ0 を入力することがで
きるようになり、８ビットＤ／Ａコンバータ１から出力
される同期信号が付加されたアナログ輝度信号の階調表
現を向上させることができる。
ータ１においては、デジタル輝度信号データＤ7 〜Ｄ0
に対応した電流を出力する第１の電流源２と、同期信号
SYNCのパルスが入力されていない期間に電流を出力する
第２の電流源３とを設けるようにしているため、８ビッ
トＤ／Ａコンバータ１のダイナミックレンジ（０〜２５
５）に対応した輝度信号Ｄ7 〜Ｄ0 を入力することがで
きるようになり、８ビットＤ／Ａコンバータ１から出力
される同期信号が付加されたアナログ輝度信号の階調表
現を向上させることができる。
【００２９】また、Ｄ／Ａコンバータ１に入力する輝度
信号データＤ7 〜Ｄ0 には、同期信号SYNCを付加する必
要がないため、図６に示したように従来、周辺回路とし
て設けられていた同期信号SYNCを輝度信号データＤ7 〜
Ｄ0 に付加するための加算器１０１及びセレクタ１０２
を削減することができる。またさらに、入力される輝度
信号データＤ7 〜Ｄ0 をフルスケール（０〜２５５）の
デジタル値にすることができるため、他の機器に直接出
力することができるようになり、図６に示した乗算器１
０４を削減することができるという利点もある。
信号データＤ7 〜Ｄ0 には、同期信号SYNCを付加する必
要がないため、図６に示したように従来、周辺回路とし
て設けられていた同期信号SYNCを輝度信号データＤ7 〜
Ｄ0 に付加するための加算器１０１及びセレクタ１０２
を削減することができる。またさらに、入力される輝度
信号データＤ7 〜Ｄ0 をフルスケール（０〜２５５）の
デジタル値にすることができるため、他の機器に直接出
力することができるようになり、図６に示した乗算器１
０４を削減することができるという利点もある。
【００３０】次に、ＰＡＬ方式に対応した電流を出力す
る場合の動作について説明する。ＰＡＬ方式に対応した
電流を出力する場合、アナログ輝度信号Ａに付加される
同期信号のレベルＶS を４３ＩＲＥに設定する必要があ
る。つまり、ＮＴＳＣ方式の同期信号のレベルＶS と比
較して３ＩＲＥ分だけ高いレベルにする必要がある。
る場合の動作について説明する。ＰＡＬ方式に対応した
電流を出力する場合、アナログ輝度信号Ａに付加される
同期信号のレベルＶS を４３ＩＲＥに設定する必要があ
る。つまり、ＮＴＳＣ方式の同期信号のレベルＶS と比
較して３ＩＲＥ分だけ高いレベルにする必要がある。
【００３１】そこで、この場合は、モード信号MODEを
『High』にして、同期信号SYNCがある期間を除いてアン
ド回路１０から第３の電流源４に『High』レベルの出力
信号を供給するようにしている。すなわち、第３の電流
源４からは、アナログ輝度信号Ａの同期信号のレベルＶ
S をＰＡＬ方式に対応させるための電流Ｉ3 を出力する
ようになされており、ＮＴＳＣ方式の同期信号のレベル
よりＰＡＬ方式の同期信号のレベルが３ＩＲＥ分大きい
ので、この３ＩＲＥに相当する電流Ｉ3 を出力するよう
にしている。
『High』にして、同期信号SYNCがある期間を除いてアン
ド回路１０から第３の電流源４に『High』レベルの出力
信号を供給するようにしている。すなわち、第３の電流
源４からは、アナログ輝度信号Ａの同期信号のレベルＶ
S をＰＡＬ方式に対応させるための電流Ｉ3 を出力する
ようになされており、ＮＴＳＣ方式の同期信号のレベル
よりＰＡＬ方式の同期信号のレベルが３ＩＲＥ分大きい
ので、この３ＩＲＥに相当する電流Ｉ3 を出力するよう
にしている。
【００３２】従って、上述したように同期信号のレベル
が４０ＩＲＥとなるように第２の電流源３の電流Ｉ2 が
設定されている場合は、電流Ｉ2 と電流Ｉ3 との電流比
を１：０．０７５に設定することで、アナログ輝度信号
Ａの同期信号のレベルＶS を４３ＩＲＥにすることがで
きる。
が４０ＩＲＥとなるように第２の電流源３の電流Ｉ2 が
設定されている場合は、電流Ｉ2 と電流Ｉ3 との電流比
を１：０．０７５に設定することで、アナログ輝度信号
Ａの同期信号のレベルＶS を４３ＩＲＥにすることがで
きる。
【００３３】このように本実施の形態である８ビットＤ
／Ａコンバータ１においては、テレビジョン方式がＮＴ
ＳＣ方式又はＰＡＬ方式かによって、『High』又は『Lo
w 』レベルのモード信号MODEをアンド回路１０に入力
し、このアンド回路１０から出力される出力信号によっ
て第３の電流源４の動作を制御することにより、ＮＴＳ
Ｃ方式、又はＰＡＬ方式に対応したアナログ輝度信号Ａ
を出力することができるようになる。また、同様にＳＥ
ＣＡＭ方式の映像信号に対応させることも容易にでき
る。
／Ａコンバータ１においては、テレビジョン方式がＮＴ
ＳＣ方式又はＰＡＬ方式かによって、『High』又は『Lo
w 』レベルのモード信号MODEをアンド回路１０に入力
し、このアンド回路１０から出力される出力信号によっ
て第３の電流源４の動作を制御することにより、ＮＴＳ
Ｃ方式、又はＰＡＬ方式に対応したアナログ輝度信号Ａ
を出力することができるようになる。また、同様にＳＥ
ＣＡＭ方式の映像信号に対応させることも容易にでき
る。
【００３４】図４は本発明の第２の実施の形態である８
ビットＤ／Ａコンバータのブロック図を示したものであ
る。なお同一部品には同一番号を付し説明は省略する。
この場合、８ビットＤ／Ａコンバータ１の入力側に同期
信号SYNCのタイミング周期によって制御されるセレクタ
回路１１が設けられており、このセレクタ回路１１の一
端にはデジタル輝度信号データＤ7 〜Ｄ0 が入力され、
他端には所望の値の一定のデジタルデータCONST が入力
されている。
ビットＤ／Ａコンバータのブロック図を示したものであ
る。なお同一部品には同一番号を付し説明は省略する。
この場合、８ビットＤ／Ａコンバータ１の入力側に同期
信号SYNCのタイミング周期によって制御されるセレクタ
回路１１が設けられており、このセレクタ回路１１の一
端にはデジタル輝度信号データＤ7 〜Ｄ0 が入力され、
他端には所望の値の一定のデジタルデータCONST が入力
されている。
【００３５】セレクタ回路１１は同期信号SYNCのパルス
が入力される期間、デジタルデータCONST を８ビットＤ
／Ａコンバータ１の第１の電流源２に供給すると共に、
同期信号のパルスがない期間は、輝度信号データＤ7 〜
Ｄ0 を第１の電流源２に供給するような制御を行ってい
る。つまり、同期信号SYNCのパルス期間は、デジタルデ
ータCONST に応じた一定の電流を第１の電流源２から出
力するようにしている。
が入力される期間、デジタルデータCONST を８ビットＤ
／Ａコンバータ１の第１の電流源２に供給すると共に、
同期信号のパルスがない期間は、輝度信号データＤ7 〜
Ｄ0 を第１の電流源２に供給するような制御を行ってい
る。つまり、同期信号SYNCのパルス期間は、デジタルデ
ータCONST に応じた一定の電流を第１の電流源２から出
力するようにしている。
【００３６】従って、この８ビットＤ／Ａコンバータ１
から出力されるアナログ輝度信号Ａの同期信号のレベル
ＶS は、図５に示すようにデジタルデータCONST に応じ
て出力される電流に相当する電圧レベルＶS2だけ小さい
電圧レベルＶS1になる。
から出力されるアナログ輝度信号Ａの同期信号のレベル
ＶS は、図５に示すようにデジタルデータCONST に応じ
て出力される電流に相当する電圧レベルＶS2だけ小さい
電圧レベルＶS1になる。
【００３７】例えば、図５に示すように輝度信号の階調
レベルが０〜２５５とされている時にデジタルデータCO
NST の値をＤC 、第１の電流源２の最大電流をＩ1 、抵
抗ＲＬの抵抗値をＲとすると、短縮される同期信号の電
圧レベルＶS2は、 ＶS2＝ＤC ／２５５×Ｉ1 ×Ｒ ・・・（４） となる。
レベルが０〜２５５とされている時にデジタルデータCO
NST の値をＤC 、第１の電流源２の最大電流をＩ1 、抵
抗ＲＬの抵抗値をＲとすると、短縮される同期信号の電
圧レベルＶS2は、 ＶS2＝ＤC ／２５５×Ｉ1 ×Ｒ ・・・（４） となる。
【００３８】つまり、このように構成されている第２の
実施の形態である８ビットＤ／Ａコンバータ１において
は、同期信号SYNCのパルスが入力される期間にセレクタ
回路１０２介してデジタルデータCONST の値ＤC を第１
の電流源２に入力するようにしているため、セレクタ回
路１０２に入力されるデジタルデータCONST の値ＤCを
変化させることで、得られるアナログ輝度信号Ａの映像
信号のレベルと、同期信号のレベル比を可変することが
できるようになり、ＰＡＬ方式、又はＮＴＳＣ方式以外
のテレビジョン方式に対応したアナログ輝度信号を出力
することが可能になる。
実施の形態である８ビットＤ／Ａコンバータ１において
は、同期信号SYNCのパルスが入力される期間にセレクタ
回路１０２介してデジタルデータCONST の値ＤC を第１
の電流源２に入力するようにしているため、セレクタ回
路１０２に入力されるデジタルデータCONST の値ＤCを
変化させることで、得られるアナログ輝度信号Ａの映像
信号のレベルと、同期信号のレベル比を可変することが
できるようになり、ＰＡＬ方式、又はＮＴＳＣ方式以外
のテレビジョン方式に対応したアナログ輝度信号を出力
することが可能になる。
【００３９】なお、本実施の形態においては８ビットＤ
／Ａコンバータを用いた場合について説明したが、これ
に限定されることなく例えば異なる符号長のＤ／Ａコン
バータなどにも当然適用することができる。また、各電
流源は、複数のトランジスタを用いて所定の電流が出力
されるように構成してもよいし、トランジスタのバイア
ス電流を変化させて所定の電流が出力されるように構成
してもよい。
／Ａコンバータを用いた場合について説明したが、これ
に限定されることなく例えば異なる符号長のＤ／Ａコン
バータなどにも当然適用することができる。また、各電
流源は、複数のトランジスタを用いて所定の電流が出力
されるように構成してもよいし、トランジスタのバイア
ス電流を変化させて所定の電流が出力されるように構成
してもよい。
【００４０】
【発明の効果】以上説明したように本発明のＤ／Ａコン
バータによれば、入力されるデジタル輝度信号データに
対応した電流を出力する第１の電流源と、同期信号によ
ってオン／オフ制御され、所定の電流を出力する第２の
電流源が設けられているため、Ｄ／Ａコンバータのダイ
ナミックレンジ全体を輝度信号データに利用することが
できるようになり、Ｄ／Ａコンバータから得られるアナ
ログ輝度信号の階調表現を向上させることができる。ま
た、従来、周辺回路として設けられていた加算器、セレ
クタ回路及び乗算器等を削減できるという利点もある。
さらに、入力されるモード信号によって同期信号のパル
ス期間を除いて、所定の電流を出力する第３の電流源を
設けるようにすれば、ＰＡＬ方式に対応したアナログ輝
度信号を得ることができるようになる。
バータによれば、入力されるデジタル輝度信号データに
対応した電流を出力する第１の電流源と、同期信号によ
ってオン／オフ制御され、所定の電流を出力する第２の
電流源が設けられているため、Ｄ／Ａコンバータのダイ
ナミックレンジ全体を輝度信号データに利用することが
できるようになり、Ｄ／Ａコンバータから得られるアナ
ログ輝度信号の階調表現を向上させることができる。ま
た、従来、周辺回路として設けられていた加算器、セレ
クタ回路及び乗算器等を削減できるという利点もある。
さらに、入力されるモード信号によって同期信号のパル
ス期間を除いて、所定の電流を出力する第３の電流源を
設けるようにすれば、ＰＡＬ方式に対応したアナログ輝
度信号を得ることができるようになる。
【００４１】さらに、同期信号が入力される期間に所定
のオフセットデータを付加することにより、出力される
アナログ輝度信号に付加されている同期信号を所望のレ
ベルに可変することができるようになる。
のオフセットデータを付加することにより、出力される
アナログ輝度信号に付加されている同期信号を所望のレ
ベルに可変することができるようになる。
【図１】本実施の形態である８ビットＤ／Ａコンバータ
とその周辺回路を示した図である。
とその周辺回路を示した図である。
【図２】本実施の形態である８ビットＤ／Ａコンバータ
の入出力信号を示した図である。
の入出力信号を示した図である。
【図３】本実施の形態である８ビットＤ／Ａコンバータ
のブロック図である。
のブロック図である。
【図４】第２の実施の形態である８ビットＤ／Ａコンバ
ータのブロック図である。
ータのブロック図である。
【図５】第２の実施の形態である８ビットＤ／Ａコンバ
ータから出力されるアナログ輝度信号を示した図であ
る。
ータから出力されるアナログ輝度信号を示した図であ
る。
【図６】従来の８ビットＤ／Ａコンバータとその周辺回
路を示した図である。
路を示した図である。
【図７】従来の８ビットＤ／Ａコンバータにおける各部
の信号波形を示した図である。
の信号波形を示した図である。
１ ８ビットＤ／Ａコンバータ、２ 第１の電流源、３
第２の電流源、４第３の電流源、１０ アンド回路、
１１ セレクタ回路
第２の電流源、４第３の電流源、１０ アンド回路、
１１ セレクタ回路
Claims (5)
- 【請求項１】 入力されるデジタルの映像信号データに
対応した電流を出力する第１の電流源と、 前記映像信号データに対応して入力される同期信号にお
けるパルス期間を除いて、所定の電流を出力する第２の
電流源とを備え、 前記第１の電流源から出力される電流と、前記第２の電
流源から出力される電流を加算して出力するように構成
されていることを特徴とするＤ／Ａコンバータ。 - 【請求項２】 前記第１の電流源から出力される最大電
流と、前記第２の電流源から出力される電流との比が
３：１となるように設定されていることを特徴とする請
求項１に記載のＤ／Ａコンバータ。 - 【請求項３】 入力されるモード信号によって同期信号
におけるパルス期間を除いて、所定の電流を出力する第
３の電流源を備えていることを特徴とする請求項１、又
は２に記載のＤ／Ａコンバータ。 - 【請求項４】 前記第３の電流源から出力される電流
と、前記第２の電流源から出力される電流との比が０．
０７５：１となるように設定されていることを特徴とす
る請求項３に記載のＤ／Ａコンバータ。 - 【請求項５】 同期信号におけるパルス期間に、前記デ
ジタルの映像信号データに対して所望の直流オフセット
データを付加することができるようにしたことを特徴と
する請求項１、２、又は３に記載のＤ／Ａコンバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126285A JPH09294073A (ja) | 1996-04-24 | 1996-04-24 | Ｄ／ａコンバータ |
| TW086104864A TW341010B (en) | 1996-04-24 | 1997-04-15 | D/C converter |
| US08/847,748 US6031476A (en) | 1996-04-24 | 1997-04-22 | Digital to analog converter with current supply for suppressing current during a synchronization signal |
| KR1019970015358A KR970072716A (ko) | 1996-04-24 | 1997-04-24 | D/a 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126285A JPH09294073A (ja) | 1996-04-24 | 1996-04-24 | Ｄ／ａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294073A true JPH09294073A (ja) | 1997-11-11 |
Family
ID=14931437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8126285A Withdrawn JPH09294073A (ja) | 1996-04-24 | 1996-04-24 | Ｄ／ａコンバータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6031476A (ja) |
| JP (1) | JPH09294073A (ja) |
| KR (1) | KR970072716A (ja) |
| TW (1) | TW341010B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351230B1 (en) * | 1998-02-09 | 2002-02-26 | Aldea Silvarahawk | Dactrans matchcado |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516042A (en) * | 1982-06-30 | 1985-05-07 | Tektronix, Inc. | Clamp circuits |
| KR0176502B1 (ko) * | 1995-01-28 | 1999-04-15 | 김광호 | 브이.티.알.에서 안정된 슬로우 기능의 구현방법 및 그 방법을 수행하는 장치 |
| US5486868A (en) * | 1995-05-19 | 1996-01-23 | Winbond Electronics Corporation | Generator for scan timing of multiple industrial standards |
-
1996
- 1996-04-24 JP JP8126285A patent/JPH09294073A/ja not_active Withdrawn
-
1997
- 1997-04-15 TW TW086104864A patent/TW341010B/zh active
- 1997-04-22 US US08/847,748 patent/US6031476A/en not_active Expired - Fee Related
- 1997-04-24 KR KR1019970015358A patent/KR970072716A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970072716A (ko) | 1997-11-07 |
| TW341010B (en) | 1998-09-21 |
| US6031476A (en) | 2000-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950008134B1 (ko) | 멀티스크린 디스플레이 장치 | |
| JP2784839B2 (ja) | 映像信号の階調補正装置 | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| US7034896B2 (en) | Gradation correction apparatus | |
| US5432566A (en) | Video circuit controlling brightness and/or saturation | |
| JPH11305734A (ja) | 液晶表示装置 | |
| KR100339319B1 (ko) | 디지탈-아날로그변환기 | |
| JPH09294073A (ja) | Ｄ／ａコンバータ | |
| US20030001976A1 (en) | Pedestal level control circuit and method for controlling pedestal level | |
| JP3892529B2 (ja) | ビデオ画像のコントラストを調整する装置 | |
| JP2000184236A (ja) | γ補正回路およびγ補正方法 | |
| KR100688748B1 (ko) | 비트 축소 장치 | |
| JP3344173B2 (ja) | マルチパネル表示装置 | |
| AU753051B2 (en) | Automatic luminance adjustment device and method | |
| JPH10210385A (ja) | ディスプレイ | |
| KR100442160B1 (ko) | 색신호조정장치 | |
| JP3123504B2 (ja) | マルチスクリーン方式ディスプレイ装置 | |
| JPH0738778A (ja) | ガンマ補正回路 | |
| JP2001103505A (ja) | 色差入力信号の色補正回路 | |
| JP3046992B2 (ja) | 映像信号処理装置 | |
| JPH05150730A (ja) | マルチスクリーン方式デイスプレイ装置 | |
| US6563276B2 (en) | CRT display apparatus | |
| KR0134735Y1 (ko) | 색절환회로 | |
| JP3272219B2 (ja) | 自動輝度調整装置 | |
| JP3203033B2 (ja) | ディジタルカメラ信号処理用集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030701 |