JP3123504B2 - マルチスクリーン方式ディスプレイ装置 - Google Patents
マルチスクリーン方式ディスプレイ装置Info
- Publication number
- JP3123504B2 JP3123504B2 JP10094247A JP9424798A JP3123504B2 JP 3123504 B2 JP3123504 B2 JP 3123504B2 JP 10094247 A JP10094247 A JP 10094247A JP 9424798 A JP9424798 A JP 9424798A JP 3123504 B2 JP3123504 B2 JP 3123504B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- image display
- level
- circuit
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】マルチスクリーン方式ディス
プレイ装置に関し、特に各画像表示装置（コア）におけ
る輝度のばらつきを低減する技術に関する。
プレイ装置に関し、特に各画像表示装置（コア）におけ
る輝度のばらつきを低減する技術に関する。
【従来の技術】マルチスクリーン方式ディスプレイ装置
は、前面投射型や背面投射型の大画面ディスプレイより
も奥行きが短く比較的輝度が高いため、イベント会場や
ショールームなどで使われている。従来、マルチスクリ
ーン方式ディスプレイ装置は、ブラウン管式の直視タイ
プやプロジェクションタイプのテレビセットを複数個用
いたものが実用化されており、なかでもプロジェクショ
ンタイプのものは直視タイプに比べ軽量で、スクリーン
面がフラットなため、よく用いられるようになってき
た。マルチスクリーンディスプレイには、例えば図１２
に示すように４個のコア１ａ〜１ｄから構成されるもの
がある。図１３は図１２におけるマルチスクリーンディ
スプレイのシステム構成を示す図である。４０は画像拡
大装置、４ａ〜４ｄ及び４１は映像信号入力端子、１ａ
〜１ｄはコア、６はＡＢＬ用比較回路、６０ａ〜６０ｄ
はＡＢＬ制御情報入力端子である。左上部にあるコア１
ａには、通常の映像信号の水平、垂直の走査期間の前半
１／２が画面一杯に表示されるように、画像拡大装置４
０から映像信号出力がされて加えられる。同様に右上に
あるコア１ｂには、前記映像信号の水平走査期間の後半
１／２、垂直走査期間の前半１／２が画面一杯に表示さ
れる様に、画像拡大装置４０から映像信号出力が加えら
れる。コア１ｃ、コア１ｄに対しても同様の処理が行わ
れる。ここで、それぞれのコアにおいて、入力される映
像信号の内容は基本的に異なったものであるため、コア
毎に独立にＡＢＬ（自動輝度制限）が動作すると、各コ
アのコントラストが異なってしまう。そのため図１３の
ように各コアの、ＡＢＬの制御情報をＡＢＬ用比較回路
６に入力し、最も平均輝度の高いコアのＡＢＬ制御情報
で全てのコアの画面輝度を共通に制御している。これに
より、コア毎に独立にＡＢＬが動作することはなく、原
理的には全コアの輝度が一定となるように制御される。
は、前面投射型や背面投射型の大画面ディスプレイより
も奥行きが短く比較的輝度が高いため、イベント会場や
ショールームなどで使われている。従来、マルチスクリ
ーン方式ディスプレイ装置は、ブラウン管式の直視タイ
プやプロジェクションタイプのテレビセットを複数個用
いたものが実用化されており、なかでもプロジェクショ
ンタイプのものは直視タイプに比べ軽量で、スクリーン
面がフラットなため、よく用いられるようになってき
た。マルチスクリーンディスプレイには、例えば図１２
に示すように４個のコア１ａ〜１ｄから構成されるもの
がある。図１３は図１２におけるマルチスクリーンディ
スプレイのシステム構成を示す図である。４０は画像拡
大装置、４ａ〜４ｄ及び４１は映像信号入力端子、１ａ
〜１ｄはコア、６はＡＢＬ用比較回路、６０ａ〜６０ｄ
はＡＢＬ制御情報入力端子である。左上部にあるコア１
ａには、通常の映像信号の水平、垂直の走査期間の前半
１／２が画面一杯に表示されるように、画像拡大装置４
０から映像信号出力がされて加えられる。同様に右上に
あるコア１ｂには、前記映像信号の水平走査期間の後半
１／２、垂直走査期間の前半１／２が画面一杯に表示さ
れる様に、画像拡大装置４０から映像信号出力が加えら
れる。コア１ｃ、コア１ｄに対しても同様の処理が行わ
れる。ここで、それぞれのコアにおいて、入力される映
像信号の内容は基本的に異なったものであるため、コア
毎に独立にＡＢＬ（自動輝度制限）が動作すると、各コ
アのコントラストが異なってしまう。そのため図１３の
ように各コアの、ＡＢＬの制御情報をＡＢＬ用比較回路
６に入力し、最も平均輝度の高いコアのＡＢＬ制御情報
で全てのコアの画面輝度を共通に制御している。これに
より、コア毎に独立にＡＢＬが動作することはなく、原
理的には全コアの輝度が一定となるように制御される。
【発明が解決しようとする課題】上記従来技術におい
て、ＡＢＬの制御情報の最大値を出力しているコアで
は、自身の制御情報がフィードバックされるため、ＡＢ
Ｌによるクローズドループ制御が行われている。しかし
それ以外のコアは、自身の制御情報ではなく、他のコア
の制御情報が与えられるため、オープンループ制御とな
る。したがって、それぞれのコアの制御特性のばらつ
き、すなわちコントラスト及び（又は）輝度制御回路や
ＡＢＬ回路の利得のばらつきにより、各コアのコントラ
スト等が完全には一致せず、輝度レベルがばらつくとい
う問題があった。例えば、図１２の４つのコアに一定輝
度の灰色を表示し、１ａのコアだけに輝度の高い文字等
を表示して画面の平均輝度を所定の輝度以上にすると、
コア１ａのＡＢＬは自身の画面の平均輝度を下げようと
して自動的にＡＢＬ制御情報をコントラスト及び（又
は）輝度制御回路に出力する。他の１ｂ〜１ｄのコアも
前記１ａのコアのＡＢＬ制御情報によって平均輝度が下
げられる。しかしコントラスト及び（又は）輝度制御回
路やＡＢＬ回路の利得にばらつきが伴うと、１ａ〜１ｄ
の輝度レベルに差が生じ、各コアの境界の輝度が不連続
になるという問題が起こる。本発明の目的は、システム
としてのＡＢＬ制御特性のばらつきを吸収し、各コアの
輝度レベルを一定にする手段を提供することにある。
て、ＡＢＬの制御情報の最大値を出力しているコアで
は、自身の制御情報がフィードバックされるため、ＡＢ
Ｌによるクローズドループ制御が行われている。しかし
それ以外のコアは、自身の制御情報ではなく、他のコア
の制御情報が与えられるため、オープンループ制御とな
る。したがって、それぞれのコアの制御特性のばらつ
き、すなわちコントラスト及び（又は）輝度制御回路や
ＡＢＬ回路の利得のばらつきにより、各コアのコントラ
スト等が完全には一致せず、輝度レベルがばらつくとい
う問題があった。例えば、図１２の４つのコアに一定輝
度の灰色を表示し、１ａのコアだけに輝度の高い文字等
を表示して画面の平均輝度を所定の輝度以上にすると、
コア１ａのＡＢＬは自身の画面の平均輝度を下げようと
して自動的にＡＢＬ制御情報をコントラスト及び（又
は）輝度制御回路に出力する。他の１ｂ〜１ｄのコアも
前記１ａのコアのＡＢＬ制御情報によって平均輝度が下
げられる。しかしコントラスト及び（又は）輝度制御回
路やＡＢＬ回路の利得にばらつきが伴うと、１ａ〜１ｄ
の輝度レベルに差が生じ、各コアの境界の輝度が不連続
になるという問題が起こる。本発明の目的は、システム
としてのＡＢＬ制御特性のばらつきを吸収し、各コアの
輝度レベルを一定にする手段を提供することにある。
【課題を解決するための手段】上記目的を達成するため
に、本発明では、各コアに入力される映像信号の帰線期
間中又はオーバースキャン相当期間に共通の基準電圧を
挿入する基準電圧挿入回路を設け、前記映像信号中の基
準電圧信号を各コアのコントラスト及び（又は）輝度制
御回路の後段から取り出し、その基準信号レベルが各コ
ア間で一致するように各コアにフィードバック制御す
る。これにより、コントラスト及び（又は）輝度制御回
路やＡＢＬ回路の利得のばらつきを吸収でき、前記要因
による各コアの輝度レベルのばらつきを抑えることがで
きる。
に、本発明では、各コアに入力される映像信号の帰線期
間中又はオーバースキャン相当期間に共通の基準電圧を
挿入する基準電圧挿入回路を設け、前記映像信号中の基
準電圧信号を各コアのコントラスト及び（又は）輝度制
御回路の後段から取り出し、その基準信号レベルが各コ
ア間で一致するように各コアにフィードバック制御す
る。これにより、コントラスト及び（又は）輝度制御回
路やＡＢＬ回路の利得のばらつきを吸収でき、前記要因
による各コアの輝度レベルのばらつきを抑えることがで
きる。
【発明の実施の形態】図１に本発明説明用のブロック図
を示す。ここでは、説明を簡単にするため、図１２に示
すようなコアを４個用いた場合を例にとって説明する。
図１はコア１ａ〜１ｄ、コントラスト及び（又は）輝度
制御回路１１、ＣＲＴ（陰極線管）駆動回路１２、ＣＲ
Ｔ１３、ＡＢＬ（自動輝度制限）回路１４、高圧発生回
路１５、基準電圧印加端子１６、ビーム電流検出抵抗１
７、＋Ｂ（電源電圧）印加端子１８、スイッチ５０から
成る。ただし、コントラスト及び（又は）輝度制御回路
１１は、制御電圧が高い場合には、映像信号のコントラ
ストを伸長（または輝度を上げる）し、低い場合には、
映像信号のコントラストを抑える（または輝度を下げ
る）ように動作するものとする。またＡＢＬ回路１４
は、高圧発生回路１５から流れるビーム電流をビーム電
流検出抵抗１７より検出し、コントラスト及び（又は）
輝度制御回路１１に加える制御電圧を発生する。３ａ〜
３ｄは基準電圧挿入回路で、コントラスト及び（又は）
輝度制御回路１１に入力される映像信号のオーバースキ
ャン期間に基準電圧の挿入を行う。２は比較回路で、各
コアの映像信号に挿入された基準電圧の比較を行いその
比較結果を出力する。６はＡＢＬ用比較回路で、各コア
のＡＢＬ制御情報を比較し最大ビーム電流値を示すコア
を選択して、該最大ビーム電流値を示すコアのＡＢＬ制
御情報を出力するとともに各コアのスイッチ５０の制御
を行う。図２はＡＢＬ回路１４の動作特性の一例であ
る。横軸がビーム電流、縦軸が制御電圧を表す。以下、
動作について説明する。映像信号入力端子４ａ〜４ｄか
ら入力した映像信号により、各コアのＣＲＴ１３の画面
上には所定の映像が表示されているものとする。例えば
コア１ａにおいて、そのＣＲＴ１３上の画面輝度に応じ
て高圧発生回路１５からビーム電流Ｉｂが流れる。端子
１８に加える電圧を＋Ｂ、ビーム電流検出抵抗１７の抵
抗値をＲとすれば、ＡＢＬ回路１４の入力には＋Ｂ−Ｒ
＊Ｉｂ（＝Ｖｚ）なる電圧が発生する。表示画面が明る
くなるに従いビーム電流Ｉｂは大きくなり、逆にＶｚは
小さくなる。画面の平均輝度、すなわちビーム電流Ｉｂ
が所定のレベル（図２中のＩａ）以下の場合、ＡＢＬ回
路１４は一定の電圧（図２中のＶｃｃ）をＡＢＬ用比較
回路６に送る。ビーム電流Ｉｂが所定のレベル（図２中
のＩａ）以上になると、ＡＢＬ回路１４はその時のＶｚ
をＡＢＬ用比較回路６に出力する。即ちＡＢＬ回路１４
はビーム電流Ｉｂが所定のレベル以上になると、制御電
圧を下げ、平均輝度を下げるように動作する。他のコア
のＡＢＬ回路１４も同様の動作を行う。ＡＢＬ用比較回
路６は、全コアから出力される制御電圧の中の最低値、
つまり最大ビーム電流値を示すコアのＡＢＬ制御情報を
選択し、前記ＡＢＬ制御情報（制御電圧の最低値）を全
てのコアに加える。ここで、もし全てのコアのスイッチ
５０が５０ａ側になっていたとすると、最も平均輝度が
高くＡＢＬ制御情報を出力しているコアでは、自身のＡ
ＢＬ制御情報によりクローズドループ制御が行われる
が、他のコアでは、自身のＡＢＬ制御情報がフィードバ
ックされないためオープンループ制御になる。そのため
それぞれのオープンループの利得のばらつき、すなわち
コントラスト及び（又は）輝度制御回路１１やＡＢＬ回
路１４の利得のばらつきによって輝度のばらつきが生じ
る。そこで、本発明の特徴である利得のばらつきを吸収
する回路、すなわち基準電圧挿入回路３ａ〜３ｄと、比
較回路２の動作について説明する。図３は基準電圧挿入
回路３ａ〜３ｄの１系統分のブロック図の例である。１
６は基準電圧（Ｂ／Ｗ）の入力端子、３１はバッファ、
３３はコントラスト及び（又は）輝度制御回路１１への
入力を切り替えるスイッチ、３２は前記スイッチを制御
するスイッチングパルス（ＳＰ）の入力端子である。入
力端子１６には各コアの基準電圧挿入回路３ａ〜３ｄ共
通に基準電圧（Ｂ／Ｗ）が加えられる。図４は図３の回
路における基準電圧挿入の原理を示す動作波形図の例で
ある。図４において、Ｔはオーバースキャン期間を表
す。マルチスクリーン方式ディスプレイ装置では各コア
の画像のつながりを滑らかにするため、オーバースキャ
ン期間を走査期間の例えば８％程度としている。基準電
圧（Ｂ／Ｗ）は、例えば映像信号の１Ｈ毎に白レベル
（Ｗ）と黒レベル（Ｂ）が交互に入れ替わる信号であ
る。スイッチングパルス（ＳＰ）は、例えば水平同期パ
ルスの立ち下がりエッジに同期し、パルス幅Ｔの制御パ
ルスである。前記スイッチングパルス（ＳＰ）は、コン
トラスト及び（又は）輝度制御回路１１への入力信号を
制御しており、走査期間前半部のオーバースキャン期間
にはバッファ３１から基準電圧（Ｂ／Ｗ）を印加させ、
それ以外の期間には映像信号入力端子４から映像信号を
入力するようにする。したがって、映像信号の前半部の
オーバースキャン期間には１Ｈ毎に白レベル（Ｗ）と黒
レベル（Ｂ）の基準電圧が交互に挿入される。次に、比
較回路２のブロック図及び動作波形図の例をそれぞれ図
５、図６に示す。本例では、例えばコア１ｄの画面の平
均輝度が最も高く、ＡＢＬ用比較回路６が前記コア１ｄ
のＡＢＬ制御情報を選択し、前記ＡＢＬ制御情報を各コ
アへ出力しているものとする。ここで平均輝度が最も高
いコア１ｄの映像信号に挿入された基準電圧信号を基準
信号とし、前記基準信号を他のコアの映像信号に挿入さ
れた基準電圧信号（比較信号）と比較するものとする。
また各コア内のスイッチ５０はＡＢＬ用比較回路６によ
って切り替えられ、平均輝度が最も高いコア１ｄについ
ては、自身のＡＢＬ制御情報がフィードバックするよう
スイッチ５０を５０ａ側に倒し、他の１ａ〜１ｃのコア
については、スイッチ５０を５０ｂ側に倒し、前記比較
回路２からの制御電圧がフィードバックするようにす
る。図５において２３ａ〜２３ｄはコントラスト及び
（又は）輝度制御後の映像信号の入力端子、５１、５２
ａ〜５２ｄ及び５３ａ〜５３ｄはスイッチ、２１は比較
器、２２ａ〜２２ｄはローパスフィルタ、２１１は比較
信号の入力端子、２１２は基準信号の入力端子、２４ａ
〜２４ｄは制御電圧の出力端子である。スイッチ５１は
図６に示したＳＷ５１のパルスの立上りにより、１Ｈ毎
に異なるコアの映像信号の入力端子２３に接続され、各
コアの映像信号の基準電圧信号を比較信号として１Ｈ毎
に比較器２１に入力する。またスイッチ５２ａ〜５２ｄ
により平均輝度が最も高いコア１ｄの映像信号を基準信
号として選択し、比較器２１に前記基準信号を入力す
る。スイッチ５２ａ〜５２ｄの制御は例えばコア１ａ〜
１ｄのスイッチ５０の制御信号を使えばよい。比較器２
１は挿入された白レベル（Ｗ）と黒レベル（Ｂ）の基準
電圧信号を比較し、比較信号（１ａ、１ｂ、１ｃ）の白
レベル（Ｗ）と黒レベル（Ｂ）の基準電圧信号が、基準
信号（１ｄ）の基準電圧信号より高いか低いかの電圧情
報を出力する。比較器２１は例えばボルテージコンパレ
ータでよい。スイッチ５３ａ〜５３ｄは図６に示したＳ
Ｗ５３ａ〜ＳＷ５３ｄのパルスにより、映像信号のオー
バースキャン期間に挿入された白レベル（Ｗ）と黒レベ
ル（Ｂ）の基準電圧のみの比較結果を各コアに対応した
ローパスフィルタ２２ａ〜２２ｄに入力する。例えばコ
ア１ａに対応したローパスフィルタ２２ａには、ＳＷ５
３ａにより８Ｈ周期毎に比較結果が入力される。ただ
し、比較器２１には、比較信号として基準信号（１ｄ）
の映像信号も入力され、その比較結果がローパスフィル
タ２２ｄに送られることになるが、コア１ａのスイッチ
５０が５０ａ側に接続されているため、ローパスフィル
タ２２ｄの出力がコア１ｄのコントラスト及び（又は）
輝度制御回路１１に送られることはない。すなわち平均
輝度が最も高いコアのコントラスト及び（又は）輝度制
御回路１１には自身のＡＢＬ制御情報がフィードバック
されるようにスイッチ５０を５０ａ側に接続している。
またその他のコアのコントラスト及び（又は）輝度制御
回路１１には比較回路２からの制御電圧がフィードバッ
クされるようにスイッチ５０を５０ｂ側に接続する。こ
れにより、誤った制御量がコントラスト及び（又は）輝
度制御回路１１に送られることを防ぐことができる。そ
して、ローパスフィルタ２２ａ〜２２ｄにより取り出さ
れた制御電圧はコントラスト及び（又は）輝度制御回路
１１に入力される。これにより、コア１ａ〜１ｃはそれ
ぞれの基準電圧が、コア１ｄの基準電圧に一致するよう
フィードバック制御され、ＡＢＬ回路の利得ばらつきな
どを吸収し、それによる輝度レベルのばらつきを抑える
ことができる。以上、コア１ｄの平均輝度が最も高くな
った例について説明してきたが、他のコアの平均輝度が
高くなった場合についても動作は同様なので説明は省略
する。また、本例では基準信号を水平周期のオーバース
キャン期間に挿入した場合を例にとって説明したが、基
準信号を垂直のオーバースキャン期間に挿入しても良
い。この場合スイッチ５１，５３ａ〜５３ｄの制御パル
ス及びスイッチングパルス（ＳＰ）は垂直周期に合わせ
て生成することはいうまでもない。本発明関連の第２の
構成例を図７に示す。これは基準電圧をオーバースキャ
ン期間ではなくブランキング期間に挿入することを特徴
とする。基準電圧（Ｂ／Ｗ）は、映像信号の１Ｈ毎に白
レベル（Ｗ）と黒レベル（Ｂ）が交互に入れ替わる信号
である。スイッチングパルス（ＳＰ）は、図１のコント
ラスト及び（又は）輝度制御回路１１への入力信号を制
御している。図３に示す基準電圧挿入回路３は、前記ス
イッチングパルス（ＳＰ）がＯＮの時はバッファ３１か
ら基準電圧（Ｂ／Ｗ）を印加させ、それ以外の期間には
映像信号入力端子４から映像信号を入力するようにす
る。したがって、映像信号のブランキング期間には１Ｈ
毎に白レベル（Ｗ）と黒レベル（Ｂ）の基準電圧が挿入
される。図８は前述した基準電圧をブランキング期間に
挿入する場合の、図５の比較回路２の動作波形図の例で
ある。図５においてスイッチ５１は、図８に示したＳＷ
５１のパルスの立上りにより、２Ｈ毎に異なる映像信号
の入力端子２３に接続され、各映像信号の白レベル
（Ｗ）と黒レベル（Ｂ）の基準電圧信号を比較信号とし
て、比較器２１に入力する。またスイッチ５２により平
均輝度が最も高いコアの映像信号を基準信号として選択
し、比較器２１に入力する。比較器２１以後のＡＢＬ制
御のばらつき補正動作は前述したものと同様なので省略
する。ここで、コントラスト及び（又は）輝度制御回路
１１より出力される映像信号のブランキング期間には白
レベル（Ｗ）の基準電圧が挿入されたままであるが、通
常ＣＲＴ駆動回路１２の中に帰線消去回路が含まれてい
るので、画面に斜めの白い線（帰線）が現われることは
ない。本実施例の特徴は、基準電圧をブランキング期間
に挿入することで、余裕をもって基準電圧の挿入、比較
を行うことができること、またオーバースキャン期間が
非常に短く、基準電圧の挿入、比較が困難な時に有効で
ある。なお、本例も第１の実施例の場合と同様に、基準
信号の挿入位置は水平周期のブランキング期間だけでな
く垂直周期のブランキング期間であっても良いことはい
うまでもない。次に、比較回路２の例を図９に示す。ま
た本比較回路２の動作波形図の例を図１０、図１１に示
す。図１０はオーバースキャン期間に基準電圧を挿入し
た場合、図１１はブランキング期間に基準電圧を挿入し
た場合である。本例では、例えばコア１ｄの画面の平均
輝度が最も高く、ＡＢＬ用比較回路６が前記コア１ｄの
ＡＢＬ制御情報を選択し、前記ＡＢＬ制御情報を各コア
へ出力しているものとする。また平均輝度が最も高いコ
ア１ｄの映像信号に挿入された基準電圧信号を基準信号
とし、前記基準信号を他のコアの映像信号に挿入された
基準電圧信号（比較信号）と比較するものとする。図９
において２３ａ〜２３ｄは映像信号の入力端子、５２ａ
〜５２ｄ及び５３ａ〜５３ｄはスイッチ、２１ａ〜２１
ｄは比較器、２２ａ〜２２ｄはローパスフィルタ、２１
１ａ〜２１１ｄは比較信号の入力端子、２１２ａ〜２１
２ｄは基準信号の入力端子、２４ａ〜２４ｄは制御電圧
の出力端子である。入力端子２３ａ〜２３ｄには基準電
圧（Ｂ／Ｗ）を挿入した、１ａ〜１ｄのコアからのコン
トラスト及び（又は）輝度制御後の映像信号が入力さ
れ、各コアに対応した比較器２１ａ〜２１ｄに送られ
る。スイッチ５２ａ〜５２ｄは平均輝度が最も高いコア
１ｄの映像信号を基準信号として選択し、比較器２１ａ
〜２１ｄへ共通に前記基準信号を入力する。各比較器２
１ａ〜２１ｄは挿入された白レベル（Ｗ）と黒レベル
（Ｂ）の基準電圧信号を比較し、比較信号（１ａ、１
ｂ、１ｃ）の白レベル（Ｗ）と黒レベル（Ｂ）の基準電
圧信号が、基準信号（１ｄ）の基準電圧信号より高いか
低いかの電圧情報を出力する。スイッチ５３ａ〜５３ｄ
は、基準電圧（Ｂ／Ｗ）がオーバースキャン期間に挿入
されている場合、図１０に示したＳＷ５３のパルスによ
り、映像信号のオーバースキャン期間に挿入された白レ
ベル（Ｗ）と黒レベル（Ｂ）の基準電圧のみの比較結果
を各コアに対応したローパスフィルタ２２ａ〜２２ｄに
入力する。また基準電圧（Ｂ／Ｗ）がブランキング期間
に挿入されている場合、スイッチ５３ａ〜５３ｄは、図
１１に示したＳＷ５３のパルスにより、映像信号のオー
バースキャン期間に挿入された白レベル（Ｗ）と黒レベ
ル（Ｂ）の基準電圧のみの比較結果を各コアに対応した
ローパスフィルタ２２ａ〜２２ｄに入力する。これ以後
の比較回路２及びコア１の動作については、前述したも
のと同様であるので省略する。本比較回路２の特徴は、
各コアに対応した比較器２１ａ〜２１ｄを設けることに
より、全てのコアに１Ｈ毎に制御電圧をフィードバック
することができ、より迅速な制御を行うことができる。
次に、本発明関連の第３の構成例を図１４に示す。本例
の基本構成は、図１に示す第１の実施例とほぼ同じであ
るため、コア１ａの部分のみを示している。本例は、Ａ
ＢＬ制御情報をビーム電流から検出するのではなく、Ｃ
ＲＴ駆動電圧の平均値から検出することを特徴とする。
図１４において１２はＣＲＴ駆動回路で、電源電圧印加
端子１２１と、抵抗１２２、１２５、１２６、１２８
と、トランジスタ１２４、１２７と、色差信号入力端子
１２４と、帰線消去回路１２９とから成り、ＣＲＴ１３
に−Ｒ、−Ｇ、−Ｂの原色信号を供給している。抵抗１
４１とコンデンサ１４２は、ＡＢＬ回路１４に入力され
るＣＲＴ駆動電圧の平均値を生成している。１４３はＣ
ＲＴ駆動電圧の平均値を入力する端子、１４４は制御電
圧を出力する端子である。また図１５は、ＡＢＬ回路１
４の動作を示すグラフである。横軸がＣＲＴ駆動電圧の
平均値、縦軸が制御電圧を表す。以下、本例の動作につ
いて説明する。ＣＲＴ１３の画面上には入力される映像
信号により所定の映像が表示されているものとする。ト
ランジスタ１２７のコレクタには帰線消去回路１２９に
よって帰線消去された映像信号、即ちＣＲＴ駆動電圧が
出力されている。前記ＣＲＴ駆動電圧を抵抗１４１、コ
ンデンサ１４２により平均化し、この平均値を端子１４
３に送る。ＡＢＬ回路１４は、画面の平均輝度、即ち前
記ＣＲＴ駆動電圧の平均値が所定のレベル（図１５中の
Ｖａ）以下の場合には、一定の制御電圧（図１５中のＶ
ｃｃ）を出力する。また前記ＣＲＴ駆動電圧の平均値が
所定のレベル以上の場合には、図１５のように入力電圧
に比例して制御電圧を低減するよう動作する。このよう
にＡＢＬ回路１４は、ＣＲＴ駆動電圧の平均値を検出
し、ＣＲＴ画面の平均輝度、即ちＣＲＴ駆動電圧の平均
値が所定のレベル以上になると制御電圧を小さくしてコ
ントラスト及び（又は）輝度制御回路１１の出力振幅を
抑えるよう動作する。コントラスト及び（又は）輝度制
御回路１１やＡＢＬ回路１４の利得のばらつきの補正動
作は第１の実施例と同様なので省略する。本例の特徴
は、ＡＢＬ制御情報をＣＲＴ駆動電圧の平均値から検出
する回路構成の場合にも、利得のばらつきを吸収する回
路が適応できることである。本発明関連の第４の構成例
を図１６に示す。本例はより実際的な構成を示したもの
である。最小値回路１６はビーム電流検出抵抗１７で検
出した電圧と端子２１６ａに印加される外部電圧（これ
は他のコアのビーム電流検出抵抗１７で検出した電圧に
なる）を比較して、小さい方の電圧を選択する回路であ
る。また、端子２１６ａ〜２１６ｄはそれぞれ結線され
ているので、各コアの最小値回路１６の出力は平均輝度
が最も高いコアのビーム電流検出抵抗１７で検出した電
圧と同じになり、ＡＢＬ回路１４によって一斉にコント
ラスト及び（又は）輝度制御回路が制御される。最小値
回路１６は例えば、図１７に示す構成でよい。端子２１
８ａはビーム電流検出抵抗１７で検出した電圧の印加端
子、端子２１７ａは出力端子である。例えば、端子２１
８ａの電圧が端子２１６ａよりも小さい場合は、トラン
ジスタ２２３がカットオフして出力端子２１７ａには端
子２１８ａの電圧が出力され、同時にトランジスタ２２
４のベース−エミッタを会して端子２１６ａにも２１８
ａの電圧が出力される。逆に端子２１８ａの電圧が端子
２１６ａよりも大きい場合は、トランジスタ２２４がカ
ットオフする一方トランジスタ２２３が動作し、エミッ
タ−コレクタ間が導通するため、端子２１６ａの電圧が
端子２１７ａに出力される。このような最小値回路をコ
ア内に用いることで、図１に比べ構成が簡単になる。
さて、先に述べたように、この最小値回路１６を結線し
ただけでは最も平均輝度の高いコア以外はオープンルー
プ制御になり、コントラスト及び（又は）輝度制御回路
等の利得ばらつきにより、各コアの輝度レベルがばらつ
く。そこで、比較回路１０２でコントラスト制御回路１
１１、輝度制御回路１１２を制御する。ＡＢＬ回路１４
が制御するコントラスト及び（又は）輝度制御回路１１
とは別に、コントラスト制御回路１１１、輝度制御回路
１１２を設け、図１のスイッチ５０がなくても、コント
ラストと輝度の制御を可能にしている。比較回路１０２
は例えば図１８に示すように、マイコン７０を主体にＡ
／Ｄコンバータ７１ａ、７２ａ、７１ｂ、７２ｂ、７１
ｃ、７２ｃ、７１ｄ、７２ｄとＤ／Ａコンバータ７３
ａ、７４ａ、７３ｂ、７４ｂ、７３ｃ、７４ｃ、７３
ｄ、７４ｄで構成できる。Ａ／Ｄコンバータ７１ａ、７
１ｂ、７１ｃ、７１ｄにはコントラスト及び（又は）輝
度制御後の映像信号が入力され、Ａ／Ｄコンバータ７２
ａ、７２ｂ、７２ｃ、７２ｄにはビーム電流検出抵抗１
７で検出した電圧が入力される。Ａ／Ｄコンバータ７１
ａ、７１ｂ、７１ｃ、７１ｄの変換タイミングは、もち
ろん基準電圧挿入位置であり、変換タイミングパルス
は、例えば水平・垂直同期（Ｈｓｙｎｃ，Ｖｓｙｎｃ）
をマイコン７０の割込み信号にして、ソフトウエアで生
成してもよい。もちろん専用の論理回路で構成してもよ
い。基準電圧の挿入については、第１の例又は第２の例
と同じでよいので説明は省く。マイコン７０はＡ／Ｄコ
ンバータ７２ａ、７２ｂ、７２ｃ、７２ｄで変換したデ
ータに基づいてビーム電流検出抵抗１７で検出した電圧
の最小値、すなわち最も平均輝度の高いコアを選択す
る。一方、Ａ／Ｄコンバータ７１ａ、７１ｂ、７１ｃ、
７１ｄではコア１ａ、コア１ｂ、コア１ｃ、コア１ｄの
コントラスト及び（又は）輝度制御後の基準信号がＡ／
Ｄ変換され、白レベルと黒レベルの情報がマイコン７０
に取り込まれる。図１９を使ってマイコン７０の動作の
概念を示す。マイコン７０に取り込まれたコア１ａ、コ
ア１ｂ、コア１ｃ、コア１ｄの白レベルと黒レベルの情
報がある。このうち、黒レベルの情報はそのまま比較器
１２２ａ、１２２ｂ、１２２ｃに入力される。白レベル
は黒レベルとの差をとって振幅レベルの情報として比較
器１２１ａ、１２１ｂ、１２１ｃに入力される。ここ
で、最も平均輝度の高いコアにコア１ｄが選ばれたと仮
定すると、コアｄの黒レベルと振幅レベルの情報が、比
較器１２２ａ，１２２ｂ，１２２ｃ，１２１ａ，１２１
ｂ，１２１ｃの基準の情報となる。すなわち、比較器１
２２ａ，１２２ｂ，１２２ｃの出力は各コアの黒レベル
の制御情報になり、比較器１２１ａ，１２１ｂ，１２１
ｃの出力は各コアの振幅レベルの制御情報になる。この
黒レベルの制御情報で、輝度の制御を、振幅レベルの情
報でコントラストを制御する。もちろんここまで述べた
ことは、マイコン７０のソフトウエア処理である。実際
には、図１８に示すように、例えば、コア１ａの黒レベ
ルの制御情報（比較器１２２ａの出力に相当）はＤ／Ａ
コンバータ７４ａでアナログ電圧に変換されて、輝度制
御回路１１２を制御し、振幅レベルの制御情報（比較器
１２１ａの出力に相当）はＤ／Ａコンバータ７３ａでア
ナログ電圧に変換されて、コントラスト制御回路１１１
を制御する。コア１ｂ，コア１ｃについても同様であ
る。以上のようにすることで、すべてのコアについてフ
ィードバック制御がなされ、先に述べたオープンループ
制御による輝度ばらつきを抑えることができる。本例の
大きな特徴は、比較回路１０２とそれにより制御を受け
るコントラスト制御回路１１１と輝度制御回路１１２
が、最小値回路１６、ＡＢＬ回路１４、コントラスト及
び（又は）輝度制御回路１１と完全に別れているため、
それぞれ独立に動作することである。最小値回路１６、
ＡＢＬ回路１４、コントラスト及び（又は）輝度制御回
路１１からなる回路系統は、ＡＢＬ回路１４の動作領域
（例えば図２のビーム電流がＩａ以上）でないと動作し
ないが、比較回路１０２、コントラスト制御回路１１
１、輝度制御回路１１２からなる回路系統は、常にフィ
ードバック制御することができるため、ＡＢＬ回路１４
の動作領域はもちろんのこと、ＡＢＬ回路１４の非動作
領域でも各コアの輝度ばらつきを抑えることができ、経
時変化や温度変化に対して効果的なシステムである。
尚、ここではコントラスト及び（又は）輝度制御後の映
像信号はＣＲＴ駆動回路１２の出力から分圧して引き出
されている、このようにすると各コアのＣＲＴ駆動回路
１２利得のばらつきによる輝度ばらつきをも抑えること
ができることはいうまでもない。本発明関連の第５の構
成例を図２０に示す。図２０に示す回路が図１６に示す
回路と大きく違う点は、ビーム電流検出抵抗１７で検出
した電圧を比較回路２０２に取り込まないことであり、
基準電圧の挿入等は同じである。図１６では最も平均輝
度の高いコアを選ぶために、これを行ったが、図２０に
示す実施例では平均輝度の高いコアを選ぶことはしな
い。すなわち基準となるコアは固定しておく。例えば、
コア１ｄを基準コアとして固定したとする。まず、コア
１ａが最も平均輝度が高い場合を考える。この時コア１
ａのコントラスト及び（又は）輝度制御回路１１がＡＢ
Ｌ回路１４により最も輝度レベルを下げられている状態
である。ところが、基準はコア１ｄなので、コア１ａに
対しては比較回路２０２を介してコントラスト制御回路
１１１、輝度制御回路１１２に輝度を上げるようにフィ
ードバック制御がかかってくる。その結果、画面の輝度
は上がろうとするがすぐに、ビーム電流検出抵抗１７で
検出する電圧がさがり、最小値回路１６、ＡＢＬ回路１
４を介して輝度の上昇を抑える。同時に、最小値回路１
６の出力、すなわちビーム電流検出抵抗１７で検出する
電圧が他のコアにも伝わる。結果的に、コア１ｄのレベ
ルも下がり、コア１ａとの差が小さくなり、最終的に基
準信号が一致するところで安定する。他のコアについて
は図１６と同様なので説明は省略する。また、コア１ｄ
が最も平均輝度が高い場合も図１６の場合と全く同じ動
作なので説明は省く。このようにして、基準となるコア
を固定しても図１６と同様の動作を行うことが出来る。
本例によれば、ビーム電流検出抵抗１７で検出する電圧
の取り込みがなくなるため、例えば、図１８のＡ／Ｄコ
ンバータ７１ａ、７１ｂ、７１ｃ、７１ｄが不要になる
と共に、マイコンの最小値選択も不要になり、比較回路
２０２の構成が簡単になる。本発明関連の第６の構成例
を図２１に示す。図２１の特徴は、比較回路２０２の出
力がアンプ８０Ｒ，８０Ｇ，８０Ｂ，クランプ回路８１
Ｒ，８１Ｇ，８１Ｂに帰還され、ＲＧＢ独立に制御され
ていることである。これは例えばコントラスト及び（又
は）輝度制御回路３１１の出力が原色信号出力の場合に
用いることが出来る。もちろん比較回路３０２は、ＲＧ
Ｂ三色分のＡ／Ｄ変換と比較処理及びアンプ８０Ｒ，８
０Ｇ，８０Ｂ，クランプ回路８１Ｒ，８１Ｇ，８１Ｂ制
御用のＤ／Ａコンバータは必要になるが、制御手順は、
図２０と同じ動作になるので詳細の説明は省く。また、
基準電圧の挿入についても第１の例または第２の例と同
じでよいので説明は省略する。このようにＲＧＢ独立に
制御することで、各コア間のＲＧＢ信号のばらつきをよ
り精度良く抑えることができ、マルチスクリーンにおけ
るホワイトバランスの調整及びその維持に抜群の効果を
発揮する。本発明関連の第７の構成例を図２２に示す。
図２２の大きな特徴は、基準電圧挿入回路をコアの中に
取り込んだことである。それ以外は図２０と全く同じで
あるので、動作そのものの説明は省く。本例では、基準
電圧挿入回路が各コア毎に異なるので、コアごとに白レ
ベルも黒レベルも異なっているはずである。そこで例え
ば、コア１ａ，コア１ｂ，コア１ｃ、コア１ｄに同時に
白パターンを表示して、すべてのコアで同じ白の色温度
になるように例えば、ＣＲＴ駆動回路のゲイン調整した
後、各コアのコントラスト及び（又は）輝度制御後の基
準電圧の白レベルが合うように基準電圧挿入回路に印加
する白レベルの電圧を調整する。つぎに、コア１ａ，コ
ア１ｂ，コア１ｃ、コア１ｄに同時に灰色パターンを表
示して、すべてのコアで同じ輝度になるように例えば、
ＣＲＴのカットオフを調整した後、各コアのコントラス
ト及び（又は）輝度制御後の基準電圧の黒レベルが合う
ように基準電圧挿入回路に印加する黒レベルの電圧を調
整する。この後に比較回路２０２で図２０と全く同じ動
作をさせることで、各コアの輝度ばらつきを抑えること
ができる。本例によれば、基準電圧挿入回路を画像拡大
装置４０側に持つ必要がなくなり画像拡大装置４０の構
成が簡単になる。尚、基準電圧の挿入位置等については
第１の例または第２の例と同じでよいので説明は省略す
る。本発明関連の第８の構成例を図２３に示す。図２３
は例えば１２面のマルチスクリーンディスプレイに本発
明を適用した例である。コアの数が多くなると、図２０
に示すように端子２１６ａ，２１６ｂ，２１６ｃ，２１
６ｄを単に結線するだけは演出上問題が出てくる。例え
ば図２４に示すように１２面の内４面に別の絵柄を表示
したい場合、それぞれの絵柄ごと制御を行う必要があ
る。そこで、マトリックススイッチ９０を設けて、各コ
アの端子２１６ａ〜２１６ｌを一括制御する。マトリッ
クススイッチ９０は、例えばアナログスイッチで構成し
て制御回路９１を設け、その制御回路９１を比較回路４
０２のマイコンで制御すればよい。前後したが、比較回
路は例えば図２０と同様にマイコンで構成すれば良い。
もちろんコアの数の分だけＡ／ＤコンバータやＤ／Ａコ
ンバータは増やす必要はある。動作そのものは図２０と
同じなので説明は省く。本発明関連の第９の構成例を図
２５に示す。図２５の特徴は、コアの中にデータモデム
９５持ち比較回路４０２と例えばＲＳ２３２Ｃインター
フェース等でディジタルデータ伝送を行うことである。
データモデム９５は、コントラスト及び（又は）輝度制
御後の基準信号をコアの中でディジタルデータに変換し
て比較回路４０２に送るとともに、比較回路４０２から
の制御情報をデコードしてコントラスト制御回路１１１
と輝度制御回路１１２を制御する。一方、比較回路４０
２にも図２６に示すようにデータモデム９６ａ，９６
ｂ，９６ｃ，９６ｄを置き各コアのデータモデム９５と
データ伝送を行うようにしている。マイコン７０の処理
手順は図２０と同じで良いので詳細の説明は省略する。
このようにディジタルデータ伝送回線で画像拡大装置と
マルチスクリーンを結ぶことにより、雑音多い設置場所
や画像拡大装置とマルチスクリーンが遠く離れてグラン
ド電位の変動があっても、本発明の効果を発揮できる。
本発明の実施例を図２７に示す。本実施例の特徴はコア
のＡＢＬ機能も含めて、比較回路５０２でコントラスト
制御回路１１１と輝度制御回路１１２を制御することに
あり、図２７は図１６からコントラスト及び（又は）輝
度制御回路１１、ＡＢＬ回路１４、最小値回路１６を除
いた構成になっているので、コアの構成が簡単になる利
点がある。比較回路５０２は図１６の比較回路１０２と
同じ構成でよいが、コアの中に最小値回路１６とＡＢＬ
回路がないためマイコン７０にこれらの機能を加えれば
よいだけである。すなわち、例えば端子７６ａ，７６
ｂ，７６ｃ，７６ｄに加えられる各コアのビーム電流検
出抵抗１７で検出した電圧を比較し、ビーム電流が図２
のＩａを超えるコアのうち最も電流値が大きいコアに図
２の制御電圧をコントラスト制御回路１１１及び（又
は）輝度制御回路１１２に加えればよい。マイコン７０
のその他の機能については第４の例と同じなので詳細の
説明は省略する。本発明関連の第１０の構成例を図２８
に示す。本例の特徴は、例えば図２２の構成に加え、γ
変換回路９７ａ，９７ｂ，９７ｃ，９７ｄを追加して、
コア１ａ、１ｂ，１ｃ，１ｄのＣＲＴ１３のγ特性のば
らつきを吸収することにある。γ変換回路９７ａ，９７
ｂ，９７ｃ，９７ｄは、例えば図２９に示すようにＡ／
Ｄコンバータ１７２でディジタル信号に変換された映像
信号をＬＵＴ（ルックアップテーブル）で入出力特性を
変え、Ｄ／Ａコンバータ１７４でアナログ信号に変換す
ることで実現できる。ＬＵＴは例えばＲＯＭで構成でき
ることはいうまでもない。すなわち、図２２（第７の構
成例）で述べた手段により、各コア間のＡＢＬ制御特性
のばらつきを抑えると共に、γ変換回路９７ａ，９７
ｂ，９７ｃ，９７ｄでＣＲＴ１３のγ特性のばらつきを
吸収し、一枚の均一なマルチスクリーン表示を得ること
ができる。なお、ここではγ変換回路９７ａ，９７ｂ，
９７ｃ，９７ｄをコアの外に配置したが、コア１ａ，１
ｂ，１ｃ，１ｄの内部でもよいし、画像拡大装置４０の
内部でも良い。また、γ変換回路９７ａ，９７ｂ，９７
ｃ，９７ｄを接続する相手の構成に図２２を挙げたが、
その他、例えば図１６や図２０などの構成であっても全
く問題ないことはいうまでもない。
を示す。ここでは、説明を簡単にするため、図１２に示
すようなコアを４個用いた場合を例にとって説明する。
図１はコア１ａ〜１ｄ、コントラスト及び（又は）輝度
制御回路１１、ＣＲＴ（陰極線管）駆動回路１２、ＣＲ
Ｔ１３、ＡＢＬ（自動輝度制限）回路１４、高圧発生回
路１５、基準電圧印加端子１６、ビーム電流検出抵抗１
７、＋Ｂ（電源電圧）印加端子１８、スイッチ５０から
成る。ただし、コントラスト及び（又は）輝度制御回路
１１は、制御電圧が高い場合には、映像信号のコントラ
ストを伸長（または輝度を上げる）し、低い場合には、
映像信号のコントラストを抑える（または輝度を下げ
る）ように動作するものとする。またＡＢＬ回路１４
は、高圧発生回路１５から流れるビーム電流をビーム電
流検出抵抗１７より検出し、コントラスト及び（又は）
輝度制御回路１１に加える制御電圧を発生する。３ａ〜
３ｄは基準電圧挿入回路で、コントラスト及び（又は）
輝度制御回路１１に入力される映像信号のオーバースキ
ャン期間に基準電圧の挿入を行う。２は比較回路で、各
コアの映像信号に挿入された基準電圧の比較を行いその
比較結果を出力する。６はＡＢＬ用比較回路で、各コア
のＡＢＬ制御情報を比較し最大ビーム電流値を示すコア
を選択して、該最大ビーム電流値を示すコアのＡＢＬ制
御情報を出力するとともに各コアのスイッチ５０の制御
を行う。図２はＡＢＬ回路１４の動作特性の一例であ
る。横軸がビーム電流、縦軸が制御電圧を表す。以下、
動作について説明する。映像信号入力端子４ａ〜４ｄか
ら入力した映像信号により、各コアのＣＲＴ１３の画面
上には所定の映像が表示されているものとする。例えば
コア１ａにおいて、そのＣＲＴ１３上の画面輝度に応じ
て高圧発生回路１５からビーム電流Ｉｂが流れる。端子
１８に加える電圧を＋Ｂ、ビーム電流検出抵抗１７の抵
抗値をＲとすれば、ＡＢＬ回路１４の入力には＋Ｂ−Ｒ
＊Ｉｂ（＝Ｖｚ）なる電圧が発生する。表示画面が明る
くなるに従いビーム電流Ｉｂは大きくなり、逆にＶｚは
小さくなる。画面の平均輝度、すなわちビーム電流Ｉｂ
が所定のレベル（図２中のＩａ）以下の場合、ＡＢＬ回
路１４は一定の電圧（図２中のＶｃｃ）をＡＢＬ用比較
回路６に送る。ビーム電流Ｉｂが所定のレベル（図２中
のＩａ）以上になると、ＡＢＬ回路１４はその時のＶｚ
をＡＢＬ用比較回路６に出力する。即ちＡＢＬ回路１４
はビーム電流Ｉｂが所定のレベル以上になると、制御電
圧を下げ、平均輝度を下げるように動作する。他のコア
のＡＢＬ回路１４も同様の動作を行う。ＡＢＬ用比較回
路６は、全コアから出力される制御電圧の中の最低値、
つまり最大ビーム電流値を示すコアのＡＢＬ制御情報を
選択し、前記ＡＢＬ制御情報（制御電圧の最低値）を全
てのコアに加える。ここで、もし全てのコアのスイッチ
５０が５０ａ側になっていたとすると、最も平均輝度が
高くＡＢＬ制御情報を出力しているコアでは、自身のＡ
ＢＬ制御情報によりクローズドループ制御が行われる
が、他のコアでは、自身のＡＢＬ制御情報がフィードバ
ックされないためオープンループ制御になる。そのため
それぞれのオープンループの利得のばらつき、すなわち
コントラスト及び（又は）輝度制御回路１１やＡＢＬ回
路１４の利得のばらつきによって輝度のばらつきが生じ
る。そこで、本発明の特徴である利得のばらつきを吸収
する回路、すなわち基準電圧挿入回路３ａ〜３ｄと、比
較回路２の動作について説明する。図３は基準電圧挿入
回路３ａ〜３ｄの１系統分のブロック図の例である。１
６は基準電圧（Ｂ／Ｗ）の入力端子、３１はバッファ、
３３はコントラスト及び（又は）輝度制御回路１１への
入力を切り替えるスイッチ、３２は前記スイッチを制御
するスイッチングパルス（ＳＰ）の入力端子である。入
力端子１６には各コアの基準電圧挿入回路３ａ〜３ｄ共
通に基準電圧（Ｂ／Ｗ）が加えられる。図４は図３の回
路における基準電圧挿入の原理を示す動作波形図の例で
ある。図４において、Ｔはオーバースキャン期間を表
す。マルチスクリーン方式ディスプレイ装置では各コア
の画像のつながりを滑らかにするため、オーバースキャ
ン期間を走査期間の例えば８％程度としている。基準電
圧（Ｂ／Ｗ）は、例えば映像信号の１Ｈ毎に白レベル
（Ｗ）と黒レベル（Ｂ）が交互に入れ替わる信号であ
る。スイッチングパルス（ＳＰ）は、例えば水平同期パ
ルスの立ち下がりエッジに同期し、パルス幅Ｔの制御パ
ルスである。前記スイッチングパルス（ＳＰ）は、コン
トラスト及び（又は）輝度制御回路１１への入力信号を
制御しており、走査期間前半部のオーバースキャン期間
にはバッファ３１から基準電圧（Ｂ／Ｗ）を印加させ、
それ以外の期間には映像信号入力端子４から映像信号を
入力するようにする。したがって、映像信号の前半部の
オーバースキャン期間には１Ｈ毎に白レベル（Ｗ）と黒
レベル（Ｂ）の基準電圧が交互に挿入される。次に、比
較回路２のブロック図及び動作波形図の例をそれぞれ図
５、図６に示す。本例では、例えばコア１ｄの画面の平
均輝度が最も高く、ＡＢＬ用比較回路６が前記コア１ｄ
のＡＢＬ制御情報を選択し、前記ＡＢＬ制御情報を各コ
アへ出力しているものとする。ここで平均輝度が最も高
いコア１ｄの映像信号に挿入された基準電圧信号を基準
信号とし、前記基準信号を他のコアの映像信号に挿入さ
れた基準電圧信号（比較信号）と比較するものとする。
また各コア内のスイッチ５０はＡＢＬ用比較回路６によ
って切り替えられ、平均輝度が最も高いコア１ｄについ
ては、自身のＡＢＬ制御情報がフィードバックするよう
スイッチ５０を５０ａ側に倒し、他の１ａ〜１ｃのコア
については、スイッチ５０を５０ｂ側に倒し、前記比較
回路２からの制御電圧がフィードバックするようにす
る。図５において２３ａ〜２３ｄはコントラスト及び
（又は）輝度制御後の映像信号の入力端子、５１、５２
ａ〜５２ｄ及び５３ａ〜５３ｄはスイッチ、２１は比較
器、２２ａ〜２２ｄはローパスフィルタ、２１１は比較
信号の入力端子、２１２は基準信号の入力端子、２４ａ
〜２４ｄは制御電圧の出力端子である。スイッチ５１は
図６に示したＳＷ５１のパルスの立上りにより、１Ｈ毎
に異なるコアの映像信号の入力端子２３に接続され、各
コアの映像信号の基準電圧信号を比較信号として１Ｈ毎
に比較器２１に入力する。またスイッチ５２ａ〜５２ｄ
により平均輝度が最も高いコア１ｄの映像信号を基準信
号として選択し、比較器２１に前記基準信号を入力す
る。スイッチ５２ａ〜５２ｄの制御は例えばコア１ａ〜
１ｄのスイッチ５０の制御信号を使えばよい。比較器２
１は挿入された白レベル（Ｗ）と黒レベル（Ｂ）の基準
電圧信号を比較し、比較信号（１ａ、１ｂ、１ｃ）の白
レベル（Ｗ）と黒レベル（Ｂ）の基準電圧信号が、基準
信号（１ｄ）の基準電圧信号より高いか低いかの電圧情
報を出力する。比較器２１は例えばボルテージコンパレ
ータでよい。スイッチ５３ａ〜５３ｄは図６に示したＳ
Ｗ５３ａ〜ＳＷ５３ｄのパルスにより、映像信号のオー
バースキャン期間に挿入された白レベル（Ｗ）と黒レベ
ル（Ｂ）の基準電圧のみの比較結果を各コアに対応した
ローパスフィルタ２２ａ〜２２ｄに入力する。例えばコ
ア１ａに対応したローパスフィルタ２２ａには、ＳＷ５
３ａにより８Ｈ周期毎に比較結果が入力される。ただ
し、比較器２１には、比較信号として基準信号（１ｄ）
の映像信号も入力され、その比較結果がローパスフィル
タ２２ｄに送られることになるが、コア１ａのスイッチ
５０が５０ａ側に接続されているため、ローパスフィル
タ２２ｄの出力がコア１ｄのコントラスト及び（又は）
輝度制御回路１１に送られることはない。すなわち平均
輝度が最も高いコアのコントラスト及び（又は）輝度制
御回路１１には自身のＡＢＬ制御情報がフィードバック
されるようにスイッチ５０を５０ａ側に接続している。
またその他のコアのコントラスト及び（又は）輝度制御
回路１１には比較回路２からの制御電圧がフィードバッ
クされるようにスイッチ５０を５０ｂ側に接続する。こ
れにより、誤った制御量がコントラスト及び（又は）輝
度制御回路１１に送られることを防ぐことができる。そ
して、ローパスフィルタ２２ａ〜２２ｄにより取り出さ
れた制御電圧はコントラスト及び（又は）輝度制御回路
１１に入力される。これにより、コア１ａ〜１ｃはそれ
ぞれの基準電圧が、コア１ｄの基準電圧に一致するよう
フィードバック制御され、ＡＢＬ回路の利得ばらつきな
どを吸収し、それによる輝度レベルのばらつきを抑える
ことができる。以上、コア１ｄの平均輝度が最も高くな
った例について説明してきたが、他のコアの平均輝度が
高くなった場合についても動作は同様なので説明は省略
する。また、本例では基準信号を水平周期のオーバース
キャン期間に挿入した場合を例にとって説明したが、基
準信号を垂直のオーバースキャン期間に挿入しても良
い。この場合スイッチ５１，５３ａ〜５３ｄの制御パル
ス及びスイッチングパルス（ＳＰ）は垂直周期に合わせ
て生成することはいうまでもない。本発明関連の第２の
構成例を図７に示す。これは基準電圧をオーバースキャ
ン期間ではなくブランキング期間に挿入することを特徴
とする。基準電圧（Ｂ／Ｗ）は、映像信号の１Ｈ毎に白
レベル（Ｗ）と黒レベル（Ｂ）が交互に入れ替わる信号
である。スイッチングパルス（ＳＰ）は、図１のコント
ラスト及び（又は）輝度制御回路１１への入力信号を制
御している。図３に示す基準電圧挿入回路３は、前記ス
イッチングパルス（ＳＰ）がＯＮの時はバッファ３１か
ら基準電圧（Ｂ／Ｗ）を印加させ、それ以外の期間には
映像信号入力端子４から映像信号を入力するようにす
る。したがって、映像信号のブランキング期間には１Ｈ
毎に白レベル（Ｗ）と黒レベル（Ｂ）の基準電圧が挿入
される。図８は前述した基準電圧をブランキング期間に
挿入する場合の、図５の比較回路２の動作波形図の例で
ある。図５においてスイッチ５１は、図８に示したＳＷ
５１のパルスの立上りにより、２Ｈ毎に異なる映像信号
の入力端子２３に接続され、各映像信号の白レベル
（Ｗ）と黒レベル（Ｂ）の基準電圧信号を比較信号とし
て、比較器２１に入力する。またスイッチ５２により平
均輝度が最も高いコアの映像信号を基準信号として選択
し、比較器２１に入力する。比較器２１以後のＡＢＬ制
御のばらつき補正動作は前述したものと同様なので省略
する。ここで、コントラスト及び（又は）輝度制御回路
１１より出力される映像信号のブランキング期間には白
レベル（Ｗ）の基準電圧が挿入されたままであるが、通
常ＣＲＴ駆動回路１２の中に帰線消去回路が含まれてい
るので、画面に斜めの白い線（帰線）が現われることは
ない。本実施例の特徴は、基準電圧をブランキング期間
に挿入することで、余裕をもって基準電圧の挿入、比較
を行うことができること、またオーバースキャン期間が
非常に短く、基準電圧の挿入、比較が困難な時に有効で
ある。なお、本例も第１の実施例の場合と同様に、基準
信号の挿入位置は水平周期のブランキング期間だけでな
く垂直周期のブランキング期間であっても良いことはい
うまでもない。次に、比較回路２の例を図９に示す。ま
た本比較回路２の動作波形図の例を図１０、図１１に示
す。図１０はオーバースキャン期間に基準電圧を挿入し
た場合、図１１はブランキング期間に基準電圧を挿入し
た場合である。本例では、例えばコア１ｄの画面の平均
輝度が最も高く、ＡＢＬ用比較回路６が前記コア１ｄの
ＡＢＬ制御情報を選択し、前記ＡＢＬ制御情報を各コア
へ出力しているものとする。また平均輝度が最も高いコ
ア１ｄの映像信号に挿入された基準電圧信号を基準信号
とし、前記基準信号を他のコアの映像信号に挿入された
基準電圧信号（比較信号）と比較するものとする。図９
において２３ａ〜２３ｄは映像信号の入力端子、５２ａ
〜５２ｄ及び５３ａ〜５３ｄはスイッチ、２１ａ〜２１
ｄは比較器、２２ａ〜２２ｄはローパスフィルタ、２１
１ａ〜２１１ｄは比較信号の入力端子、２１２ａ〜２１
２ｄは基準信号の入力端子、２４ａ〜２４ｄは制御電圧
の出力端子である。入力端子２３ａ〜２３ｄには基準電
圧（Ｂ／Ｗ）を挿入した、１ａ〜１ｄのコアからのコン
トラスト及び（又は）輝度制御後の映像信号が入力さ
れ、各コアに対応した比較器２１ａ〜２１ｄに送られ
る。スイッチ５２ａ〜５２ｄは平均輝度が最も高いコア
１ｄの映像信号を基準信号として選択し、比較器２１ａ
〜２１ｄへ共通に前記基準信号を入力する。各比較器２
１ａ〜２１ｄは挿入された白レベル（Ｗ）と黒レベル
（Ｂ）の基準電圧信号を比較し、比較信号（１ａ、１
ｂ、１ｃ）の白レベル（Ｗ）と黒レベル（Ｂ）の基準電
圧信号が、基準信号（１ｄ）の基準電圧信号より高いか
低いかの電圧情報を出力する。スイッチ５３ａ〜５３ｄ
は、基準電圧（Ｂ／Ｗ）がオーバースキャン期間に挿入
されている場合、図１０に示したＳＷ５３のパルスによ
り、映像信号のオーバースキャン期間に挿入された白レ
ベル（Ｗ）と黒レベル（Ｂ）の基準電圧のみの比較結果
を各コアに対応したローパスフィルタ２２ａ〜２２ｄに
入力する。また基準電圧（Ｂ／Ｗ）がブランキング期間
に挿入されている場合、スイッチ５３ａ〜５３ｄは、図
１１に示したＳＷ５３のパルスにより、映像信号のオー
バースキャン期間に挿入された白レベル（Ｗ）と黒レベ
ル（Ｂ）の基準電圧のみの比較結果を各コアに対応した
ローパスフィルタ２２ａ〜２２ｄに入力する。これ以後
の比較回路２及びコア１の動作については、前述したも
のと同様であるので省略する。本比較回路２の特徴は、
各コアに対応した比較器２１ａ〜２１ｄを設けることに
より、全てのコアに１Ｈ毎に制御電圧をフィードバック
することができ、より迅速な制御を行うことができる。
次に、本発明関連の第３の構成例を図１４に示す。本例
の基本構成は、図１に示す第１の実施例とほぼ同じであ
るため、コア１ａの部分のみを示している。本例は、Ａ
ＢＬ制御情報をビーム電流から検出するのではなく、Ｃ
ＲＴ駆動電圧の平均値から検出することを特徴とする。
図１４において１２はＣＲＴ駆動回路で、電源電圧印加
端子１２１と、抵抗１２２、１２５、１２６、１２８
と、トランジスタ１２４、１２７と、色差信号入力端子
１２４と、帰線消去回路１２９とから成り、ＣＲＴ１３
に−Ｒ、−Ｇ、−Ｂの原色信号を供給している。抵抗１
４１とコンデンサ１４２は、ＡＢＬ回路１４に入力され
るＣＲＴ駆動電圧の平均値を生成している。１４３はＣ
ＲＴ駆動電圧の平均値を入力する端子、１４４は制御電
圧を出力する端子である。また図１５は、ＡＢＬ回路１
４の動作を示すグラフである。横軸がＣＲＴ駆動電圧の
平均値、縦軸が制御電圧を表す。以下、本例の動作につ
いて説明する。ＣＲＴ１３の画面上には入力される映像
信号により所定の映像が表示されているものとする。ト
ランジスタ１２７のコレクタには帰線消去回路１２９に
よって帰線消去された映像信号、即ちＣＲＴ駆動電圧が
出力されている。前記ＣＲＴ駆動電圧を抵抗１４１、コ
ンデンサ１４２により平均化し、この平均値を端子１４
３に送る。ＡＢＬ回路１４は、画面の平均輝度、即ち前
記ＣＲＴ駆動電圧の平均値が所定のレベル（図１５中の
Ｖａ）以下の場合には、一定の制御電圧（図１５中のＶ
ｃｃ）を出力する。また前記ＣＲＴ駆動電圧の平均値が
所定のレベル以上の場合には、図１５のように入力電圧
に比例して制御電圧を低減するよう動作する。このよう
にＡＢＬ回路１４は、ＣＲＴ駆動電圧の平均値を検出
し、ＣＲＴ画面の平均輝度、即ちＣＲＴ駆動電圧の平均
値が所定のレベル以上になると制御電圧を小さくしてコ
ントラスト及び（又は）輝度制御回路１１の出力振幅を
抑えるよう動作する。コントラスト及び（又は）輝度制
御回路１１やＡＢＬ回路１４の利得のばらつきの補正動
作は第１の実施例と同様なので省略する。本例の特徴
は、ＡＢＬ制御情報をＣＲＴ駆動電圧の平均値から検出
する回路構成の場合にも、利得のばらつきを吸収する回
路が適応できることである。本発明関連の第４の構成例
を図１６に示す。本例はより実際的な構成を示したもの
である。最小値回路１６はビーム電流検出抵抗１７で検
出した電圧と端子２１６ａに印加される外部電圧（これ
は他のコアのビーム電流検出抵抗１７で検出した電圧に
なる）を比較して、小さい方の電圧を選択する回路であ
る。また、端子２１６ａ〜２１６ｄはそれぞれ結線され
ているので、各コアの最小値回路１６の出力は平均輝度
が最も高いコアのビーム電流検出抵抗１７で検出した電
圧と同じになり、ＡＢＬ回路１４によって一斉にコント
ラスト及び（又は）輝度制御回路が制御される。最小値
回路１６は例えば、図１７に示す構成でよい。端子２１
８ａはビーム電流検出抵抗１７で検出した電圧の印加端
子、端子２１７ａは出力端子である。例えば、端子２１
８ａの電圧が端子２１６ａよりも小さい場合は、トラン
ジスタ２２３がカットオフして出力端子２１７ａには端
子２１８ａの電圧が出力され、同時にトランジスタ２２
４のベース−エミッタを会して端子２１６ａにも２１８
ａの電圧が出力される。逆に端子２１８ａの電圧が端子
２１６ａよりも大きい場合は、トランジスタ２２４がカ
ットオフする一方トランジスタ２２３が動作し、エミッ
タ−コレクタ間が導通するため、端子２１６ａの電圧が
端子２１７ａに出力される。このような最小値回路をコ
ア内に用いることで、図１に比べ構成が簡単になる。
さて、先に述べたように、この最小値回路１６を結線し
ただけでは最も平均輝度の高いコア以外はオープンルー
プ制御になり、コントラスト及び（又は）輝度制御回路
等の利得ばらつきにより、各コアの輝度レベルがばらつ
く。そこで、比較回路１０２でコントラスト制御回路１
１１、輝度制御回路１１２を制御する。ＡＢＬ回路１４
が制御するコントラスト及び（又は）輝度制御回路１１
とは別に、コントラスト制御回路１１１、輝度制御回路
１１２を設け、図１のスイッチ５０がなくても、コント
ラストと輝度の制御を可能にしている。比較回路１０２
は例えば図１８に示すように、マイコン７０を主体にＡ
／Ｄコンバータ７１ａ、７２ａ、７１ｂ、７２ｂ、７１
ｃ、７２ｃ、７１ｄ、７２ｄとＤ／Ａコンバータ７３
ａ、７４ａ、７３ｂ、７４ｂ、７３ｃ、７４ｃ、７３
ｄ、７４ｄで構成できる。Ａ／Ｄコンバータ７１ａ、７
１ｂ、７１ｃ、７１ｄにはコントラスト及び（又は）輝
度制御後の映像信号が入力され、Ａ／Ｄコンバータ７２
ａ、７２ｂ、７２ｃ、７２ｄにはビーム電流検出抵抗１
７で検出した電圧が入力される。Ａ／Ｄコンバータ７１
ａ、７１ｂ、７１ｃ、７１ｄの変換タイミングは、もち
ろん基準電圧挿入位置であり、変換タイミングパルス
は、例えば水平・垂直同期（Ｈｓｙｎｃ，Ｖｓｙｎｃ）
をマイコン７０の割込み信号にして、ソフトウエアで生
成してもよい。もちろん専用の論理回路で構成してもよ
い。基準電圧の挿入については、第１の例又は第２の例
と同じでよいので説明は省く。マイコン７０はＡ／Ｄコ
ンバータ７２ａ、７２ｂ、７２ｃ、７２ｄで変換したデ
ータに基づいてビーム電流検出抵抗１７で検出した電圧
の最小値、すなわち最も平均輝度の高いコアを選択す
る。一方、Ａ／Ｄコンバータ７１ａ、７１ｂ、７１ｃ、
７１ｄではコア１ａ、コア１ｂ、コア１ｃ、コア１ｄの
コントラスト及び（又は）輝度制御後の基準信号がＡ／
Ｄ変換され、白レベルと黒レベルの情報がマイコン７０
に取り込まれる。図１９を使ってマイコン７０の動作の
概念を示す。マイコン７０に取り込まれたコア１ａ、コ
ア１ｂ、コア１ｃ、コア１ｄの白レベルと黒レベルの情
報がある。このうち、黒レベルの情報はそのまま比較器
１２２ａ、１２２ｂ、１２２ｃに入力される。白レベル
は黒レベルとの差をとって振幅レベルの情報として比較
器１２１ａ、１２１ｂ、１２１ｃに入力される。ここ
で、最も平均輝度の高いコアにコア１ｄが選ばれたと仮
定すると、コアｄの黒レベルと振幅レベルの情報が、比
較器１２２ａ，１２２ｂ，１２２ｃ，１２１ａ，１２１
ｂ，１２１ｃの基準の情報となる。すなわち、比較器１
２２ａ，１２２ｂ，１２２ｃの出力は各コアの黒レベル
の制御情報になり、比較器１２１ａ，１２１ｂ，１２１
ｃの出力は各コアの振幅レベルの制御情報になる。この
黒レベルの制御情報で、輝度の制御を、振幅レベルの情
報でコントラストを制御する。もちろんここまで述べた
ことは、マイコン７０のソフトウエア処理である。実際
には、図１８に示すように、例えば、コア１ａの黒レベ
ルの制御情報（比較器１２２ａの出力に相当）はＤ／Ａ
コンバータ７４ａでアナログ電圧に変換されて、輝度制
御回路１１２を制御し、振幅レベルの制御情報（比較器
１２１ａの出力に相当）はＤ／Ａコンバータ７３ａでア
ナログ電圧に変換されて、コントラスト制御回路１１１
を制御する。コア１ｂ，コア１ｃについても同様であ
る。以上のようにすることで、すべてのコアについてフ
ィードバック制御がなされ、先に述べたオープンループ
制御による輝度ばらつきを抑えることができる。本例の
大きな特徴は、比較回路１０２とそれにより制御を受け
るコントラスト制御回路１１１と輝度制御回路１１２
が、最小値回路１６、ＡＢＬ回路１４、コントラスト及
び（又は）輝度制御回路１１と完全に別れているため、
それぞれ独立に動作することである。最小値回路１６、
ＡＢＬ回路１４、コントラスト及び（又は）輝度制御回
路１１からなる回路系統は、ＡＢＬ回路１４の動作領域
（例えば図２のビーム電流がＩａ以上）でないと動作し
ないが、比較回路１０２、コントラスト制御回路１１
１、輝度制御回路１１２からなる回路系統は、常にフィ
ードバック制御することができるため、ＡＢＬ回路１４
の動作領域はもちろんのこと、ＡＢＬ回路１４の非動作
領域でも各コアの輝度ばらつきを抑えることができ、経
時変化や温度変化に対して効果的なシステムである。
尚、ここではコントラスト及び（又は）輝度制御後の映
像信号はＣＲＴ駆動回路１２の出力から分圧して引き出
されている、このようにすると各コアのＣＲＴ駆動回路
１２利得のばらつきによる輝度ばらつきをも抑えること
ができることはいうまでもない。本発明関連の第５の構
成例を図２０に示す。図２０に示す回路が図１６に示す
回路と大きく違う点は、ビーム電流検出抵抗１７で検出
した電圧を比較回路２０２に取り込まないことであり、
基準電圧の挿入等は同じである。図１６では最も平均輝
度の高いコアを選ぶために、これを行ったが、図２０に
示す実施例では平均輝度の高いコアを選ぶことはしな
い。すなわち基準となるコアは固定しておく。例えば、
コア１ｄを基準コアとして固定したとする。まず、コア
１ａが最も平均輝度が高い場合を考える。この時コア１
ａのコントラスト及び（又は）輝度制御回路１１がＡＢ
Ｌ回路１４により最も輝度レベルを下げられている状態
である。ところが、基準はコア１ｄなので、コア１ａに
対しては比較回路２０２を介してコントラスト制御回路
１１１、輝度制御回路１１２に輝度を上げるようにフィ
ードバック制御がかかってくる。その結果、画面の輝度
は上がろうとするがすぐに、ビーム電流検出抵抗１７で
検出する電圧がさがり、最小値回路１６、ＡＢＬ回路１
４を介して輝度の上昇を抑える。同時に、最小値回路１
６の出力、すなわちビーム電流検出抵抗１７で検出する
電圧が他のコアにも伝わる。結果的に、コア１ｄのレベ
ルも下がり、コア１ａとの差が小さくなり、最終的に基
準信号が一致するところで安定する。他のコアについて
は図１６と同様なので説明は省略する。また、コア１ｄ
が最も平均輝度が高い場合も図１６の場合と全く同じ動
作なので説明は省く。このようにして、基準となるコア
を固定しても図１６と同様の動作を行うことが出来る。
本例によれば、ビーム電流検出抵抗１７で検出する電圧
の取り込みがなくなるため、例えば、図１８のＡ／Ｄコ
ンバータ７１ａ、７１ｂ、７１ｃ、７１ｄが不要になる
と共に、マイコンの最小値選択も不要になり、比較回路
２０２の構成が簡単になる。本発明関連の第６の構成例
を図２１に示す。図２１の特徴は、比較回路２０２の出
力がアンプ８０Ｒ，８０Ｇ，８０Ｂ，クランプ回路８１
Ｒ，８１Ｇ，８１Ｂに帰還され、ＲＧＢ独立に制御され
ていることである。これは例えばコントラスト及び（又
は）輝度制御回路３１１の出力が原色信号出力の場合に
用いることが出来る。もちろん比較回路３０２は、ＲＧ
Ｂ三色分のＡ／Ｄ変換と比較処理及びアンプ８０Ｒ，８
０Ｇ，８０Ｂ，クランプ回路８１Ｒ，８１Ｇ，８１Ｂ制
御用のＤ／Ａコンバータは必要になるが、制御手順は、
図２０と同じ動作になるので詳細の説明は省く。また、
基準電圧の挿入についても第１の例または第２の例と同
じでよいので説明は省略する。このようにＲＧＢ独立に
制御することで、各コア間のＲＧＢ信号のばらつきをよ
り精度良く抑えることができ、マルチスクリーンにおけ
るホワイトバランスの調整及びその維持に抜群の効果を
発揮する。本発明関連の第７の構成例を図２２に示す。
図２２の大きな特徴は、基準電圧挿入回路をコアの中に
取り込んだことである。それ以外は図２０と全く同じで
あるので、動作そのものの説明は省く。本例では、基準
電圧挿入回路が各コア毎に異なるので、コアごとに白レ
ベルも黒レベルも異なっているはずである。そこで例え
ば、コア１ａ，コア１ｂ，コア１ｃ、コア１ｄに同時に
白パターンを表示して、すべてのコアで同じ白の色温度
になるように例えば、ＣＲＴ駆動回路のゲイン調整した
後、各コアのコントラスト及び（又は）輝度制御後の基
準電圧の白レベルが合うように基準電圧挿入回路に印加
する白レベルの電圧を調整する。つぎに、コア１ａ，コ
ア１ｂ，コア１ｃ、コア１ｄに同時に灰色パターンを表
示して、すべてのコアで同じ輝度になるように例えば、
ＣＲＴのカットオフを調整した後、各コアのコントラス
ト及び（又は）輝度制御後の基準電圧の黒レベルが合う
ように基準電圧挿入回路に印加する黒レベルの電圧を調
整する。この後に比較回路２０２で図２０と全く同じ動
作をさせることで、各コアの輝度ばらつきを抑えること
ができる。本例によれば、基準電圧挿入回路を画像拡大
装置４０側に持つ必要がなくなり画像拡大装置４０の構
成が簡単になる。尚、基準電圧の挿入位置等については
第１の例または第２の例と同じでよいので説明は省略す
る。本発明関連の第８の構成例を図２３に示す。図２３
は例えば１２面のマルチスクリーンディスプレイに本発
明を適用した例である。コアの数が多くなると、図２０
に示すように端子２１６ａ，２１６ｂ，２１６ｃ，２１
６ｄを単に結線するだけは演出上問題が出てくる。例え
ば図２４に示すように１２面の内４面に別の絵柄を表示
したい場合、それぞれの絵柄ごと制御を行う必要があ
る。そこで、マトリックススイッチ９０を設けて、各コ
アの端子２１６ａ〜２１６ｌを一括制御する。マトリッ
クススイッチ９０は、例えばアナログスイッチで構成し
て制御回路９１を設け、その制御回路９１を比較回路４
０２のマイコンで制御すればよい。前後したが、比較回
路は例えば図２０と同様にマイコンで構成すれば良い。
もちろんコアの数の分だけＡ／ＤコンバータやＤ／Ａコ
ンバータは増やす必要はある。動作そのものは図２０と
同じなので説明は省く。本発明関連の第９の構成例を図
２５に示す。図２５の特徴は、コアの中にデータモデム
９５持ち比較回路４０２と例えばＲＳ２３２Ｃインター
フェース等でディジタルデータ伝送を行うことである。
データモデム９５は、コントラスト及び（又は）輝度制
御後の基準信号をコアの中でディジタルデータに変換し
て比較回路４０２に送るとともに、比較回路４０２から
の制御情報をデコードしてコントラスト制御回路１１１
と輝度制御回路１１２を制御する。一方、比較回路４０
２にも図２６に示すようにデータモデム９６ａ，９６
ｂ，９６ｃ，９６ｄを置き各コアのデータモデム９５と
データ伝送を行うようにしている。マイコン７０の処理
手順は図２０と同じで良いので詳細の説明は省略する。
このようにディジタルデータ伝送回線で画像拡大装置と
マルチスクリーンを結ぶことにより、雑音多い設置場所
や画像拡大装置とマルチスクリーンが遠く離れてグラン
ド電位の変動があっても、本発明の効果を発揮できる。
本発明の実施例を図２７に示す。本実施例の特徴はコア
のＡＢＬ機能も含めて、比較回路５０２でコントラスト
制御回路１１１と輝度制御回路１１２を制御することに
あり、図２７は図１６からコントラスト及び（又は）輝
度制御回路１１、ＡＢＬ回路１４、最小値回路１６を除
いた構成になっているので、コアの構成が簡単になる利
点がある。比較回路５０２は図１６の比較回路１０２と
同じ構成でよいが、コアの中に最小値回路１６とＡＢＬ
回路がないためマイコン７０にこれらの機能を加えれば
よいだけである。すなわち、例えば端子７６ａ，７６
ｂ，７６ｃ，７６ｄに加えられる各コアのビーム電流検
出抵抗１７で検出した電圧を比較し、ビーム電流が図２
のＩａを超えるコアのうち最も電流値が大きいコアに図
２の制御電圧をコントラスト制御回路１１１及び（又
は）輝度制御回路１１２に加えればよい。マイコン７０
のその他の機能については第４の例と同じなので詳細の
説明は省略する。本発明関連の第１０の構成例を図２８
に示す。本例の特徴は、例えば図２２の構成に加え、γ
変換回路９７ａ，９７ｂ，９７ｃ，９７ｄを追加して、
コア１ａ、１ｂ，１ｃ，１ｄのＣＲＴ１３のγ特性のば
らつきを吸収することにある。γ変換回路９７ａ，９７
ｂ，９７ｃ，９７ｄは、例えば図２９に示すようにＡ／
Ｄコンバータ１７２でディジタル信号に変換された映像
信号をＬＵＴ（ルックアップテーブル）で入出力特性を
変え、Ｄ／Ａコンバータ１７４でアナログ信号に変換す
ることで実現できる。ＬＵＴは例えばＲＯＭで構成でき
ることはいうまでもない。すなわち、図２２（第７の構
成例）で述べた手段により、各コア間のＡＢＬ制御特性
のばらつきを抑えると共に、γ変換回路９７ａ，９７
ｂ，９７ｃ，９７ｄでＣＲＴ１３のγ特性のばらつきを
吸収し、一枚の均一なマルチスクリーン表示を得ること
ができる。なお、ここではγ変換回路９７ａ，９７ｂ，
９７ｃ，９７ｄをコアの外に配置したが、コア１ａ，１
ｂ，１ｃ，１ｄの内部でもよいし、画像拡大装置４０の
内部でも良い。また、γ変換回路９７ａ，９７ｂ，９７
ｃ，９７ｄを接続する相手の構成に図２２を挙げたが、
その他、例えば図１６や図２０などの構成であっても全
く問題ないことはいうまでもない。
【発明の効果】本発明によれば、比較回路によるフィー
ドバック制御によって、各コアのＡＢＬ制御特性のばら
つきによる輝度ばらつきを抑え、各コアの境界における
輝度の連続性を得ることができ、画像の表示品質を向上
させることができる。
ドバック制御によって、各コアのＡＢＬ制御特性のばら
つきによる輝度ばらつきを抑え、各コアの境界における
輝度の連続性を得ることができ、画像の表示品質を向上
させることができる。
【図１】本発明関連の第１の構成例を示す図である。
【図２】ＡＢＬ回路の動作を表すグラフである。
【図３】基準電圧挿入回路の構成図である。
【図４】基準電圧挿入回路の動作を表すタイミング図で
ある。
ある。
【図５】比較回路の構成図である。
【図６】比較回路の動作を表すタイミング図である。
【図７】本発明関連の第２の構成例を示す図である。
【図８】比較回路の他の動作例を表すタイミング図であ
る。
る。
【図９】比較回路の他の構成図である。
【図１０】比較回路の動作例を表すタイミング図であ
る。
る。
【図１１】他の比較回路の別の動作例を表すタイミング
図である。
図である。
【図１２】画像表示装置の設置を示す構成図である。
【図１３】従来例を示すブロック図である。
【図１４】本発明関連の第３の構成例を示す図である。
【図１５】本発明関連の第２の構成例のＡＢＬ回路の動
作を表すグラフである。
作を表すグラフである。
【図１６】本発明関連の第４の構成例を示す図である。
【図１７】図１６の最小値回路１６の構成図である。
【図１８】図１６の比較回路１０２の構成図である。
【図１９】マイコン７０の動作概念図である。
【図２０】本発明関連の第５の構成例を示す図である。
【図２１】本発明関連の第６の構成例を示す図である。
【図２２】本発明関連の第７の構成例を示す図である。
【図２３】本発明関連の第８の構成例を示す図である。
【図２４】図２３の構成の動作を説明する図である。
【図２５】本発明関連の第９の構成例を示す図である。
【図２６】比較回路４０２の構成図である。
【図２７】本発明の実施例を示す図である。
【図２８】本発明関連の第１０の構成例を示す図であ
る。
る。
【図２９】図２８のγ変換回路９７ａの構成例である。
【符号の説明】 １ａ〜１ｄ…コア、２…比較回路、３…基準電圧挿入回
路、６…ＡＢＬ用比較回路、１１…コントラスト及び
（又は）輝度制御回路、１２…ＣＲＴ駆動回路、１３…
ＣＲＴ、１４…ＡＢＬ回路、１５…高圧発生回路、２１
…比較器、２２ａ〜２２ｄ…ローパスフィルタ、４０…
画像拡大装置、５０…スイッチ、１６…最小値回路、１
１１…コントラスト制御回路、１１２…輝度制御回路、
７０…マイコン、１０２，２０２、３０２、４０２，５
０２…比較回路、９０…マトリクス回路、９５、９６
ａ，９６ｂ，９６ｃ，９６ｄ…データモデム，９７ａ，
９７ｂ，９７ｃ，９７ｄ…γ変換回路、９８…ＬＵＴ。
路、６…ＡＢＬ用比較回路、１１…コントラスト及び
（又は）輝度制御回路、１２…ＣＲＴ駆動回路、１３…
ＣＲＴ、１４…ＡＢＬ回路、１５…高圧発生回路、２１
…比較器、２２ａ〜２２ｄ…ローパスフィルタ、４０…
画像拡大装置、５０…スイッチ、１６…最小値回路、１
１１…コントラスト制御回路、１１２…輝度制御回路、
７０…マイコン、１０２，２０２、３０２、４０２，５
０２…比較回路、９０…マトリクス回路、９５、９６
ａ，９６ｂ，９６ｃ，９６ｄ…データモデム，９７ａ，
９７ｂ，９７ｃ，９７ｄ…γ変換回路、９８…ＬＵＴ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 武 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所ＡＶ機器事業部内 (56)参考文献 特開 平４−285992（ＪＰ，Ａ) 特開 平４−117785（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G09G 1/00 H04N 5/57 H04N 5/68
Claims (7)
- 【請求項１】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方を制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルを比較する比較手段とを有し、 前記比較手段からの比較結果を前記制御手段にフィード
バックし、前記比較結果に基づいて各画像表示装置の前
記制御手段からの出力信号レベルを制御するように構成
したことを特徴とするマルチスクリーン方式ディスプレ
イ装置。 - 【請求項２】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方を制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルを比較する比較手段とを有し、 前記比較手段からの比較結果を前記制御手段にフィード
バックし、前記複数の画像表示装置のうちの特定の画像
表示装置の前記制御手段からの出力信号中の基準信号レ
ベルを基準レベルとし、他の画像表示装置の前記制御手
段からの出力信号中の基準信号レベルを前記基準レベル
と一致するように制御することを特徴とするマルチスク
リーン方式ディスプレイ装置。 - 【請求項３】 前記基準レベルは、前記複数の画像表示装
置の各制御手段からの出力信号中の基準信号のうちの最
低レベルとすることを特徴とする請求項２に記載のマル
チスクリーン方式ディスプレイ装置。 - 【請求項４】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方をＲＧＢ毎に制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルをＲＧＢ毎に比較する比較手段とを有し、 前記比較手段からの比較結果を前記制御手段にフィード
バックし、前記比較結果に基づいて各画像表示装置の前
記制御手段からの出力信号レベルをＲＧＢ毎に制御する
ように構成したことを特徴とするマルチスクリーン方式
ディスプレイ装置。 - 【請求項５】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 前記複数の画像表示装置を任意のグループに分けるグル
ープ化手段と、 各グループ毎に最大平均輝度レベルを有する画像表示装
置を選択する選択手段と、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方を制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルを各グループ毎に比較する比較手段とを有
し、 前記比較手段からの比較結果を前記制御手段にフィード
バックし、前記選択手段により選択された各グループの
最大平均輝度レベルを有する画像表示装置の前記制御手
段からの出力信号中の基準信号レベルを基準レベルと
し、グループ内の他の画像表示装置の前記制御手段から
の出力信号中の基準信号レベルを前記基準レベルと一致
するように制御することを特徴とするマルチスクリーン
方式ディスプレイ装置。 - 【請求項６】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方を制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルを比較する比較手段との伝送手段とを有し、 前記伝送手段を介して供給される前記比較手段からの比
較結果を前記制御手段にフィードバックし、前記比較結
果に基づいて各画像表示装置の前記制御手段からの出力
信号レベルを制御するように構成したことを特徴とする
マルチスクリーン方式ディスプレイ装置。 - 【請求項７】 複数の画像表示装置を組み合わせて一つの
画面を構成するマルチスクリーン方式ディスプレイ装置
において、 各画像表示装置に供給される映像信号の帰線期間とオー
バースキャン期間の少なくとも一方に基準信号を挿入す
る挿入手段と、 前記挿入手段からの映像信号のコントラストと輝度レベ
ルの少なくとも一方を制御する制御手段と、 各画像表示装置の前記制御手段からの出力信号中の基準
信号レベルを比較する比較手段と、 各画像表示装置の入出力特性を変換する入出力変換手段
とを有し、 前記入出力変換手段により各表示装置間の輝度レベルの
中間値のばらつきを抑えると共に、前記比較手段からの
比較結果を前記制御手段にフィードバックし、前記比較
結果に基づいて各画像表示装置の前記制御手段からの出
力信号レベルを制御するように構成し、各画像表示装置
間の輝度レベルのばらつきを抑えたことを特徴とするマ
ルチスクリーン方式ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094247A JP3123504B2 (ja) | 1998-04-07 | 1998-04-07 | マルチスクリーン方式ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094247A JP3123504B2 (ja) | 1998-04-07 | 1998-04-07 | マルチスクリーン方式ディスプレイ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04092574A Division JP3092304B2 (ja) | 1991-05-24 | 1992-04-13 | マルチスクリーン方式ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10319926A JPH10319926A (ja) | 1998-12-04 |
| JP3123504B2 true JP3123504B2 (ja) | 2001-01-15 |
Family
ID=14104984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094247A Expired - Fee Related JP3123504B2 (ja) | 1998-04-07 | 1998-04-07 | マルチスクリーン方式ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123504B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3783645B2 (ja) | 2002-04-05 | 2006-06-07 | 株式会社日立製作所 | コントラスト調整方法、コントラスト調整回路及びそれを用いた映像表示装置 |
| KR100777067B1 (ko) | 2005-12-14 | 2007-11-16 | 주식회사 대우일렉트로닉스 | 휘도신호 처리장치 및 처리방법 |
-
1998
- 1998-04-07 JP JP10094247A patent/JP3123504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10319926A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7760213B2 (en) | Contrast adjusting circuitry and video display apparatus using same | |
| JP4802350B2 (ja) | 表示装置 | |
| US7333081B2 (en) | Image display apparatus, display unit driver and image display method for the same | |
| US5546101A (en) | Color display unit with plasma display panel | |
| JP2004078074A (ja) | 映像表示方法、映像表示装置及びそれに用いるコントラスト調整回路 | |
| JPH11296127A (ja) | 液晶表示装置 | |
| JP2000276091A (ja) | フラットパネル型表示装置及びフラットパネル型表示装置の制御方法 | |
| JP2001078113A (ja) | 映像機器および映像表示方法 | |
| JP3123504B2 (ja) | マルチスクリーン方式ディスプレイ装置 | |
| US6891564B2 (en) | Cutoff control with on screen display circuit for adjusting white balance | |
| JPH1013849A (ja) | Ｐｄｐのガンマ補正方式 | |
| JP3092304B2 (ja) | マルチスクリーン方式ディスプレイ装置 | |
| JPH08298630A (ja) | 多画面表示用補正電圧発生装置とそれを使用した映像表示装置 | |
| JPH0535194A (ja) | 自動輝度制限回路 | |
| JPH1013848A (ja) | Ｐｄｐの白バランス調整方式 | |
| JPH08317321A (ja) | 画像表示装置 | |
| JP2005250494A (ja) | 映像表示方法、映像表示装置及びそれに用いるコントラスト調整回路 | |
| JP2583974B2 (ja) | ホワイトバランス補正回路付ビデオ出力回路 | |
| JPH0764529A (ja) | マルチディスプレイ装置 | |
| JPH03201892A (ja) | テレビ電話 | |
| JPH1169260A (ja) | テレビ受信機 | |
| JP2003167544A (ja) | 映像表示装置及び映像信号処理方法 | |
| JP2000194310A (ja) | マトリクス型表示装置の映像信号調整回路及び方法 | |
| JPH09294073A (ja) | Ｄ／ａコンバータ | |
| JPH08139968A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |