JPH09293691A - 配線の製法 - Google Patents

配線の製法

Info

Publication number
JPH09293691A
JPH09293691A JP13114196A JP13114196A JPH09293691A JP H09293691 A JPH09293691 A JP H09293691A JP 13114196 A JP13114196 A JP 13114196A JP 13114196 A JP13114196 A JP 13114196A JP H09293691 A JPH09293691 A JP H09293691A
Authority
JP
Japan
Prior art keywords
metal
wsin
wsi
wiring
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13114196A
Other languages
English (en)
Inventor
Makoto Hirano
真 平野
Hirohiko Sugawara
裕彦 菅原
Yoshino Fukai
佳乃 深井
Kazumi Nishimura
一巳 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13114196A priority Critical patent/JPH09293691A/ja
Publication of JPH09293691A publication Critical patent/JPH09293691A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い配線を歩留りよく形成するこ
と。 【解決手段】 Ａｕメタルを上層とし、ＷＳｉまたはＷ
ＳｉＮを下層とする配線を形成する際に、下地ＷＳｉな
いしＷＳｉＮの付着後、Ａｕメタルを付着させる前に、
不活性イオンをＷＳｉないしＷＳｉＮ表面にぶつけるこ
とでＷＳｉないしＷＳｉＮ表面に凹凸をつけることによ
って、ＡｕメタルとＷＳｉないしＷＳｉＮメタルとの付
着力を大きくすること。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ系および
Ｓｉ系通信用ＩＣ・混成マイクロ波回路等の半導体集積
回路の配線の製法に関するものである。
【０００２】
【従来の技術】従来のこの種の配線形成法としては、Ｗ
ＳｉまたはＷＳｉＮを下層とし、Ａｕメタルを上層とす
る２層構造をスパッター法により形成し、この上に電解
メッキ法によりＡｕを形成する手法があった。しかしこ
の手法では、スパッター膜で形成したＷＳｉまたはＷＳ
ｉＮとＡｕメタルとの間で剥がれやすく、特にワイヤー
ボンディングなどがしにくいようにという問題があっ
た。
【０００３】
【発明が解決しようとする課題】本発明は、ＷＳｉまた
はＷＳｉＮを下層とし、Ａｕメタルを上層とする２層構
造配線において、ＷＳｉまたはＷＳｉＮの上表面をＡｒ
イオンで処理して、メタル間の剥がれを抑制するもので
ある。これにより、信頼性の高い配線を歩留りよく形成
し、高性能かつ小形の回路を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明はＡｕメタルを上層とし、ＷＳｉまたはＷＳ
ｉＮを下層とする配線を形成する際に、下地ＷＳｉＮの
付着後、Ａｕメタルを付着させる前に、不活性イオンを
ＷＳｉＮ表面にぶつけることでＷＳｉＮ表面に凹凸をつ
けることによって、ＡｕメタルとＷＳｉＮメタルとの付
着力を大きくする配線の製法を発明の特徴とする。
【０００５】
【発明の実施の形態】本発明は、半導体集積回路の配線
形成において、簡便な表面処理により、信頼性の高い多
層メタル構造配線を歩留りよく形成することを特徴とす
る。
【０００６】
【実施例】図１は本発明の対象とするＷＳｉまたはＷＳ
ｉＮを下層とし、Ａｕメタルを上層とする２層メタル構
造配線の模式図である。図において、１は下地、２はＷ
ＳｉまたはＷＳｉＮメタル、３はＡｕメタルであって、
Ａｕメタル３とＷＳｉまたはＷＳｉＮメタル２との密着
性が重要である。図２は本発明の配線形成工程を示す。 （ａ）下地（基板ないし下層絶縁膜）上にＷＳｉＮまた
はＷＳｉメタルをスパッター法などで付着させる。 （ｂ）ＷＳｉＮまたはＷＳｉメタルの上表面にＡｒイオ
ンをスパッタ法ないしミリング法等によりぶつけ表面に
凹凸をつける。 （ｃ）ＷＳｉＮまたはＷＳｉメタルの上表面にＡｕメタ
ルをスパッター法などで付着させる。 場合によってはこのあと、電解メッキ法により厚膜Ａｕ
メッキメタルなどを成長させる。上記（ａ）〜（ｃ）の
工程はマルチチャッバー方式のスパッター装置を用いれ
ば、真空中で連続して行うことが可能であり、簡便かつ
効果的に剥がれに強い配線を形成することができる。
【０００７】
【発明の効果】以上述べたように、本発明は、Ａｕメタ
ルを上層とし、ＷＳｉまたはＷＳｉＮを下層とする配線
を形成する際に、下地ＷＳｉＮの付着後、Ａｕメタルを
付着させる前に、不活性イオンをＷＳｉＮ表面にぶつけ
ることでＷＳｉＮ表面に凹凸をつけることによって、Ａ
ｕメタルとＷＳｉＮメタルとの付着力を大きくすること
によって、簡便な手法で、信頼性の高い多層メタル構造
配線を実現することができる。これにより、ＧａＡｓ系
およびＳｉ系通信用ＩＣ・混成マイクロ波回路等の半導
体集積回路の回路小形化や多機能化に寄与することが大
きい。
【図面の簡単な説明】
【図１】本発明の対象とする配線構造を示す。
【図２】本発明による配線形成工程で、（ａ）〜（ｃ）
は各工程を示す。
【符号の説明】
１ 下地 ２ 下層ＷＳｉＮまたはＷＳｉメタル ３ 上層Ａｕメタル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 一巳 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 Ａｕメタルを上層とし、ＷＳｉまたはＷ
    ＳｉＮを下層とする配線を形成する際に、下地ＷＳｉＮ
    の付着後、Ａｕメタルを付着させる前に、不活性イオン
    をＷＳｉＮ表面にぶつけることでＷＳｉＮ表面に凹凸を
    つけることによって、ＡｕメタルとＷＳｉＮメタルとの
    付着力を大きくすることを特徴とする配線の製法。
  2. 【請求項２】 前記不活性イオンがアルゴン（Ａｒ）イ
    オンであることを特徴とする請求項１記載の配線の製
    法。
JP13114196A 1996-04-26 1996-04-26 配線の製法 Pending JPH09293691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13114196A JPH09293691A (ja) 1996-04-26 1996-04-26 配線の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13114196A JPH09293691A (ja) 1996-04-26 1996-04-26 配線の製法

Publications (1)

Publication Number Publication Date
JPH09293691A true JPH09293691A (ja) 1997-11-11

Family

ID=15050963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13114196A Pending JPH09293691A (ja) 1996-04-26 1996-04-26 配線の製法

Country Status (1)

Country Link
JP (1) JPH09293691A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025934A (ja) * 2000-07-06 2002-01-25 Denso Corp 電極パターン形成方法および半導体装置
JP2013183026A (ja) * 2012-03-01 2013-09-12 Ntt Electornics Corp ボンディングパッド電極及びボンディングパッド電極形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025934A (ja) * 2000-07-06 2002-01-25 Denso Corp 電極パターン形成方法および半導体装置
JP2013183026A (ja) * 2012-03-01 2013-09-12 Ntt Electornics Corp ボンディングパッド電極及びボンディングパッド電極形成方法

Similar Documents

Publication Publication Date Title
US4087314A (en) Bonding pedestals for semiconductor devices
JPH11168104A (ja) 電子装置及びその製造方法
JPH06120351A (ja) 半導体装置の製造方法
JP3781164B2 (ja) 基板に対する銅の接着性を高める方法
EP2002466B1 (en) Gaas integrated circuit device and method of attaching same
JPH01191778A (ja) タングステン被着法
CN105097562A (zh) 用于加工半导体工件的方法和半导体工件
JPH07321111A (ja) 無電解メッキによる集積回路の配線方法
JPH09293691A (ja) 配線の製法
JP2007509488A (ja) 基板上に多機能誘電体層を形成する方法
JPH02253628A (ja) 半導体装置の製造方法
KR100445409B1 (ko) 반도체소자의금속배선형성방법
JP3066201B2 (ja) 回路基板及びその製造方法
JPS5950544A (ja) 多層配線の形成方法
JPS63122248A (ja) 半導体装置の製造方法
JPH118249A (ja) 配線の製法
US20020111015A1 (en) Method of forming metal connection elements in integrated circuits
JP4018848B2 (ja) 半導体装置
JP3096461B2 (ja) 半導体装置及びその製造方法
JPH08213401A (ja) バンプ電極及びその製造方法
JP2001093905A (ja) 半導体装置及びその製造方法
JPH08203907A (ja) 外部接続用突起電極及びその形成方法
JPH0234929A (ja) 半導体装置の製造方法
JPH04309229A (ja) 半導体集積回路装置
JP2000299349A (ja) 半導体装置の製造方法