JPH09292905A - 実装経路の補正方法 - Google Patents

実装経路の補正方法

Info

Publication number
JPH09292905A
JPH09292905A JP8102622A JP10262296A JPH09292905A JP H09292905 A JPH09292905 A JP H09292905A JP 8102622 A JP8102622 A JP 8102622A JP 10262296 A JP10262296 A JP 10262296A JP H09292905 A JPH09292905 A JP H09292905A
Authority
JP
Japan
Prior art keywords
mounting
intersection
path
route
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8102622A
Other languages
English (en)
Inventor
Kazuhiro Sakamoto
和弘 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8102622A priority Critical patent/JPH09292905A/ja
Publication of JPH09292905A publication Critical patent/JPH09292905A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】 既に設定された実装経路について経路の交差
をできるだけ少なくすると共に総実装経路長を短縮す
る。 【解決手段】 あらかじめ設定された実装経路I1を入
力し、任意の4個の実装部品が形成する交点を含む経路
のうち各実装部品から交点までの距離の総和が最大にな
る交点を含む経路を選択し(S1,S2)、複数個の実
装部品を順次に接続する経路が交点を形成するとき前記
交点に最も近い実装部品の接続順を変更することによっ
て前記交点を除去し(S3,S4)、前記実装部品の接
続順の変更に関わった経路の経路長を前記変更の前後で
比較して総実装経路長の短縮度合を検知し(S5)、前
記総実装経路長が短縮しなくなるまで前記の経路の選択
および交点の除去を繰返えす(S6)ことによって、補
正された実装経路01を出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は実装経路の補正方法
に関し、特に数値制御(以下、NCという。)実装機に
よる実装経路の決定の際の補正方法に関する。
【0002】
【従来の技術】従来のNC実装機における実装経路の決
定方法は、たとえば特開昭63−204301号公報に
記載されている。同公報によれば、図7に示すように、
まず基板のX方向に沿って所定のバンド幅に区分する。
この所定のバンド幅とは、対象NC実装機の最小実装サ
イクル・タイムを与える実装ヘッドまたはXYテ−ブル
の最大移動距離である。
【0003】次に始点のあるバンドから処理を始める。
バンド内の実装経路の検索方法はX座標の最大値か最小
値からであり、始点の近い方から行う。X座標が最大値
の場合は最小値の方向へ実装部品を検索し、バンド内の
実装部品のX座標が大きい順に実装経路を決める。X座
標が最小値の場合は最大値の方向へ実装部品を検索し、
バンド内の実装部品のX座標が小さい順に実装経路を決
める。このバンド内の処理が終了したら隣のバンドへ移
り、同じ処理を行う。検索方向は前のバンドでの検索方
向とは逆の方向になる。図7では矢印の方向に実装経路
が決定されていく。
【0004】
【発明が解決しようとする課題】上記のようにして決定
された実装経路は、多数存在し得る実装経路の中の一つ
であり、必ずしも最適な経路であるとは限らない。
【0005】一般に実装部品がn個のとき実装経路はn
!通り存在し、このなかから最適な実装経路を検索する
ことは容易でない。特に実装部品の数が多い場合には至
難である。すなわち、最適な実装経路を決定するために
は多大の時間を費やさなければならないという欠点があ
る。
【0006】本発明の目的は、上記の欠点を改善するた
めに、既に設定された実装経路について経路の交差をで
きるだけ少なくすると共に総実装経路長を短縮するよう
にして高速で生産性を向上させる実装経路の補正方法を
提供することにある。
【0007】
【課題を解決するための手段】本発明による実装経路の
補正方法は、あらかじめ設定された実装経路において、
任意の4個の実装部品が形成する交点を含む経路のうち
各実装部品から交点までの距離の総和が最大になる交点
を含む経路を補正の対象として選択するようにして実現
される。
【0008】さらに、本発明による実装経路の補正方法
は、あらかじめ設定された実装経路において、複数個の
実装部品を順次に接続する経路が交点を形成するときに
は前記交点に最も近い実装部品の接続順を変更すること
によって前記交点を除去するようにして実現される。
【0009】さらに本発明による実装経路の補正方法
は、あらかじめ設定された実装経路において、実装部品
の接続順を変更して経路の交点を除去したとき、接続順
の変更に関わった経路の経路長を前記変更の前後で比較
し、この比較結果によって総実装経路長を短縮した度合
を検知するようにして実現される。
【0010】また、本発明による実装経路の補正方法
は、あらかじめ設定された実装経路において、任意の4
個の実装部品が形成する交点を含む経路のうち各実装部
品から交点までの距離の総和が最大になる交点を含む経
路を選択し、複数個の実装部品を順次に接続する経路が
交点を形成するとき前記交点に最も近い実装部品の接続
順を変更することによって前記交点を除去し、前記実装
部品の接続順の変更に関わった経路の経路長を前記変更
の前後で比較して総実装経路長の短縮度合を検知し、前
記総実装経路長が短縮しなくなるまで前記の経路の選択
および交点の除去を繰返えすようにして実現される。
【0011】すなわち、本発明は実装経路の交点を検索
してそれを削除することにより実装経路を短縮し、また
実装経路算出には変更した経路長の差分を利用してい
る。したがって改良された実装経路を短時間で決定でき
るので生産性の向上に十分寄与することができる。
【0012】
【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。
【0013】図1は本発明の実施の一形態を示す流れ図
である。同図において、本発明による実装経路の補正方
法は、あらかじめ設定された実装経路I1を入力し、任
意の4個の実装部品が形成する交点を含む経路のうち各
実装部品から交点までの距離の総和が最大になる交点を
含む経路を選択し(S1,S2)、複数個の実装部品を
順次に接続する経路が交点を形成するとき前記交点に最
も近い実装部品の接続順を変更することによって前記交
点を除去し(S3,S4)、前記実装部品の接続順の変
更に関わった経路の経路長を前記変更の前後で比較して
総実装経路長の短縮度合を検知し(S5)、前記総実装
経路長が短縮しなくなるまで前記の経路の選択および交
点の除去を繰返えす(S6)ことによって、補正された
実装経路01を出力する。
【0014】ここで、経路の交点を除去することによっ
て実装経路が短縮される理由を示す。図2に示すよう
に、A→B→C→Dの順の実装経路があり、交点0が存
在する場合、実装経路をA→C→B→Dに変更する(交
点0を除去する)ことにより実装経路長が短縮される。
すなわち、 (A→B→C→Dの実装経路長)>(A→C→B→Dの
実装経路長) とすれば (AO+OB)+BC+(CO+OD)>AC+CB+
BD (AO+OB)+(CO+OD)>AC+BD ここで明らかに AO+OC > AC OB+OD > BD であるので (A→B→C→Dの実装経路長)>(A→C→B→Dの
実装経路長) が成立つ。したがって経路を組替えることによって経路
長を短縮できる。
【0015】図3はプリント板の実装部品の原点を始点
として最も近い実装部品を検索し、その実装部品から最
も近い実装部品を次々と検索して実装経路を決定する方
法で実装経路を決定した結果を示している。この実装経
路を入力として、図1を参照しながら補正方法の手順を
説明する。
【0016】この実装経路に対して実装経路同士の交点
を検索すると、交点O,O′が検出される(S1)。
【0017】この交点O,O′について、交点を構成す
る2本の直線(4個の実装部品を端点とする)の和を求
める。そして交点を構成する2本の直線の和が最も大き
い交点を求め、その結果が交点0であったとする(S
2)。
【0018】次に、図4および図5を参照にして、交点
0の回りの実装部品を実装順の若い順にA,B,C,D
として実装経路をA,C,B,Dに変更する(S3)。
【0019】さらに、実装経路BC間に部品Eが含まれ
ているが、BC間の実装経路は変更しないので、A,
C,E,B,Dという経路になる(S4)次に総実装経
路長Lを求めるには、最初は各部品間の距離を算出し、
その後は実装経路短縮後に差分をとる。図4と図5の実
装経路の差分は次の通りとなる(S5)。
【0020】 短縮距離 = (AB+CD)−(AC+BD) 上記の処理を、短縮距離がなくなるか、交点がなくなる
まで繰り返し行う(S6)。
【0021】図6は、図3の実装経路を上記のようにし
て補正した結果を示す説明図である。すなわち、経路の
交点は除去され経路長は短縮されていることがわかる。
【0022】
【発明の効果】以上、詳細に説明したように、本発明は
交点を成す実装部品間の距離の和が長いものから順に交
点を除去するように経路を変更しているので、効果的に
実装経路長を短縮できる。
【0023】すなわち、何らかの方法で決定した実装経
路に対して本発明を適用することによって、最適解は求
められないが、実装経路を確実にし短縮することができ
る。そして、最適解を求めるよりも短い計算時間で実装
経路長を求めることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態を示す流れ図。
【図2】交点を除去することによる効果を示す説明図。
【図3】補正前の実装経路の例を示す説明図。
【図4】図3の部分拡大図。
【図5】図4の補正後の実装経路を示す説明図。
【図6】図3の補正後の実装経路を示す説明図。
【図7】実装経路の決定方法の例を示す説明図。
【符号の説明】
S1〜S6 実装経路の補正方法の手順を示すステッ
プ I1 補正前の実装経路 O1 補正後の実装経路 A,B,C,D,E 実装部品 O,O′ 経路の交点

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 あらかじめ設定された実装経路におい
    て、任意の4個の実装部品が形成する交点を含む経路の
    うち各実装部品から交点までの距離の総和が最大になる
    交点を含む経路を補正の対象として選択することを特徴
    とする実装経路の補正方法。
  2. 【請求項2】 あらかじめ設定された実装経路におい
    て、複数個の実装部品を順次に接続する経路が交点を形
    成するときには前記交点に最も近い実装部品の接続順を
    変更することによって前記交点を除去することを特徴と
    する実装経路の補正方法。
  3. 【請求項3】 あらかじめ設定された実装経路におい
    て、実装部品の接続順を変更して経路の交点を除去した
    とき、接続順の変更に関わった経路の経路長を前記変更
    の前後で比較し、この比較結果によって総実装経路長を
    短縮した度合を検知することを特徴とする実装経路の補
    正方法。
  4. 【請求項4】 あらかじめ設定された実装経路におい
    て、任意の4個の実装部品が形成する交点を含む経路の
    うち各実装部品から交点までの距離の総和が最大になる
    交点を含む経路を選択し、複数個の実装部品を順次に接
    続する経路が交点を形成するとき前記交点に最も近い実
    装部品の接続順を変更することによって前記交点を除去
    し、前記実装部品の接続順の変更に関わった経路の経路
    長を前記変更の前後で比較して総実装経路長の短縮度合
    を検知し、前記総実装経路長が短縮しなくなるまで前記
    の経路の選択および交点の除去を繰返えすことを特徴と
    する実装経路の補正方法。
JP8102622A 1996-04-24 1996-04-24 実装経路の補正方法 Pending JPH09292905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8102622A JPH09292905A (ja) 1996-04-24 1996-04-24 実装経路の補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8102622A JPH09292905A (ja) 1996-04-24 1996-04-24 実装経路の補正方法

Publications (1)

Publication Number Publication Date
JPH09292905A true JPH09292905A (ja) 1997-11-11

Family

ID=14332354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8102622A Pending JPH09292905A (ja) 1996-04-24 1996-04-24 実装経路の補正方法

Country Status (1)

Country Link
JP (1) JPH09292905A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996440B2 (en) 2000-08-04 2006-02-07 Matsushita Electric Industrial Co., Ltd. Method for optimization of an order of component mounting, apparatus using the same, and mounter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996440B2 (en) 2000-08-04 2006-02-07 Matsushita Electric Industrial Co., Ltd. Method for optimization of an order of component mounting, apparatus using the same, and mounter

Similar Documents

Publication Publication Date Title
JPH09292905A (ja) 実装経路の補正方法
US20010035766A1 (en) IC test device and method
JP2752787B2 (ja) 数値制御情報作成装置
KR0167849B1 (ko) 가공 조건 결정 장치
US5568381A (en) Combinatorial optimization system that extracts an undersirable relationship from a present solution
CN111246658B (zh) 一种pcb设计中差分布线的方法及系统
JPH07314254A (ja) ワイヤ放電加工機における加工開始穴の中心出し方法
JP2000003212A (ja) 曲線補間方法
JP2659584B2 (ja) 図形塗りつぶし方法
JPH03174604A (ja) 数値制御情報作成装置
JP2002328709A (ja) 工具経路作成方法
JP3047597B2 (ja) 部品実装方法
JPH0788744A (ja) 加工順序の決定方法
JPH10307615A (ja) Cam用凹溝部位の加工経路自動生成方法
JPH08180100A (ja) スケジューリング方法および装置
JPH09153083A (ja) 自動配線設計システムの斜め線分生成装置及び方法
JP3175686B2 (ja) 工程フローチェックシステム及び工程フローチェック方法
JP2629563B2 (ja) Nc経路決定方法
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPH01234980A (ja) 配線経路表示装置
JP2943358B2 (ja) 配線設計装置
JP2001167143A (ja) レイアウト設計方法
JP2001100802A (ja) 加減速制御装置
JPH05165907A (ja) 結線修正方法
JPH07334537A (ja) 配線基板cad装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980908