JPH09289425A - バースト信号の送信電力制御方式 - Google Patents
バースト信号の送信電力制御方式Info
- Publication number
- JPH09289425A JPH09289425A JP10142496A JP10142496A JPH09289425A JP H09289425 A JPH09289425 A JP H09289425A JP 10142496 A JP10142496 A JP 10142496A JP 10142496 A JP10142496 A JP 10142496A JP H09289425 A JPH09289425 A JP H09289425A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- transmission
- reference voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】バースト送信信号の初期バーストでのオーバー
シュートをなくす。 【解決手段】可変利得増幅回路４，電力増幅器３，方向
性結合器２，レベル検出器６，利得制御回路８，時定数
回路９および直流増幅器７が、送信信号発生回路５から
可変利得増幅器４に受けたバースト信号Ｐｍに応答し、
電力増幅器３から所望電力レベルのバースト送信信号Ｐ
ｔを得るＡＧＣ増幅回路を形成する。送信制御回路１０
は、バースト信号Ｐｍの送信タイミング信号Ｓｔを送信
信号発生回路５に送り、基準電圧Ｖｒｉを設定させる基
準電圧制御信号Ｓｒｉおよび利得制御期間信号Ｓｐｉを
バースト信号Ｐｍの発生前に利得制御回路８に送る。利
得制御回路８は利得制御期間信号Ｓｐｉに応答してバー
スト送信信号Ｐｍの発生開始までチャージ電圧Ｖｃを発
生し、時定数回路９の出力Ｓｇｉをバースト送信信号Ｐ
ｔをほぼ所望電力レベルに設定する信号レベルにする。
シュートをなくす。 【解決手段】可変利得増幅回路４，電力増幅器３，方向
性結合器２，レベル検出器６，利得制御回路８，時定数
回路９および直流増幅器７が、送信信号発生回路５から
可変利得増幅器４に受けたバースト信号Ｐｍに応答し、
電力増幅器３から所望電力レベルのバースト送信信号Ｐ
ｔを得るＡＧＣ増幅回路を形成する。送信制御回路１０
は、バースト信号Ｐｍの送信タイミング信号Ｓｔを送信
信号発生回路５に送り、基準電圧Ｖｒｉを設定させる基
準電圧制御信号Ｓｒｉおよび利得制御期間信号Ｓｐｉを
バースト信号Ｐｍの発生前に利得制御回路８に送る。利
得制御回路８は利得制御期間信号Ｓｐｉに応答してバー
スト送信信号Ｐｍの発生開始までチャージ電圧Ｖｃを発
生し、時定数回路９の出力Ｓｇｉをバースト送信信号Ｐ
ｔをほぼ所望電力レベルに設定する信号レベルにする。
Description
【０００１】
【発明の属する技術分野】本発明はＴＤＭＡ（時分割多
元接続）方式の移動通信装置等において送信部から送信
するバースト信号の送信電力制御方式に関し、特に送信
出力をＡＧＣ（自動利得制御）増幅によって安定化させ
るバースト信号の送信電力制御方式に関する。
元接続）方式の移動通信装置等において送信部から送信
するバースト信号の送信電力制御方式に関し、特に送信
出力をＡＧＣ（自動利得制御）増幅によって安定化させ
るバースト信号の送信電力制御方式に関する。
【０００２】
【従来の技術】従来、ＴＤＭＡ方式を用いるディジタル
携帯電話システムの移動機では、高周波数信号を搬送波
とするバースト信号を基地局に対して指定タイムスロッ
トで送信する際、送信電力のばらつきを補償するために
一般にＡＧＣ増幅回路を用いて自動電力制御を行ってい
る。しかし、この種の自動電力制御方式は、バースト信
号の送信初期（初期バースト）には、全くバースト信号
のない状態から急激に信号のある状態に推移するので、
ＡＧＣ増幅回路が出力するバースト送信信号は送信の最
初の部分で最大電力を生じる。以下、バースト送信信号
の電力は、ＡＧＣループの時定数に従って減少し、最終
的に所望値に落ち着く。このバースト送信信号の電力波
形（検波電圧）の一例を図５に示している。ここで、バ
ースト（送信）信号の受信装置では、所定電力レベル以
上のバースト信号を受信すると、所定電力レベルを越え
る部分のデータを誤ってしまうという問題があった。
携帯電話システムの移動機では、高周波数信号を搬送波
とするバースト信号を基地局に対して指定タイムスロッ
トで送信する際、送信電力のばらつきを補償するために
一般にＡＧＣ増幅回路を用いて自動電力制御を行ってい
る。しかし、この種の自動電力制御方式は、バースト信
号の送信初期（初期バースト）には、全くバースト信号
のない状態から急激に信号のある状態に推移するので、
ＡＧＣ増幅回路が出力するバースト送信信号は送信の最
初の部分で最大電力を生じる。以下、バースト送信信号
の電力は、ＡＧＣループの時定数に従って減少し、最終
的に所望値に落ち着く。このバースト送信信号の電力波
形（検波電圧）の一例を図５に示している。ここで、バ
ースト（送信）信号の受信装置では、所定電力レベル以
上のバースト信号を受信すると、所定電力レベルを越え
る部分のデータを誤ってしまうという問題があった。
【０００３】そこで、上述の問題を解消するため，バー
スト送信信号を初期バースト部分も含めて一定電力に制
御する送信電力制御方式が、特開平６−５３９１９号公
報（発明の名称：ＴＤＭＡ送信機の送信出力自動制御装
置）に開示されている。このバースト信号の送信電力制
御方式では、一般のＡＧＣ増幅回路で使用される誤差電
圧生成回路と等価な第１のサンプル＆ホールド回路と積
分回路とで、初期バースト時およびバースト終了時（ラ
ンピング時，立ち上りおよび立ち下り時）を除くバース
ト送信信号のレベル検出電圧を生成する。この送信電力
制御方式では、さらに第２のサンプル＆ホールド回路と
微分回路とで、初期バースト時およびバースト終了時に
おけるバースト送信信号のレベル検出電圧を生成し、上
記積分回路の出力と上記微分回路の出力とを加算して、
バースト送信信号の誤差電圧あるいは利得制御信号とす
る。この微分回路の出力はＡＧＣ増幅回路に供給する利
得制御信号の変化を一般のＡＧＣ増幅回路における利得
制御信号の変化より急速に変化させる効果があるので、
公報に開示された送信電力制御方式は、初期バースト時
およびバースト終了時のバースト送信信号の電力もオー
バーシュート等を無くして正確に制御することができる
という効果がある。
スト送信信号を初期バースト部分も含めて一定電力に制
御する送信電力制御方式が、特開平６−５３９１９号公
報（発明の名称：ＴＤＭＡ送信機の送信出力自動制御装
置）に開示されている。このバースト信号の送信電力制
御方式では、一般のＡＧＣ増幅回路で使用される誤差電
圧生成回路と等価な第１のサンプル＆ホールド回路と積
分回路とで、初期バースト時およびバースト終了時（ラ
ンピング時，立ち上りおよび立ち下り時）を除くバース
ト送信信号のレベル検出電圧を生成する。この送信電力
制御方式では、さらに第２のサンプル＆ホールド回路と
微分回路とで、初期バースト時およびバースト終了時に
おけるバースト送信信号のレベル検出電圧を生成し、上
記積分回路の出力と上記微分回路の出力とを加算して、
バースト送信信号の誤差電圧あるいは利得制御信号とす
る。この微分回路の出力はＡＧＣ増幅回路に供給する利
得制御信号の変化を一般のＡＧＣ増幅回路における利得
制御信号の変化より急速に変化させる効果があるので、
公報に開示された送信電力制御方式は、初期バースト時
およびバースト終了時のバースト送信信号の電力もオー
バーシュート等を無くして正確に制御することができる
という効果がある。
【０００４】
【発明が解決しようとする課題】開示された公報の送信
電力制御方式は、初期バースト時およびバースト終了時
のバースト送信信号の電力レベルを正確に制御できる
が、ＡＧＣループ内に利得制御信号用に二つの誤差電圧
生成回路を必要とするので、ＡＧＣループが複雑になる
という欠点がある。
電力制御方式は、初期バースト時およびバースト終了時
のバースト送信信号の電力レベルを正確に制御できる
が、ＡＧＣループ内に利得制御信号用に二つの誤差電圧
生成回路を必要とするので、ＡＧＣループが複雑になる
という欠点がある。
【０００５】従って、本発明は、開示された公報による
バースト信号の送信電力制御方式の欠点を解消すること
にあり、初期バースト時の送信電力レベルを所望値に保
つことができしかも回路構成の簡単なバースト信号の送
信電力制御方式を提供することにある。
バースト信号の送信電力制御方式の欠点を解消すること
にあり、初期バースト時の送信電力レベルを所望値に保
つことができしかも回路構成の簡単なバースト信号の送
信電力制御方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明によるバースト信
号の送信電力制御方式は、高周波数信号を搬送波とする
バースト信号を発生する送信信号発生回路と、利得制御
信号に応答して前記バースト信号をＡＧＣ増幅してバー
スト送信信号を生じる可変利得増幅回路と、前記バース
ト送信信号の電力レベルを検出して検波電圧を生じるレ
ベル検出器と、前記バースト送信信号の所望電力レベル
に対応する基準電圧を発生する基準電圧源と、前記バー
スト送信信号の発生時には，前記基準電圧と前記検波電
圧との差を検出して誤差電圧を生じる利得制御回路と、
前記利得制御回路の出力のうちの高域周波数成分の通過
を制限する時定数回路と、前記時定数回路の出力に応答
して前記バースト送信信号を前記所望電力レベルに制御
する前記利得制御信号を生じる直流増幅器とを備えるバ
ースト信号の送信電力制御方式において、前記可変利得
増幅回路への前記バースト信号の入力開始までに，前記
利得制御信号を前記バースト送信信号が前記所望電力レ
ベルにほぼ制御される信号レベルに設定する利得制御信
号プリセット手段をさらに備える。
号の送信電力制御方式は、高周波数信号を搬送波とする
バースト信号を発生する送信信号発生回路と、利得制御
信号に応答して前記バースト信号をＡＧＣ増幅してバー
スト送信信号を生じる可変利得増幅回路と、前記バース
ト送信信号の電力レベルを検出して検波電圧を生じるレ
ベル検出器と、前記バースト送信信号の所望電力レベル
に対応する基準電圧を発生する基準電圧源と、前記バー
スト送信信号の発生時には，前記基準電圧と前記検波電
圧との差を検出して誤差電圧を生じる利得制御回路と、
前記利得制御回路の出力のうちの高域周波数成分の通過
を制限する時定数回路と、前記時定数回路の出力に応答
して前記バースト送信信号を前記所望電力レベルに制御
する前記利得制御信号を生じる直流増幅器とを備えるバ
ースト信号の送信電力制御方式において、前記可変利得
増幅回路への前記バースト信号の入力開始までに，前記
利得制御信号を前記バースト送信信号が前記所望電力レ
ベルにほぼ制御される信号レベルに設定する利得制御信
号プリセット手段をさらに備える。
【０００７】前記バースト信号の送信電力制御方式の一
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への送信タイ
ミング信号の送出によって指示し，前記所望電力レベル
に対応する基準電圧を前記送信タイミング信号の送出に
先立つ基準電圧制御信号の送出によって前記基準電圧源
に設定させ，前記基準電圧制御信号の送出以降において
前記送信タイミング信号送出開始前の前記基準電圧に対
応する所定時期から前記バースト信号の発生終了までの
所定期間だけチャージ制御信号を生成する送信制御回路
を備え、前記利得制御回路が、前記チャージ制御信号お
よび前記検波電圧に応答して前記所定期間だけチャージ
電圧を生じ、前記時定数回路が、前記チャージ電圧に応
答して前記所望電力レベル対応の基準電圧にほぼ等しい
出力電圧を生じる構成をとることができる。
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への送信タイ
ミング信号の送出によって指示し，前記所望電力レベル
に対応する基準電圧を前記送信タイミング信号の送出に
先立つ基準電圧制御信号の送出によって前記基準電圧源
に設定させ，前記基準電圧制御信号の送出以降において
前記送信タイミング信号送出開始前の前記基準電圧に対
応する所定時期から前記バースト信号の発生終了までの
所定期間だけチャージ制御信号を生成する送信制御回路
を備え、前記利得制御回路が、前記チャージ制御信号お
よび前記検波電圧に応答して前記所定期間だけチャージ
電圧を生じ、前記時定数回路が、前記チャージ電圧に応
答して前記所望電力レベル対応の基準電圧にほぼ等しい
出力電圧を生じる構成をとることができる。
【０００８】該バースト信号の送信電力制御方式の一つ
は、前記時定数回路が、前記利得制御回路の出力端と前
記直流増幅器の入力端との間に接続された抵抗器と、前
記直流増幅器の入力端と接地電位との間に接続されたコ
ンデンサとを含む構成をとることができる。
は、前記時定数回路が、前記利得制御回路の出力端と前
記直流増幅器の入力端との間に接続された抵抗器と、前
記直流増幅器の入力端と接地電位との間に接続されたコ
ンデンサとを含む構成をとることができる。
【０００９】該バースト信号の送信電力制御方式の別の
一つは、前記利得制御回路が、前記検波電圧を第１の入
力端子に入力し、前記基準電圧を第２の入力端子に入力
し、前記所定期間において前記出力端から前記チャージ
電圧を生じ、前記チャージ制御信号の供給期間において
電源ＯＮになるコンパレータを含む構成をとることがで
きる。
一つは、前記利得制御回路が、前記検波電圧を第１の入
力端子に入力し、前記基準電圧を第２の入力端子に入力
し、前記所定期間において前記出力端から前記チャージ
電圧を生じ、前記チャージ制御信号の供給期間において
電源ＯＮになるコンパレータを含む構成をとることがで
きる。
【００１０】前記バースト信号の送信電力制御方式の一
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への送信タイ
ミング信号の送出によって指示し，前記所望電力レベル
対応の基準電圧を前記送信タイミング信号の送出に先立
つ基準電圧制御信号の送出によって前記基準電圧源に設
定させ，前記基準電圧制御信号の送出以降において前記
送信タイミング信号送出開始前の前記基準電圧に対応す
る所定期間だけチャージ制御信号を生成する送信制御回
路を備え、前記利得制御回路が、前記検波電圧と前記チ
ャージ制御信号とを同じ第１の入力端子に入力し，前記
基準電圧を第２の入力端子に入力し，前記チャージ制御
信号の供給期間においては前記出力端からチャージ電圧
を出力する演算増幅器を含み、前記時定数回路が、前記
チャージ電圧に応答して前記所望電力レベル対応の基準
電圧にほぼ等しい出力電圧を生じる構成をとることがで
きる。
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への送信タイ
ミング信号の送出によって指示し，前記所望電力レベル
対応の基準電圧を前記送信タイミング信号の送出に先立
つ基準電圧制御信号の送出によって前記基準電圧源に設
定させ，前記基準電圧制御信号の送出以降において前記
送信タイミング信号送出開始前の前記基準電圧に対応す
る所定期間だけチャージ制御信号を生成する送信制御回
路を備え、前記利得制御回路が、前記検波電圧と前記チ
ャージ制御信号とを同じ第１の入力端子に入力し，前記
基準電圧を第２の入力端子に入力し，前記チャージ制御
信号の供給期間においては前記出力端からチャージ電圧
を出力する演算増幅器を含み、前記時定数回路が、前記
チャージ電圧に応答して前記所望電力レベル対応の基準
電圧にほぼ等しい出力電圧を生じる構成をとることがで
きる。
【００１１】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１２】図１は本発明の一実施の形態によるバース
ト信号の送信電力制御方式を適用したバースト信号送信
部を示すブロック図である。図２は図１のバースト信号
送信部の主要構成回路が生じる信号の波形図である。
ト信号の送信電力制御方式を適用したバースト信号送信
部を示すブロック図である。図２は図１のバースト信号
送信部の主要構成回路が生じる信号の波形図である。
【００１３】まず、図１を参照してバースト信号送信部
の基本的なＡＧＣ増幅動作説明を行う。このＡＧＣ増幅
動作説明では、送信信号発生回路５からのバースト信号
Ｐｍが、仮に、継続して可変利得増幅回路４に供給され
ているものとする。このバースト信号Ｐｍは高周波数信
号を搬送波とするとともにデータ信号で変調された信号
である。可変利得増幅回路４は直流増幅器７からの利得
制御信号Ｓｇに応答して高周波数信号Ｐｍを可変利得増
幅し、増幅された高周波数信号は電力増幅器３によって
さらに電力増幅されてバースト送信信号Ｐｔになる。こ
のバースト送信信号Ｐｔの大部分は方向性結合器２を通
ってアンテナ１から空間に放射される。また、バースト
送信信号Ｐｔの一部は方向性結合器２で分岐されてレベ
ル検出器６に供給される。レベル検出器６は、バースト
送信信号Ｐｔの一部を検波してバースト送信信号Ｐｔの
電力レベルに対応する検波電圧Ｖｄを生じ、検波電圧Ｖ
ｄを利得制御回路８に供給する。
の基本的なＡＧＣ増幅動作説明を行う。このＡＧＣ増幅
動作説明では、送信信号発生回路５からのバースト信号
Ｐｍが、仮に、継続して可変利得増幅回路４に供給され
ているものとする。このバースト信号Ｐｍは高周波数信
号を搬送波とするとともにデータ信号で変調された信号
である。可変利得増幅回路４は直流増幅器７からの利得
制御信号Ｓｇに応答して高周波数信号Ｐｍを可変利得増
幅し、増幅された高周波数信号は電力増幅器３によって
さらに電力増幅されてバースト送信信号Ｐｔになる。こ
のバースト送信信号Ｐｔの大部分は方向性結合器２を通
ってアンテナ１から空間に放射される。また、バースト
送信信号Ｐｔの一部は方向性結合器２で分岐されてレベ
ル検出器６に供給される。レベル検出器６は、バースト
送信信号Ｐｔの一部を検波してバースト送信信号Ｐｔの
電力レベルに対応する検波電圧Ｖｄを生じ、検波電圧Ｖ
ｄを利得制御回路８に供給する。
【００１４】利得制御回路８は、バースト送信信号Ｐｔ
の所望電力レベルに対応する基準電圧Ｖｒｉを発生する
基準電圧源Ｂを内蔵しており、検波電圧Ｖｄと基準電圧
Ｖｒｉとの比較によって生じる誤差電圧Ｖｐｉを時定数
回路９に供給する。時定数回路９は、誤差電圧（利得制
御信号ともいう）Ｖｐｉのうちの高域周波数成分を制限
する積分回路であり、入力端（利得制御回路８の出力
端）と出力端（直流増幅器７の入力端）との間に接続さ
れた抵抗器Ｒと、出力端と接地電位との間に接続された
コンデンサＣとを含む。時定数回路９は誤差電圧Ｖｐｉ
の高域周波数成分を除去した利得制御信号Ｓｇｉを直流
増幅器７に送る。直流増幅器７は利得制御信号Ｓｇｉを
増幅してバースト送信信号Ｐｔを所望電力レベルに制御
する利得制御信号Ｓｇを生じる。ここで、バースト送信
信号Ｐｔの所望電力レベルは一般に複数レベルであり、
従って、基準電圧Ｖｒｉも複数電圧レベルである。上述
の符号におけるサフィックスｉは任意のレベルを示し、
レベル数がｎ（ｎは２以上の整数）のとき１ないしｎの
値をとる。
の所望電力レベルに対応する基準電圧Ｖｒｉを発生する
基準電圧源Ｂを内蔵しており、検波電圧Ｖｄと基準電圧
Ｖｒｉとの比較によって生じる誤差電圧Ｖｐｉを時定数
回路９に供給する。時定数回路９は、誤差電圧（利得制
御信号ともいう）Ｖｐｉのうちの高域周波数成分を制限
する積分回路であり、入力端（利得制御回路８の出力
端）と出力端（直流増幅器７の入力端）との間に接続さ
れた抵抗器Ｒと、出力端と接地電位との間に接続された
コンデンサＣとを含む。時定数回路９は誤差電圧Ｖｐｉ
の高域周波数成分を除去した利得制御信号Ｓｇｉを直流
増幅器７に送る。直流増幅器７は利得制御信号Ｓｇｉを
増幅してバースト送信信号Ｐｔを所望電力レベルに制御
する利得制御信号Ｓｇを生じる。ここで、バースト送信
信号Ｐｔの所望電力レベルは一般に複数レベルであり、
従って、基準電圧Ｖｒｉも複数電圧レベルである。上述
の符号におけるサフィックスｉは任意のレベルを示し、
レベル数がｎ（ｎは２以上の整数）のとき１ないしｎの
値をとる。
【００１５】次に、図１および図２を併せ参照して図１
のバースト信号送信部の本来動作を説明する。送信信号
発生回路５は送信制御回路１０から送信タイミング信号
Ｓｔ２を時刻ｔ３からｔ４までの期間に受け、データ信
号の送信に要する時刻ｔ３からｔ４までのＴｂ期間，バ
ースト状の高周波数信号であるバースト信号Ｐｍを可変
利得増幅器４に送る。ここで、送信制御回路１０は、送
信タイミング信号Ｓｔの送信開始に先立つ時刻ｔ１に、
電力増幅器３が生じるバースト送信信号Ｐｔの所望電力
レベルを示す基準電圧制御信号Ｓｒｉを利得制御回路８
内蔵の基準電圧源Ｂに送出する。基準電圧源Ｂは基準電
圧制御信号Ｓｒｉに対応する基準電圧Ｖｒｉを生じる。
ここでは、ｉ＝１のときバースト送信信号Ｐｔの所望電
力レベルが最も低く、基準電圧Ｖｒ１も最も低い電圧に
設定している。また送信制御回路１０は、基準電圧制御
信号Ｓｒｉの送出時刻ｔ１以降において、送信タイミン
グ信号Ｓｔの送出開始時刻ｔ３以前の基準電圧Ｖｒｉ対
応の所定時刻ｔ２ｉから，送信タイミング信号Ｓｔの送
出終了時刻ｔ４まで，利得制御期間信号Ｓｐｉを利得制
御回路８内蔵のコンパレータＣＭＰに送出する。利得制
御期間信号Ｓｐｉを受けると、この信号Ｓｐｉを受けて
いる期間，利得制御回路８はコンパレータＣＭＰの電源
をＯＮにする。なお、ここでは可変利得増幅器４および
電力増幅器３によるバースト信号の増幅遅延時間を無視
できるとしている。
のバースト信号送信部の本来動作を説明する。送信信号
発生回路５は送信制御回路１０から送信タイミング信号
Ｓｔ２を時刻ｔ３からｔ４までの期間に受け、データ信
号の送信に要する時刻ｔ３からｔ４までのＴｂ期間，バ
ースト状の高周波数信号であるバースト信号Ｐｍを可変
利得増幅器４に送る。ここで、送信制御回路１０は、送
信タイミング信号Ｓｔの送信開始に先立つ時刻ｔ１に、
電力増幅器３が生じるバースト送信信号Ｐｔの所望電力
レベルを示す基準電圧制御信号Ｓｒｉを利得制御回路８
内蔵の基準電圧源Ｂに送出する。基準電圧源Ｂは基準電
圧制御信号Ｓｒｉに対応する基準電圧Ｖｒｉを生じる。
ここでは、ｉ＝１のときバースト送信信号Ｐｔの所望電
力レベルが最も低く、基準電圧Ｖｒ１も最も低い電圧に
設定している。また送信制御回路１０は、基準電圧制御
信号Ｓｒｉの送出時刻ｔ１以降において、送信タイミン
グ信号Ｓｔの送出開始時刻ｔ３以前の基準電圧Ｖｒｉ対
応の所定時刻ｔ２ｉから，送信タイミング信号Ｓｔの送
出終了時刻ｔ４まで，利得制御期間信号Ｓｐｉを利得制
御回路８内蔵のコンパレータＣＭＰに送出する。利得制
御期間信号Ｓｐｉを受けると、この信号Ｓｐｉを受けて
いる期間，利得制御回路８はコンパレータＣＭＰの電源
をＯＮにする。なお、ここでは可変利得増幅器４および
電力増幅器３によるバースト信号の増幅遅延時間を無視
できるとしている。
【００１６】ここで、利得制御回路８のコンパレータＣ
ＭＰは、レベル検出器６からの検波電圧Ｖｄを＋入力端
に入力し、基準電圧源Ｂからの基準電圧Ｖｒｉを−入力
端に入力し、出力端から誤差電圧Ｖｐｉを生じる。コン
パレータＣＭＰは、出力端に正の基準バイアス電圧Ｖｒ
０を設定しており、検波電圧Ｖｄが基準電圧Ｖｒｉより
低いときには出力端に大きい正の出力電圧Ｖｒ＋を生
じ、検波電圧Ｖｄが基準電圧Ｖｒｉより高いときには出
力端に小さな正の出力電圧Ｖｒ−を生じる。また、コン
パレータＣＭＰは、検波電圧Ｖｄと基準電圧Ｖｒｉとが
ほぼ等しいときには、電圧Ｖｒ＋とＶｒ−とを出力端に
平均的に生じることから、出力端に平均的には基準バイ
アス電圧Ｖｒ０を生じる。なお、利得制御期間信号Ｓｐ
ｉを受けていないときのコンパレータＣＭＰの出力電圧
Ｖｐｉは０Ｖとなる。
ＭＰは、レベル検出器６からの検波電圧Ｖｄを＋入力端
に入力し、基準電圧源Ｂからの基準電圧Ｖｒｉを−入力
端に入力し、出力端から誤差電圧Ｖｐｉを生じる。コン
パレータＣＭＰは、出力端に正の基準バイアス電圧Ｖｒ
０を設定しており、検波電圧Ｖｄが基準電圧Ｖｒｉより
低いときには出力端に大きい正の出力電圧Ｖｒ＋を生
じ、検波電圧Ｖｄが基準電圧Ｖｒｉより高いときには出
力端に小さな正の出力電圧Ｖｒ−を生じる。また、コン
パレータＣＭＰは、検波電圧Ｖｄと基準電圧Ｖｒｉとが
ほぼ等しいときには、電圧Ｖｒ＋とＶｒ−とを出力端に
平均的に生じることから、出力端に平均的には基準バイ
アス電圧Ｖｒ０を生じる。なお、利得制御期間信号Ｓｐ
ｉを受けていないときのコンパレータＣＭＰの出力電圧
Ｖｐｉは０Ｖとなる。
【００１７】バースト信号Ｐｍの発生前の時刻ｔ２ｉか
らｔ３までの所定期間Ｔｐｉにおいて、コンパレータＣ
ＭＰは基準電圧源Ｂから基準電圧Ｖｒｉを受けているが
検波電圧Ｖｄは受けていない。従って、コンパレータＣ
ＭＰは所定期間Ｔｐｉにおいて出力電圧Ｖｒ＋（＝誤差
電圧Ｖｐｉ）を生じる。所定期間Ｔｐｉにおける誤差電
圧Ｖｐｉは時定数回路９のコンデンサＣを充電（チャー
ジ）する。従って、所定期間Ｔｐｉにおける誤差電圧Ｖ
ｐｉをチャージ電圧Ｖｃともいう。
らｔ３までの所定期間Ｔｐｉにおいて、コンパレータＣ
ＭＰは基準電圧源Ｂから基準電圧Ｖｒｉを受けているが
検波電圧Ｖｄは受けていない。従って、コンパレータＣ
ＭＰは所定期間Ｔｐｉにおいて出力電圧Ｖｒ＋（＝誤差
電圧Ｖｐｉ）を生じる。所定期間Ｔｐｉにおける誤差電
圧Ｖｐｉは時定数回路９のコンデンサＣを充電（チャー
ジ）する。従って、所定期間Ｔｐｉにおける誤差電圧Ｖ
ｐｉをチャージ電圧Ｖｃともいう。
【００１８】時定数回路９のコンデンサＣの端子電圧で
ある利得制御信号Ｓｇｉは、バースト信号Ｐｍの発生開
始時刻ｔ３において、バースト送信信号Ｐｔの所望電力
レベルに対応する基準電圧Ｖｒｉにほぼ等しくなる。こ
こで、時刻ｔ３において利得制御信号Ｓｇｉを基準電圧
Ｖｒｉに等しくするには、時定数回路９の時定数Ｃ×Ｒ
に応じて、チャージ電圧Ｖｃおよび所定期間Ｔｐｉ（つ
まり利得制御期間信号Ｓｐｉの送出開始時刻ｔ２ｉ）を
適切に設定する必要がある。なお、時定数Ｃ×Ｒの値
は、一般には、バースト信号Ｐｍの各シンボルに振幅変
動があってもこの変動に追随せず、また１バースト信号
期間Ｔｂ（数ミリ秒程度）においてバースト送信信号Ｐ
ｔをほぼ一定電力に設定する値である。直流増幅器７は
利得制御信号Ｓｇｉを増幅し、この信号Ｓｇｉと同じ波
形の利得制御信号Ｓｇを生じる。従って、利得制御信号
Ｓｇは、時刻ｔ３において早くも、可変利得増幅器４の
利得を電力増幅器３が所望電力レベルのバースト送信信
号Ｐｔを生じるように設定している。
ある利得制御信号Ｓｇｉは、バースト信号Ｐｍの発生開
始時刻ｔ３において、バースト送信信号Ｐｔの所望電力
レベルに対応する基準電圧Ｖｒｉにほぼ等しくなる。こ
こで、時刻ｔ３において利得制御信号Ｓｇｉを基準電圧
Ｖｒｉに等しくするには、時定数回路９の時定数Ｃ×Ｒ
に応じて、チャージ電圧Ｖｃおよび所定期間Ｔｐｉ（つ
まり利得制御期間信号Ｓｐｉの送出開始時刻ｔ２ｉ）を
適切に設定する必要がある。なお、時定数Ｃ×Ｒの値
は、一般には、バースト信号Ｐｍの各シンボルに振幅変
動があってもこの変動に追随せず、また１バースト信号
期間Ｔｂ（数ミリ秒程度）においてバースト送信信号Ｐ
ｔをほぼ一定電力に設定する値である。直流増幅器７は
利得制御信号Ｓｇｉを増幅し、この信号Ｓｇｉと同じ波
形の利得制御信号Ｓｇを生じる。従って、利得制御信号
Ｓｇは、時刻ｔ３において早くも、可変利得増幅器４の
利得を電力増幅器３が所望電力レベルのバースト送信信
号Ｐｔを生じるように設定している。
【００１９】時刻ｔ３において可変利得増幅器４はバー
スト信号Ｐｍを基準電圧Ｖｒｉに対応する電力レベルの
バースト送信信号Ｐｔを生じる利得で増幅し、バースト
送信信号Ｐｔの電力レベルに対応する検波電圧Ｖｄが発
生する。この検波電圧Ｖｄは基準電圧源Ｂがコンパレー
タＣＭＰに供給する基準電圧Ｖｒｉと同じであり、コン
パレータＣＭＰの出力電圧Ｖｐｉは平均的には基準バイ
アス電圧Ｖｒ０に変化する。入力電圧Ｖｐｉが基準バイ
アス電圧Ｖｒ０と一致しているときには、ＡＧＣループ
が安定しているので電圧ＶｐｉはコンデンサＣをチャー
ジせず、時定数回路９の出力電圧である利得制御信号Ｓ
ｇｉは基準電圧Ｖｒｉから変化しない。従って、時刻ｔ
３から時刻ｔ４までのバースト信号期間Ｔｂにおけるバ
ースト送信信号Ｐｔの電力レベルは基準電圧Ｖｒｉに対
応する所望電力レベルに常に安定化されている。なお、
図３はこのバースト送信信号Ｐｔの電力波形を検波した
検波電圧Ｖｄの実例を示したものである。
スト信号Ｐｍを基準電圧Ｖｒｉに対応する電力レベルの
バースト送信信号Ｐｔを生じる利得で増幅し、バースト
送信信号Ｐｔの電力レベルに対応する検波電圧Ｖｄが発
生する。この検波電圧Ｖｄは基準電圧源Ｂがコンパレー
タＣＭＰに供給する基準電圧Ｖｒｉと同じであり、コン
パレータＣＭＰの出力電圧Ｖｐｉは平均的には基準バイ
アス電圧Ｖｒ０に変化する。入力電圧Ｖｐｉが基準バイ
アス電圧Ｖｒ０と一致しているときには、ＡＧＣループ
が安定しているので電圧ＶｐｉはコンデンサＣをチャー
ジせず、時定数回路９の出力電圧である利得制御信号Ｓ
ｇｉは基準電圧Ｖｒｉから変化しない。従って、時刻ｔ
３から時刻ｔ４までのバースト信号期間Ｔｂにおけるバ
ースト送信信号Ｐｔの電力レベルは基準電圧Ｖｒｉに対
応する所望電力レベルに常に安定化されている。なお、
図３はこのバースト送信信号Ｐｔの電力波形を検波した
検波電圧Ｖｄの実例を示したものである。
【００２０】バースト信号期間Ｔｂが終了すると、利得
制御期間信号ＳｐｉのコンパレータＣＭＰへの供給が停
止し、コンパレータＣＭＰの出力端電圧である誤差電圧
Ｖｐｉは０Ｖになる。すると、コンデンサＣは放電し、
利得制御信号Ｓｇｉは次のバースト信号Ｐｍの送信時刻
ｔ６に先立つ，利得制御期間信号Ｓｐｉの生成時刻ｔ５
までに０Ｖに低下し、図１のバースト信号送信部の各構
成要素は初期状態に戻る。
制御期間信号ＳｐｉのコンパレータＣＭＰへの供給が停
止し、コンパレータＣＭＰの出力端電圧である誤差電圧
Ｖｐｉは０Ｖになる。すると、コンデンサＣは放電し、
利得制御信号Ｓｇｉは次のバースト信号Ｐｍの送信時刻
ｔ６に先立つ，利得制御期間信号Ｓｐｉの生成時刻ｔ５
までに０Ｖに低下し、図１のバースト信号送信部の各構
成要素は初期状態に戻る。
【００２１】なお、図１の実施の形態におけるバースト
信号送信部は、デジタル移動通信システムの移動機に使
用できる。一例として、送信制御回路１０は基地局から
のパワーアップおよびパワーダウン等のバースト送信信
号Ｐｔの電力レベルの指示信号を受けて送信タイミング
信号Ｓｔ，基準電圧制御信号Ｓｒｉおよび利得制御期間
信号Ｓｐｉを生じる。バースト信号Ｐｍの信号期間Ｔｂ
はＴＤＭＡ信号の１タイムスロットないし数タイムスロ
ットである。
信号送信部は、デジタル移動通信システムの移動機に使
用できる。一例として、送信制御回路１０は基地局から
のパワーアップおよびパワーダウン等のバースト送信信
号Ｐｔの電力レベルの指示信号を受けて送信タイミング
信号Ｓｔ，基準電圧制御信号Ｓｒｉおよび利得制御期間
信号Ｓｐｉを生じる。バースト信号Ｐｍの信号期間Ｔｂ
はＴＤＭＡ信号の１タイムスロットないし数タイムスロ
ットである。
【００２２】上述のとおり本実施の形態のバースト信号
送信部は、送信信号発生回路５がバースト信号Ｐｍを可
変利得増幅器４に供給開始する時刻ｔ３において、利得
制御信号Ｓｇｉはバースト送信信号Ｐｔの所望電力レベ
ルに対応する基準電圧Ｖｒｉにほぼ等しくなるようにプ
リチャージされているので、バースト送信信号Ｐｔをバ
ースト初期においてもオーバーシュートすることなく所
望電力レベルに保つことができる。従って、このバース
ト信号送信部に適用したごときバースト信号の送信電力
制御方式を用いると、バースト信号受信機では受信デー
タをバースト初期においても誤ることがなく、また別の
装置への干渉原因となるバースト送信信号Ｐｔのスペク
トラム広がりを防ぐことができる。
送信部は、送信信号発生回路５がバースト信号Ｐｍを可
変利得増幅器４に供給開始する時刻ｔ３において、利得
制御信号Ｓｇｉはバースト送信信号Ｐｔの所望電力レベ
ルに対応する基準電圧Ｖｒｉにほぼ等しくなるようにプ
リチャージされているので、バースト送信信号Ｐｔをバ
ースト初期においてもオーバーシュートすることなく所
望電力レベルに保つことができる。従って、このバース
ト信号送信部に適用したごときバースト信号の送信電力
制御方式を用いると、バースト信号受信機では受信デー
タをバースト初期においても誤ることがなく、また別の
装置への干渉原因となるバースト送信信号Ｐｔのスペク
トラム広がりを防ぐことができる。
【００２３】図４は図１の実施の形態における利得制御
回路８に代る利得制御回路８Ａの回路図である。
回路８に代る利得制御回路８Ａの回路図である。
【００２４】この利得制御回路８Ａは利得制御回路８の
コンパレータＣＭＰに代えて演算増幅器Ａを使用する。
演算増幅器Ａは、検波電圧Ｖｄおよび抵抗器Ｒ１を介し
た利得制御期間信号Ｓｐｉを同じ＋入力端子に入力し、
基準電圧源Ｂからの基準電圧Ｖｒｉをを−入力端子に入
力する。但し、図４における利得制御期間信号Ｓｐｉ
は、時刻ｔ２ｉからバースト送信信号Ｐｔの生じ始める
時刻ｔ３までの所定期間Ｔｐｉのみ供給され、また基準
電圧Ｖｒｉより高い電圧である。所定期間Ｔｐｉにおい
て、演算増幅器Ａは出力端子からチャージ電圧Ｖｃを出
力する。つまり利得制御回路８Ａに供給される利得制御
期間信号Ｓｐｉはチャージ制御信号である。
コンパレータＣＭＰに代えて演算増幅器Ａを使用する。
演算増幅器Ａは、検波電圧Ｖｄおよび抵抗器Ｒ１を介し
た利得制御期間信号Ｓｐｉを同じ＋入力端子に入力し、
基準電圧源Ｂからの基準電圧Ｖｒｉをを−入力端子に入
力する。但し、図４における利得制御期間信号Ｓｐｉ
は、時刻ｔ２ｉからバースト送信信号Ｐｔの生じ始める
時刻ｔ３までの所定期間Ｔｐｉのみ供給され、また基準
電圧Ｖｒｉより高い電圧である。所定期間Ｔｐｉにおい
て、演算増幅器Ａは出力端子からチャージ電圧Ｖｃを出
力する。つまり利得制御回路８Ａに供給される利得制御
期間信号Ｓｐｉはチャージ制御信号である。
【００２５】チャージ電圧Ｖｃは、時定数回路９のコン
デンサＣをチャージし、時刻ｔ３にはコンデンサＣの端
子電圧，つまり利得制御信号Ｓｇｉがバースト送信信号
Ｐｔの所望電力レベルに対応する基準電圧Ｖｒｉにほぼ
等しい電圧を生じる。逆に、利得制御信号Ｓｇｉを基準
電圧Ｖｒｉに等しくするには、この利得制御回路８Ａに
おいても、時定数回路９の時定数Ｃ×Ｒに応じてチャー
ジ電圧Ｖｃおよび所定期間Ｔｐｉ（つまり利得制御期間
信号Ｓｐｉの送出開始時刻ｔ２ｉ）を適切に設定する必
要がある。上述のとおり、利得制御回路８Ａは図１にお
ける利得制御回路８と同様の機能を果すことができる。
デンサＣをチャージし、時刻ｔ３にはコンデンサＣの端
子電圧，つまり利得制御信号Ｓｇｉがバースト送信信号
Ｐｔの所望電力レベルに対応する基準電圧Ｖｒｉにほぼ
等しい電圧を生じる。逆に、利得制御信号Ｓｇｉを基準
電圧Ｖｒｉに等しくするには、この利得制御回路８Ａに
おいても、時定数回路９の時定数Ｃ×Ｒに応じてチャー
ジ電圧Ｖｃおよび所定期間Ｔｐｉ（つまり利得制御期間
信号Ｓｐｉの送出開始時刻ｔ２ｉ）を適切に設定する必
要がある。上述のとおり、利得制御回路８Ａは図１にお
ける利得制御回路８と同様の機能を果すことができる。
【００２６】
【発明の効果】以上説明したように本発明は、ＡＧＣ増
幅回路ループ内の可変利得増幅回路へのバースト信号の
入力開始までに，前記可変利得増幅回路に供給する利得
制御信号をバースト送信信号をほぼ所望電力レベルに制
御する信号レベルに設定する利得制御信号プリセット手
段を備えるので、前記バースト送信信号をバースト初期
においても所望電力レベルに保つことができるという効
果がある。従って、別の装置への干渉原因となるバース
ト送信信号のスペクトラム広がりを防ぐことができ、ま
た、前記バースト送信信号を受信するバースト信号受信
機ではバースト初期においても受信データを誤ることが
ないという効果を生じる。
幅回路ループ内の可変利得増幅回路へのバースト信号の
入力開始までに，前記可変利得増幅回路に供給する利得
制御信号をバースト送信信号をほぼ所望電力レベルに制
御する信号レベルに設定する利得制御信号プリセット手
段を備えるので、前記バースト送信信号をバースト初期
においても所望電力レベルに保つことができるという効
果がある。従って、別の装置への干渉原因となるバース
ト送信信号のスペクトラム広がりを防ぐことができ、ま
た、前記バースト送信信号を受信するバースト信号受信
機ではバースト初期においても受信データを誤ることが
ないという効果を生じる。
【図１】本発明の一実施の形態によるバースト信号の送
信電力制御方式を適用したバースト信号送信部を示すブ
ロック図である。
信電力制御方式を適用したバースト信号送信部を示すブ
ロック図である。
【図２】図１のバースト信号送信部の主要構成回路が生
じる信号の波形図である。
じる信号の波形図である。
【図３】図１の実施の形態におけるバースト送信信号Ｐ
ｔの電力波形の実例を示す図である。
ｔの電力波形の実例を示す図である。
【図４】図１の実施の形態における利得制御回路８に代
る利得制御回路８Ａの回路図である。
る利得制御回路８Ａの回路図である。
【図５】従来技術におけるバースト送信信号の電力波形
の一例を示す図である。
の一例を示す図である。
１ アンテナ ２ 方向性結合器 ３ 電力増幅器 ４ 可変利得増幅器 ５ 送信信号発生回路 ６ レベル検出器 ７ 直流増幅器 ８，８Ａ 利得制御回路 ９ 時定数回路 １０ タイミング発生回路 １１ 送信制御回路 Ａ 演算増幅器 ＣＭＰ コンパレータ
Claims (5)
- 【請求項１】 高周波数信号を搬送波とするバースト信
号を発生する送信信号発生回路と、利得制御信号に応答
して前記バースト信号をＡＧＣ増幅してバースト送信信
号を生じる可変利得増幅回路と、前記バースト送信信号
の電力レベルを検出して検波電圧を生じるレベル検出器
と、前記バースト送信信号の所望電力レベルに対応する
基準電圧を発生する基準電圧源と、前記バースト送信信
号の発生時には，前記基準電圧と前記検波電圧との差を
検出して誤差電圧を生じる利得制御回路と、前記利得制
御回路の出力のうちの高域周波数成分の通過を制限する
時定数回路と、前記時定数回路の出力に応答して前記バ
ースト送信信号を前記所望電力レベルに制御する前記利
得制御信号を生じる直流増幅器とを備えるバースト信号
の送信電力制御方式において、 前記可変利得増幅回路への前記バースト信号の入力開始
までに，前記利得制御信号を前記バースト送信信号が前
記所望電力レベルにほぼ制御される信号レベルに設定す
る利得制御信号プリセット手段をさらに備えることを特
徴とするバースト信号の送信電力制御方式。 - 【請求項２】 前記利得制御信号プリセット手段が、前
記バースト信号の発生期間を前記送信信号発生回路への
送信タイミング信号の送出によって指示し，前記所望電
力レベルに対応する基準電圧を前記送信タイミング信号
の送出に先立つ基準電圧制御信号の送出によって前記基
準電圧源に設定させ，前記基準電圧制御信号の送出以降
において前記送信タイミング信号送出開始前の前記基準
電圧に対応する所定時期から前記バースト信号の発生終
了までの所定期間だけチャージ制御信号を生成する送信
制御回路を備え、 前記利得制御回路が、前記チャージ制御信号および前記
検波電圧に応答して前記所定期間だけチャージ電圧を生
じ、 前記時定数回路が、前記チャージ電圧に応答して前記所
望電力レベル対応の基準電圧にほぼ等しい出力電圧を生
じることを特徴とする請求項１記載のバースト信号の送
信電力制御方式。 - 【請求項３】 前記時定数回路が、前記利得制御回路の
出力端と前記直流増幅器の入力端との間に接続された抵
抗器と、前記直流増幅器の入力端と接地電位との間に接
続されたコンデンサとを含むことを特徴とする請求項２
記載のバースト信号の送信電力制御方式。 - 【請求項４】 前記利得制御回路が、前記検波電圧を第
１の入力端子に入力し、前記基準電圧を第２の入力端子
に入力し、前記所定期間において前記出力端から前記チ
ャージ電圧を生じ、前記チャージ制御信号の供給期間に
おいて電源ＯＮになるコンパレータを含むことを特徴と
する請求項２記載のバースト信号の送信電力制御方式。 - 【請求項５】 前記利得制御信号プリセット手段が、前
記バースト信号の発生期間を前記送信信号発生回路への
送信タイミング信号の送出によって指示し，前記所望電
力レベル対応の基準電圧を前記送信タイミング信号の送
出に先立つ基準電圧制御信号の送出によって前記基準電
圧源に設定させ，前記基準電圧制御信号の送出以降にお
いて前記送信タイミング信号送出開始前の前記基準電圧
に対応する所定期間だけチャージ制御信号を生成する送
信制御回路を備え、 前記利得制御回路が、前記検波電圧と前記チャージ制御
信号とを同じ第１の入力端子に入力し，前記基準電圧を
第２の入力端子に入力し，前記チャージ制御信号の供給
期間においては前記出力端からチャージ電圧を出力する
演算増幅器を含み、 前記時定数回路が、前記チャージ電圧に応答して前記所
望電力レベル対応の基準電圧にほぼ等しい出力電圧を生
じることを特徴とする請求項１記載のバースト信号の送
信電力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101424A JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101424A JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289425A true JPH09289425A (ja) | 1997-11-04 |
| JP2972569B2 JP2972569B2 (ja) | 1999-11-08 |
Family
ID=14300333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8101424A Expired - Fee Related JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972569B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002003494A1 (fr) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Coupleur directionnel et procede de couplage directionnel |
| KR100340028B1 (ko) * | 1999-08-31 | 2002-06-12 | 송문섭 | 알에프신호 출력이득 제어회로 |
| US6580901B1 (en) | 1998-12-18 | 2003-06-17 | Nec Corporation | Burst-type transmission output power control apparatus capable of reducing phase errors |
| US7065335B2 (en) | 2001-09-29 | 2006-06-20 | Motorola, Inc. | Automatic gain control circuit and an RF receiver and method using such a circuit |
| CN110149685A (zh) * | 2018-02-13 | 2019-08-20 | 电信科学技术研究院有限公司 | 一种多波束配置下的grant free发送功率控制方法及设备 |
-
1996
- 1996-04-23 JP JP8101424A patent/JP2972569B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580901B1 (en) | 1998-12-18 | 2003-06-17 | Nec Corporation | Burst-type transmission output power control apparatus capable of reducing phase errors |
| KR100340028B1 (ko) * | 1999-08-31 | 2002-06-12 | 송문섭 | 알에프신호 출력이득 제어회로 |
| WO2002003494A1 (fr) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Coupleur directionnel et procede de couplage directionnel |
| US7065335B2 (en) | 2001-09-29 | 2006-06-20 | Motorola, Inc. | Automatic gain control circuit and an RF receiver and method using such a circuit |
| CN110149685A (zh) * | 2018-02-13 | 2019-08-20 | 电信科学技术研究院有限公司 | 一种多波束配置下的grant free发送功率控制方法及设备 |
| CN110149685B (zh) * | 2018-02-13 | 2020-12-08 | 电信科学技术研究院有限公司 | 一种多波束配置下的grant free发送功率控制方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972569B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303268A (en) | Automatic power control apparatus | |
| JP3247452B2 (ja) | デュアルモード移動電話における送信機のスイッチオン方法 | |
| KR100701913B1 (ko) | 무선 트랜시버 전력 증폭기로의 변조 주입을 포함하는연속 폐루프 전력 제어 시스템 | |
| FI108687B (fi) | Menetelmä ja laitteisto tehovahvistimen kyllästymisen ilmaisemiseksi ja korjaamiseksi | |
| US7171168B2 (en) | Ramp signal with boost portion preceding a time slot | |
| EP0654898B1 (en) | Transmission circuit | |
| US5737697A (en) | Transmission power control circuit for a communication system | |
| US20050003783A1 (en) | Automatic gain control circuit and an rf receiver and method using such a circuit | |
| JPH09289425A (ja) | バースト信号の送信電力制御方式 | |
| CA2079129C (en) | Power amplifying circuit capable of producing an output signal having a desired waveform | |
| US20040009758A1 (en) | Fast attack automatic gain control (AGC) circuit for narrow band systems | |
| US5208549A (en) | Automatic power control apparatus for linear modulation | |
| US6476593B1 (en) | Method and circuit for compensation control of offset voltages of a radio receiving circuit integrated in a circuit module | |
| JP3447110B2 (ja) | 移動無線方式及びこれに用いる送信機 | |
| JP2006216995A (ja) | 自動利得制御装置 | |
| JP3126426B2 (ja) | 自動電力制御装置及び自動電力制御機能を備えた無線通信装置 | |
| KR100451709B1 (ko) | 오에프디엠(ofdm)의자동이득조정장치 | |
| WO1997023051A2 (en) | Radio apparatus | |
| EP1484839B1 (en) | System and method for controlling power amplification in mobile terminals | |
| JPH114132A (ja) | 送信出力制御方法と送信装置 | |
| JP2001186029A (ja) | 無線通信装置 | |
| JP2806129B2 (ja) | 送信電力制御装置 | |
| JPH1023089A (ja) | 送信出力制御回路 | |
| JPH05191180A (ja) | 高周波送信装置の出力レベル制御回路 | |
| KR100433107B1 (ko) | 셋업시간을단축시킬수있는자동이득제어방법및회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |