JP2972569B2 - バースト信号の送信電力制御方式 - Google Patents
バースト信号の送信電力制御方式Info
- Publication number
- JP2972569B2 JP2972569B2 JP8101424A JP10142496A JP2972569B2 JP 2972569 B2 JP2972569 B2 JP 2972569B2 JP 8101424 A JP8101424 A JP 8101424A JP 10142496 A JP10142496 A JP 10142496A JP 2972569 B2 JP2972569 B2 JP 2972569B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- burst
- reference voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【発明の属する技術分野】本発明はTDMA(時分割多
元接続)方式の移動通信装置等において送信部から送信
するバースト信号の送信電力制御方式に関し、特に送信
出力をAGC(自動利得制御)増幅によって安定化させ
るバースト信号の送信電力制御方式に関する。
元接続)方式の移動通信装置等において送信部から送信
するバースト信号の送信電力制御方式に関し、特に送信
出力をAGC(自動利得制御)増幅によって安定化させ
るバースト信号の送信電力制御方式に関する。
【0002】
【従来の技術】従来、TDMA方式を用いるディジタル
携帯電話システムの移動機では、高周波数信号を搬送波
とするバースト信号を基地局に対して指定タイムスロッ
トで送信する際、送信電力のばらつきを補償するために
一般にAGC増幅回路を用いて自動電力制御を行ってい
る。しかし、この種の自動電力制御方式は、バースト信
号の送信初期(初期バースト)には、全くバースト信号
のない状態から急激に信号のある状態に推移するので、
AGC増幅回路が出力するバースト送信信号は送信の最
初の部分で最大電力を生じる。以下、バースト送信信号
の電力は、AGCループの時定数に従って減少し、最終
的に所望値に落ち着く。このバースト送信信号の電力波
形(検波電圧)の一例を図5に示している。ここで、バ
ースト(送信)信号の受信装置では、所定電力レベル以
上のバースト信号を受信すると、所定電力レベルを越え
る部分のデータを誤ってしまうという問題があった。
携帯電話システムの移動機では、高周波数信号を搬送波
とするバースト信号を基地局に対して指定タイムスロッ
トで送信する際、送信電力のばらつきを補償するために
一般にAGC増幅回路を用いて自動電力制御を行ってい
る。しかし、この種の自動電力制御方式は、バースト信
号の送信初期(初期バースト)には、全くバースト信号
のない状態から急激に信号のある状態に推移するので、
AGC増幅回路が出力するバースト送信信号は送信の最
初の部分で最大電力を生じる。以下、バースト送信信号
の電力は、AGCループの時定数に従って減少し、最終
的に所望値に落ち着く。このバースト送信信号の電力波
形(検波電圧)の一例を図5に示している。ここで、バ
ースト(送信)信号の受信装置では、所定電力レベル以
上のバースト信号を受信すると、所定電力レベルを越え
る部分のデータを誤ってしまうという問題があった。
【0003】そこで、上述の問題を解消するため,バー
スト送信信号を初期バースト部分も含めて一定電力に制
御する送信電力制御方式が、特開平6−53919号公
報(発明の名称:TDMA送信機の送信出力自動制御装
置)に開示されている。このバースト信号の送信電力制
御方式では、一般のAGC増幅回路で使用される誤差電
圧生成回路と等価な第1のサンプル&ホールド回路と積
分回路とで、初期バースト時およびバースト終了時(ラ
ンピング時,立ち上りおよび立ち下り時)を除くバース
ト送信信号のレベル検出電圧を生成する。この送信電力
制御方式では、さらに第2のサンプル&ホールド回路と
微分回路とで、初期バースト時およびバースト終了時に
おけるバースト送信信号のレベル検出電圧を生成し、上
記積分回路の出力と上記微分回路の出力とを加算して、
バースト送信信号の誤差電圧あるいは利得制御信号とす
る。この微分回路の出力はAGC増幅回路に供給する利
得制御信号の変化を一般のAGC増幅回路における利得
制御信号の変化より急速に変化させる効果があるので、
公報に開示された送信電力制御方式は、初期バースト時
およびバースト終了時のバースト送信信号の電力もオー
バーシュート等を無くして正確に制御することができる
という効果がある。
スト送信信号を初期バースト部分も含めて一定電力に制
御する送信電力制御方式が、特開平6−53919号公
報(発明の名称:TDMA送信機の送信出力自動制御装
置)に開示されている。このバースト信号の送信電力制
御方式では、一般のAGC増幅回路で使用される誤差電
圧生成回路と等価な第1のサンプル&ホールド回路と積
分回路とで、初期バースト時およびバースト終了時(ラ
ンピング時,立ち上りおよび立ち下り時)を除くバース
ト送信信号のレベル検出電圧を生成する。この送信電力
制御方式では、さらに第2のサンプル&ホールド回路と
微分回路とで、初期バースト時およびバースト終了時に
おけるバースト送信信号のレベル検出電圧を生成し、上
記積分回路の出力と上記微分回路の出力とを加算して、
バースト送信信号の誤差電圧あるいは利得制御信号とす
る。この微分回路の出力はAGC増幅回路に供給する利
得制御信号の変化を一般のAGC増幅回路における利得
制御信号の変化より急速に変化させる効果があるので、
公報に開示された送信電力制御方式は、初期バースト時
およびバースト終了時のバースト送信信号の電力もオー
バーシュート等を無くして正確に制御することができる
という効果がある。
【0004】
【発明が解決しようとする課題】開示された公報の送信
電力制御方式は、初期バースト時およびバースト終了時
のバースト送信信号の電力レベルを正確に制御できる
が、AGCループ内に利得制御信号用に二つの誤差電圧
生成回路を必要とするので、AGCループが複雑になる
という欠点がある。
電力制御方式は、初期バースト時およびバースト終了時
のバースト送信信号の電力レベルを正確に制御できる
が、AGCループ内に利得制御信号用に二つの誤差電圧
生成回路を必要とするので、AGCループが複雑になる
という欠点がある。
【0005】従って、本発明は、開示された公報による
バースト信号の送信電力制御方式の欠点を解消すること
にあり、初期バースト時の送信電力レベルを所望値に保
つことができしかも回路構成の簡単なバースト信号の送
信電力制御方式を提供することにある。
バースト信号の送信電力制御方式の欠点を解消すること
にあり、初期バースト時の送信電力レベルを所望値に保
つことができしかも回路構成の簡単なバースト信号の送
信電力制御方式を提供することにある。
【0006】
【課題を解決するための手段】本発明によるバースト信
号の送信電力制御方式は、送信タイミング信号を受けて
高周波数信号を搬送波とするバースト信号を発生する送
信信号発生回路と、利得制御信号に応答して前記バース
ト信号をAGC増幅してバースト送信信号を生じる可変
利得増幅回路と、前記バースト送信信号の電力レベルを
検出して検波電圧を生じるレベル検出器と、前記バース
ト送信信号の所望電力レベルに対応する基準電圧を発生
する基準電圧源と、前記バースト送信信号の発生時に
は,前記基準電圧と前記検波電圧との差を検出して誤差
電圧を生じる利得制御回路と、前記誤差電圧のうちの高
域周波数成分の通過を制限する時定数回路と、前記時定
数回路の出力に応答して前記バースト送信信号を前記所
望電力レベルに制御する前記利得制御信号を生じる直流
増幅器とを備えるバースト信号の送信電力制御方式にお
いて、前記バースト信号の発生時には,前記基準電圧の
発生から前記バースト信号の前記可変利得増幅回路への
入力開始までの前記基準電圧の値に対応する所定期間に
前記利得制御回路を介して前記時定数回路をチャージ
し,前記利得制御信号を前記バースト送信信号が前記所
望電力レベルにほぼ制御される信号レベルに設定する利
得制御信号プリセット手段をさらに備える。
号の送信電力制御方式は、送信タイミング信号を受けて
高周波数信号を搬送波とするバースト信号を発生する送
信信号発生回路と、利得制御信号に応答して前記バース
ト信号をAGC増幅してバースト送信信号を生じる可変
利得増幅回路と、前記バースト送信信号の電力レベルを
検出して検波電圧を生じるレベル検出器と、前記バース
ト送信信号の所望電力レベルに対応する基準電圧を発生
する基準電圧源と、前記バースト送信信号の発生時に
は,前記基準電圧と前記検波電圧との差を検出して誤差
電圧を生じる利得制御回路と、前記誤差電圧のうちの高
域周波数成分の通過を制限する時定数回路と、前記時定
数回路の出力に応答して前記バースト送信信号を前記所
望電力レベルに制御する前記利得制御信号を生じる直流
増幅器とを備えるバースト信号の送信電力制御方式にお
いて、前記バースト信号の発生時には,前記基準電圧の
発生から前記バースト信号の前記可変利得増幅回路への
入力開始までの前記基準電圧の値に対応する所定期間に
前記利得制御回路を介して前記時定数回路をチャージ
し,前記利得制御信号を前記バースト送信信号が前記所
望電力レベルにほぼ制御される信号レベルに設定する利
得制御信号プリセット手段をさらに備える。
【0007】前記バースト信号の送信電力制御方式の一
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への前記送信
タイミング信号の送出によって指示し,前記所望電力レ
ベルに対応する基準電圧を前記送信タイミング信号の送
出に先立つ基準電圧制御信号の送出によって前記基準電
圧源に設定させ,前記基準電圧制御信号の送出から前記
送信タイミング信号送出開始までの前記基準電圧の値に
対応する前記所定期間だけ前記時定数回路をチャージさ
せるチャージ制御信号を生成する送信制御回路を備え、
前記利得制御回路が、前記チャージ制御信号および該基
準電圧に応答して前記所定期間だけチャージ電圧を生
じ、前記時定数回路が、前記チャージ電圧に応答して前
記所望電力レベル対応の基準電圧にほぼ等しい出力電圧
を生じる構成をとることができる。
つは、前記利得制御信号プリセット手段が、前記バース
ト信号の発生期間を前記送信信号発生回路への前記送信
タイミング信号の送出によって指示し,前記所望電力レ
ベルに対応する基準電圧を前記送信タイミング信号の送
出に先立つ基準電圧制御信号の送出によって前記基準電
圧源に設定させ,前記基準電圧制御信号の送出から前記
送信タイミング信号送出開始までの前記基準電圧の値に
対応する前記所定期間だけ前記時定数回路をチャージさ
せるチャージ制御信号を生成する送信制御回路を備え、
前記利得制御回路が、前記チャージ制御信号および該基
準電圧に応答して前記所定期間だけチャージ電圧を生
じ、前記時定数回路が、前記チャージ電圧に応答して前
記所望電力レベル対応の基準電圧にほぼ等しい出力電圧
を生じる構成をとることができる。
【0008】該バースト信号の送信電力制御方式の一つ
は、前記時定数回路が、前記利得制御回路の出力端と前
記直流増幅器の入力端との間に接続された抵抗器と、前
記直流増幅器の入力端と接地電位との間に接続されたコ
ンデンサとを含む構成をとることができる。
は、前記時定数回路が、前記利得制御回路の出力端と前
記直流増幅器の入力端との間に接続された抵抗器と、前
記直流増幅器の入力端と接地電位との間に接続されたコ
ンデンサとを含む構成をとることができる。
【0009】該バースト信号の送信電力制御方式の別の
一つは、前記利得制御回路が、前記検波電圧を第1の入
力端子に入力し、前記基準電圧を第2の入力端子に入力
し、前記所定期間において前記出力端から前記チャージ
電圧を生じ、前記チャージ制御信号の供給期間において
電源ONになるコンパレータを含む構成をとることがで
きる。
一つは、前記利得制御回路が、前記検波電圧を第1の入
力端子に入力し、前記基準電圧を第2の入力端子に入力
し、前記所定期間において前記出力端から前記チャージ
電圧を生じ、前記チャージ制御信号の供給期間において
電源ONになるコンパレータを含む構成をとることがで
きる。
【0010】前記バースト信号の送信電力制御方式の別
の一つは、前記利得制御信号プリセット手段が、前記バ
ースト信号の発生期間を前記送信信号発生回路への前記
送信タイミング信号の送出によって指示し,前記所望電
力レベル対応の基準電圧を前記送信タイミング信号の送
出に先立つ基準電圧制御信号の送出によって前記基準電
圧源に設定させ,前記基準電圧制御信号の送出から前記
送信タイミング信号送出開始までの前記基準電圧の値に
対応する前記所定期間だけ前記時定数回路をチャージさ
せるチャージ制御信号を生成する送信制御回路を備え、
前記利得制御回路が、前記検波電圧と前記チャージ制御
信号とを同じ第1の入力端子に入力し,前記基準電圧を
第2の入力端子に入力し,前記チャージ制御信号の供給
期間においては出力端からチャージ電圧を出力する演算
増幅器を含み、前記時定数回路が、前記チャージ電圧に
応答して前記所望電力レベル対応の基準電圧にほぼ等し
い出力電圧を生じる構成をとることができる。
の一つは、前記利得制御信号プリセット手段が、前記バ
ースト信号の発生期間を前記送信信号発生回路への前記
送信タイミング信号の送出によって指示し,前記所望電
力レベル対応の基準電圧を前記送信タイミング信号の送
出に先立つ基準電圧制御信号の送出によって前記基準電
圧源に設定させ,前記基準電圧制御信号の送出から前記
送信タイミング信号送出開始までの前記基準電圧の値に
対応する前記所定期間だけ前記時定数回路をチャージさ
せるチャージ制御信号を生成する送信制御回路を備え、
前記利得制御回路が、前記検波電圧と前記チャージ制御
信号とを同じ第1の入力端子に入力し,前記基準電圧を
第2の入力端子に入力し,前記チャージ制御信号の供給
期間においては出力端からチャージ電圧を出力する演算
増幅器を含み、前記時定数回路が、前記チャージ電圧に
応答して前記所望電力レベル対応の基準電圧にほぼ等し
い出力電圧を生じる構成をとることができる。
【0011】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【0012】図1は本発明の一実施の形態によるバース
ト信号の送信電力制御方式を適用したバースト信号送信
部を示すブロック図である。図2は図1のバースト信号
送信部の主要構成回路が生じる信号の波形図である。
ト信号の送信電力制御方式を適用したバースト信号送信
部を示すブロック図である。図2は図1のバースト信号
送信部の主要構成回路が生じる信号の波形図である。
【0013】まず、図1を参照してバースト信号送信部
の基本的なAGC増幅動作説明を行う。このAGC増幅
動作説明では、送信信号発生回路5からのバースト信号
Pmが、仮に、継続して可変利得増幅回路4に供給され
ているものとする。このバースト信号Pmは高周波数信
号を搬送波とするとともにデータ信号で変調された信号
である。可変利得増幅回路4は直流増幅器7からの利得
制御信号Sgに応答して高周波数信号Pmを可変利得増
幅し、増幅された高周波数信号は電力増幅器3によって
さらに電力増幅されてバースト送信信号Ptになる。こ
のバースト送信信号Ptの大部分は方向性結合器2を通
ってアンテナ1から空間に放射される。また、バースト
送信信号Ptの一部は方向性結合器2で分岐されてレベ
ル検出器6に供給される。レベル検出器6は、バースト
送信信号Ptの一部を検波してバースト送信信号Ptの
電力レベルに対応する検波電圧Vdを生じ、検波電圧V
dを利得制御回路8に供給する。
の基本的なAGC増幅動作説明を行う。このAGC増幅
動作説明では、送信信号発生回路5からのバースト信号
Pmが、仮に、継続して可変利得増幅回路4に供給され
ているものとする。このバースト信号Pmは高周波数信
号を搬送波とするとともにデータ信号で変調された信号
である。可変利得増幅回路4は直流増幅器7からの利得
制御信号Sgに応答して高周波数信号Pmを可変利得増
幅し、増幅された高周波数信号は電力増幅器3によって
さらに電力増幅されてバースト送信信号Ptになる。こ
のバースト送信信号Ptの大部分は方向性結合器2を通
ってアンテナ1から空間に放射される。また、バースト
送信信号Ptの一部は方向性結合器2で分岐されてレベ
ル検出器6に供給される。レベル検出器6は、バースト
送信信号Ptの一部を検波してバースト送信信号Ptの
電力レベルに対応する検波電圧Vdを生じ、検波電圧V
dを利得制御回路8に供給する。
【0014】利得制御回路8は、バースト送信信号Pt
の所望電力レベルに対応する基準電圧Vriを発生する
基準電圧源Bを内蔵しており、検波電圧Vdと基準電圧
Vriとの比較によって生じる誤差電圧Vpiを時定数
回路9に供給する。時定数回路9は、誤差電圧(利得制
御信号ともいう)Vpiのうちの高域周波数成分を制限
する積分回路であり、入力端(利得制御回路8の出力
端)と出力端(直流増幅器7の入力端)との間に接続さ
れた抵抗器Rと、出力端と接地電位との間に接続された
コンデンサCとを含む。時定数回路9は誤差電圧Vpi
の高域周波数成分を除去した利得制御信号Sgiを直流
増幅器7に送る。直流増幅器7は利得制御信号Sgiを
増幅してバースト送信信号Ptを所望電力レベルに制御
する利得制御信号Sgを生じる。ここで、バースト送信
信号Ptの所望電力レベルは一般に複数レベルであり、
従って、基準電圧Vriも複数電圧レベルである。上述
の符号におけるサフィックスiは任意のレベルを示し、
レベル数がn(nは2以上の整数)のとき1ないしnの
値をとる。
の所望電力レベルに対応する基準電圧Vriを発生する
基準電圧源Bを内蔵しており、検波電圧Vdと基準電圧
Vriとの比較によって生じる誤差電圧Vpiを時定数
回路9に供給する。時定数回路9は、誤差電圧(利得制
御信号ともいう)Vpiのうちの高域周波数成分を制限
する積分回路であり、入力端(利得制御回路8の出力
端)と出力端(直流増幅器7の入力端)との間に接続さ
れた抵抗器Rと、出力端と接地電位との間に接続された
コンデンサCとを含む。時定数回路9は誤差電圧Vpi
の高域周波数成分を除去した利得制御信号Sgiを直流
増幅器7に送る。直流増幅器7は利得制御信号Sgiを
増幅してバースト送信信号Ptを所望電力レベルに制御
する利得制御信号Sgを生じる。ここで、バースト送信
信号Ptの所望電力レベルは一般に複数レベルであり、
従って、基準電圧Vriも複数電圧レベルである。上述
の符号におけるサフィックスiは任意のレベルを示し、
レベル数がn(nは2以上の整数)のとき1ないしnの
値をとる。
【0015】次に、図1および図2を併せ参照して図1
のバースト信号送信部の本来動作を説明する。送信信号
発生回路5は送信制御回路10から送信タイミング信号
St2を時刻t3からt4までの期間に受け、データ信
号の送信に要する時刻t3からt4までのTb期間,バ
ースト状の高周波数信号であるバースト信号Pmを可変
利得増幅器4に送る。ここで、送信制御回路10は、送
信タイミング信号Stの送信開始に先立つ時刻t1に、
電力増幅器3が生じるバースト送信信号Ptの所望電力
レベルを示す基準電圧制御信号Sriを利得制御回路8
内蔵の基準電圧源Bに送出する。基準電圧源Bは基準電
圧制御信号Sriに対応する基準電圧Vriを生じる。
ここでは、i=1のときバースト送信信号Ptの所望電
力レベルが最も低く、基準電圧Vr1も最も低い電圧に
設定している。また送信制御回路10は、基準電圧制御
信号Sriの送出時刻t1以降において、送信タイミン
グ信号Stの送出開始時刻t3以前の基準電圧Vri対
応の所定時刻t2iから,送信タイミング信号Stの送
出終了時刻t4まで,利得制御期間信号Spiを利得制
御回路8内蔵のコンパレータCMPに送出する。利得制
御期間信号Spiを受けると、この信号Spiを受けて
いる期間,利得制御回路8はコンパレータCMPの電源
をONにする。なお、ここでは可変利得増幅器4および
電力増幅器3によるバースト信号の増幅遅延時間を無視
できるとしている。
のバースト信号送信部の本来動作を説明する。送信信号
発生回路5は送信制御回路10から送信タイミング信号
St2を時刻t3からt4までの期間に受け、データ信
号の送信に要する時刻t3からt4までのTb期間,バ
ースト状の高周波数信号であるバースト信号Pmを可変
利得増幅器4に送る。ここで、送信制御回路10は、送
信タイミング信号Stの送信開始に先立つ時刻t1に、
電力増幅器3が生じるバースト送信信号Ptの所望電力
レベルを示す基準電圧制御信号Sriを利得制御回路8
内蔵の基準電圧源Bに送出する。基準電圧源Bは基準電
圧制御信号Sriに対応する基準電圧Vriを生じる。
ここでは、i=1のときバースト送信信号Ptの所望電
力レベルが最も低く、基準電圧Vr1も最も低い電圧に
設定している。また送信制御回路10は、基準電圧制御
信号Sriの送出時刻t1以降において、送信タイミン
グ信号Stの送出開始時刻t3以前の基準電圧Vri対
応の所定時刻t2iから,送信タイミング信号Stの送
出終了時刻t4まで,利得制御期間信号Spiを利得制
御回路8内蔵のコンパレータCMPに送出する。利得制
御期間信号Spiを受けると、この信号Spiを受けて
いる期間,利得制御回路8はコンパレータCMPの電源
をONにする。なお、ここでは可変利得増幅器4および
電力増幅器3によるバースト信号の増幅遅延時間を無視
できるとしている。
【0016】ここで、利得制御回路8のコンパレータC
MPは、レベル検出器6からの検波電圧Vdを+入力端
に入力し、基準電圧源Bからの基準電圧Vriを−入力
端に入力し、出力端から誤差電圧Vpiを生じる。コン
パレータCMPは、出力端に正の基準バイアス電圧Vr
0を設定しており、検波電圧Vdが基準電圧Vriより
低いときには出力端に大きい正の出力電圧Vr+を生
じ、検波電圧Vdが基準電圧Vriより高いときには出
力端に小さな正の出力電圧Vr−を生じる。また、コン
パレータCMPは、検波電圧Vdと基準電圧Vriとが
ほぼ等しいときには、電圧Vr+とVr−とを出力端に
平均的に生じることから、出力端に平均的には基準バイ
アス電圧Vr0を生じる。なお、利得制御期間信号Sp
iを受けていないときのコンパレータCMPの出力電圧
Vpiは0Vとなる。
MPは、レベル検出器6からの検波電圧Vdを+入力端
に入力し、基準電圧源Bからの基準電圧Vriを−入力
端に入力し、出力端から誤差電圧Vpiを生じる。コン
パレータCMPは、出力端に正の基準バイアス電圧Vr
0を設定しており、検波電圧Vdが基準電圧Vriより
低いときには出力端に大きい正の出力電圧Vr+を生
じ、検波電圧Vdが基準電圧Vriより高いときには出
力端に小さな正の出力電圧Vr−を生じる。また、コン
パレータCMPは、検波電圧Vdと基準電圧Vriとが
ほぼ等しいときには、電圧Vr+とVr−とを出力端に
平均的に生じることから、出力端に平均的には基準バイ
アス電圧Vr0を生じる。なお、利得制御期間信号Sp
iを受けていないときのコンパレータCMPの出力電圧
Vpiは0Vとなる。
【0017】バースト信号Pmの発生前の時刻t2iか
らt3までの所定期間Tpiにおいて、コンパレータC
MPは基準電圧源Bから基準電圧Vriを受けているが
検波電圧Vdは受けていない。従って、コンパレータC
MPは所定期間Tpiにおいて出力電圧Vr+(=誤差
電圧Vpi)を生じる。所定期間Tpiにおける誤差電
圧Vpiは時定数回路9のコンデンサCを充電(チャー
ジ)する。従って、所定期間Tpiにおける誤差電圧V
piをチャージ電圧Vcともいう。
らt3までの所定期間Tpiにおいて、コンパレータC
MPは基準電圧源Bから基準電圧Vriを受けているが
検波電圧Vdは受けていない。従って、コンパレータC
MPは所定期間Tpiにおいて出力電圧Vr+(=誤差
電圧Vpi)を生じる。所定期間Tpiにおける誤差電
圧Vpiは時定数回路9のコンデンサCを充電(チャー
ジ)する。従って、所定期間Tpiにおける誤差電圧V
piをチャージ電圧Vcともいう。
【0018】時定数回路9のコンデンサCの端子電圧で
ある利得制御信号Sgiは、バースト信号Pmの発生開
始時刻t3において、バースト送信信号Ptの所望電力
レベルに対応する基準電圧Vriにほぼ等しくなる。こ
こで、時刻t3において利得制御信号Sgiを基準電圧
Vriに等しくするには、時定数回路9の時定数C×R
に応じて、チャージ電圧Vcおよび所定期間Tpi(つ
まり利得制御期間信号Spiの送出開始時刻t2i)を
適切に設定する必要がある。なお、時定数C×Rの値
は、一般には、バースト信号Pmの各シンボルに振幅変
動があってもこの変動に追随せず、また1バースト信号
期間Tb(数ミリ秒程度)においてバースト送信信号P
tをほぼ一定電力に設定する値である。直流増幅器7は
利得制御信号Sgiを増幅し、この信号Sgiと同じ波
形の利得制御信号Sgを生じる。従って、利得制御信号
Sgは、時刻t3において早くも、可変利得増幅器4の
利得を電力増幅器3が所望電力レベルのバースト送信信
号Ptを生じるように設定している。
ある利得制御信号Sgiは、バースト信号Pmの発生開
始時刻t3において、バースト送信信号Ptの所望電力
レベルに対応する基準電圧Vriにほぼ等しくなる。こ
こで、時刻t3において利得制御信号Sgiを基準電圧
Vriに等しくするには、時定数回路9の時定数C×R
に応じて、チャージ電圧Vcおよび所定期間Tpi(つ
まり利得制御期間信号Spiの送出開始時刻t2i)を
適切に設定する必要がある。なお、時定数C×Rの値
は、一般には、バースト信号Pmの各シンボルに振幅変
動があってもこの変動に追随せず、また1バースト信号
期間Tb(数ミリ秒程度)においてバースト送信信号P
tをほぼ一定電力に設定する値である。直流増幅器7は
利得制御信号Sgiを増幅し、この信号Sgiと同じ波
形の利得制御信号Sgを生じる。従って、利得制御信号
Sgは、時刻t3において早くも、可変利得増幅器4の
利得を電力増幅器3が所望電力レベルのバースト送信信
号Ptを生じるように設定している。
【0019】時刻t3において可変利得増幅器4はバー
スト信号Pmを基準電圧Vriに対応する電力レベルの
バースト送信信号Ptを生じる利得で増幅し、バースト
送信信号Ptの電力レベルに対応する検波電圧Vdが発
生する。この検波電圧Vdは基準電圧源Bがコンパレー
タCMPに供給する基準電圧Vriと同じであり、コン
パレータCMPの出力電圧Vpiは平均的には基準バイ
アス電圧Vr0に変化する。入力電圧Vpiが基準バイ
アス電圧Vr0と一致しているときには、AGCループ
が安定しているので電圧VpiはコンデンサCをチャー
ジせず、時定数回路9の出力電圧である利得制御信号S
giは基準電圧Vriから変化しない。従って、時刻t
3から時刻t4までのバースト信号期間Tbにおけるバ
ースト送信信号Ptの電力レベルは基準電圧Vriに対
応する所望電力レベルに常に安定化されている。なお、
図3はこのバースト送信信号Ptの電力波形を検波した
検波電圧Vdの実例を示したものである。
スト信号Pmを基準電圧Vriに対応する電力レベルの
バースト送信信号Ptを生じる利得で増幅し、バースト
送信信号Ptの電力レベルに対応する検波電圧Vdが発
生する。この検波電圧Vdは基準電圧源Bがコンパレー
タCMPに供給する基準電圧Vriと同じであり、コン
パレータCMPの出力電圧Vpiは平均的には基準バイ
アス電圧Vr0に変化する。入力電圧Vpiが基準バイ
アス電圧Vr0と一致しているときには、AGCループ
が安定しているので電圧VpiはコンデンサCをチャー
ジせず、時定数回路9の出力電圧である利得制御信号S
giは基準電圧Vriから変化しない。従って、時刻t
3から時刻t4までのバースト信号期間Tbにおけるバ
ースト送信信号Ptの電力レベルは基準電圧Vriに対
応する所望電力レベルに常に安定化されている。なお、
図3はこのバースト送信信号Ptの電力波形を検波した
検波電圧Vdの実例を示したものである。
【0020】バースト信号期間Tbが終了すると、利得
制御期間信号SpiのコンパレータCMPへの供給が停
止し、コンパレータCMPの出力端電圧である誤差電圧
Vpiは0Vになる。すると、コンデンサCは放電し、
利得制御信号Sgiは次のバースト信号Pmの送信時刻
t6に先立つ,利得制御期間信号Spiの生成時刻t5
までに0Vに低下し、図1のバースト信号送信部の各構
成要素は初期状態に戻る。
制御期間信号SpiのコンパレータCMPへの供給が停
止し、コンパレータCMPの出力端電圧である誤差電圧
Vpiは0Vになる。すると、コンデンサCは放電し、
利得制御信号Sgiは次のバースト信号Pmの送信時刻
t6に先立つ,利得制御期間信号Spiの生成時刻t5
までに0Vに低下し、図1のバースト信号送信部の各構
成要素は初期状態に戻る。
【0021】なお、図1の実施の形態におけるバースト
信号送信部は、デジタル移動通信システムの移動機に使
用できる。一例として、送信制御回路10は基地局から
のパワーアップおよびパワーダウン等のバースト送信信
号Ptの電力レベルの指示信号を受けて送信タイミング
信号St,基準電圧制御信号Sriおよび利得制御期間
信号Spiを生じる。バースト信号Pmの信号期間Tb
はTDMA信号の1タイムスロットないし数タイムスロ
ットである。
信号送信部は、デジタル移動通信システムの移動機に使
用できる。一例として、送信制御回路10は基地局から
のパワーアップおよびパワーダウン等のバースト送信信
号Ptの電力レベルの指示信号を受けて送信タイミング
信号St,基準電圧制御信号Sriおよび利得制御期間
信号Spiを生じる。バースト信号Pmの信号期間Tb
はTDMA信号の1タイムスロットないし数タイムスロ
ットである。
【0022】上述のとおり本実施の形態のバースト信号
送信部は、送信信号発生回路5がバースト信号Pmを可
変利得増幅器4に供給開始する時刻t3において、利得
制御信号Sgiはバースト送信信号Ptの所望電力レベ
ルに対応する基準電圧Vriにほぼ等しくなるようにプ
リチャージされているので、バースト送信信号Ptをバ
ースト初期においてもオーバーシュートすることなく所
望電力レベルに保つことができる。従って、このバース
ト信号送信部に適用したごときバースト信号の送信電力
制御方式を用いると、バースト信号受信機では受信デー
タをバースト初期においても誤ることがなく、また別の
装置への干渉原因となるバースト送信信号Ptのスペク
トラム広がりを防ぐことができる。
送信部は、送信信号発生回路5がバースト信号Pmを可
変利得増幅器4に供給開始する時刻t3において、利得
制御信号Sgiはバースト送信信号Ptの所望電力レベ
ルに対応する基準電圧Vriにほぼ等しくなるようにプ
リチャージされているので、バースト送信信号Ptをバ
ースト初期においてもオーバーシュートすることなく所
望電力レベルに保つことができる。従って、このバース
ト信号送信部に適用したごときバースト信号の送信電力
制御方式を用いると、バースト信号受信機では受信デー
タをバースト初期においても誤ることがなく、また別の
装置への干渉原因となるバースト送信信号Ptのスペク
トラム広がりを防ぐことができる。
【0023】図4は図1の実施の形態における利得制御
回路8に代る利得制御回路8Aの回路図である。
回路8に代る利得制御回路8Aの回路図である。
【0024】この利得制御回路8Aは利得制御回路8の
コンパレータCMPに代えて演算増幅器Aを使用する。
演算増幅器Aは、検波電圧Vdおよび抵抗器R1を介し
た利得制御期間信号Spiを同じ+入力端子に入力し、
基準電圧源Bからの基準電圧Vriをを−入力端子に入
力する。但し、図4における利得制御期間信号Spi
は、時刻t2iからバースト送信信号Ptの生じ始める
時刻t3までの所定期間Tpiのみ供給され、また基準
電圧Vriより高い電圧である。所定期間Tpiにおい
て、演算増幅器Aは出力端子からチャージ電圧Vcを出
力する。つまり利得制御回路8Aに供給される利得制御
期間信号Spiはチャージ制御信号である。
コンパレータCMPに代えて演算増幅器Aを使用する。
演算増幅器Aは、検波電圧Vdおよび抵抗器R1を介し
た利得制御期間信号Spiを同じ+入力端子に入力し、
基準電圧源Bからの基準電圧Vriをを−入力端子に入
力する。但し、図4における利得制御期間信号Spi
は、時刻t2iからバースト送信信号Ptの生じ始める
時刻t3までの所定期間Tpiのみ供給され、また基準
電圧Vriより高い電圧である。所定期間Tpiにおい
て、演算増幅器Aは出力端子からチャージ電圧Vcを出
力する。つまり利得制御回路8Aに供給される利得制御
期間信号Spiはチャージ制御信号である。
【0025】チャージ電圧Vcは、時定数回路9のコン
デンサCをチャージし、時刻t3にはコンデンサCの端
子電圧,つまり利得制御信号Sgiがバースト送信信号
Ptの所望電力レベルに対応する基準電圧Vriにほぼ
等しい電圧を生じる。逆に、利得制御信号Sgiを基準
電圧Vriに等しくするには、この利得制御回路8Aに
おいても、時定数回路9の時定数C×Rに応じてチャー
ジ電圧Vcおよび所定期間Tpi(つまり利得制御期間
信号Spiの送出開始時刻t2i)を適切に設定する必
要がある。上述のとおり、利得制御回路8Aは図1にお
ける利得制御回路8と同様の機能を果すことができる。
デンサCをチャージし、時刻t3にはコンデンサCの端
子電圧,つまり利得制御信号Sgiがバースト送信信号
Ptの所望電力レベルに対応する基準電圧Vriにほぼ
等しい電圧を生じる。逆に、利得制御信号Sgiを基準
電圧Vriに等しくするには、この利得制御回路8Aに
おいても、時定数回路9の時定数C×Rに応じてチャー
ジ電圧Vcおよび所定期間Tpi(つまり利得制御期間
信号Spiの送出開始時刻t2i)を適切に設定する必
要がある。上述のとおり、利得制御回路8Aは図1にお
ける利得制御回路8と同様の機能を果すことができる。
【0026】
【発明の効果】以上説明したように本発明は、AGC増
幅回路ループ内の可変利得増幅回路へのバースト信号の
入力開始までに,前記可変利得増幅回路に供給する利得
制御信号をバースト送信信号をほぼ所望電力レベルに制
御する信号レベルに設定する利得制御信号プリセット手
段を備えるので、前記バースト送信信号をバースト初期
においても所望電力レベルに保つことができるという効
果がある。従って、別の装置への干渉原因となるバース
ト送信信号のスペクトラム広がりを防ぐことができ、ま
た、前記バースト送信信号を受信するバースト信号受信
機ではバースト初期においても受信データを誤ることが
ないという効果を生じる。
幅回路ループ内の可変利得増幅回路へのバースト信号の
入力開始までに,前記可変利得増幅回路に供給する利得
制御信号をバースト送信信号をほぼ所望電力レベルに制
御する信号レベルに設定する利得制御信号プリセット手
段を備えるので、前記バースト送信信号をバースト初期
においても所望電力レベルに保つことができるという効
果がある。従って、別の装置への干渉原因となるバース
ト送信信号のスペクトラム広がりを防ぐことができ、ま
た、前記バースト送信信号を受信するバースト信号受信
機ではバースト初期においても受信データを誤ることが
ないという効果を生じる。
【図1】本発明の一実施の形態によるバースト信号の送
信電力制御方式を適用したバースト信号送信部を示すブ
ロック図である。
信電力制御方式を適用したバースト信号送信部を示すブ
ロック図である。
【図2】図1のバースト信号送信部の主要構成回路が生
じる信号の波形図である。
じる信号の波形図である。
【図3】図1の実施の形態におけるバースト送信信号P
tの電力波形の実例を示す図である。
tの電力波形の実例を示す図である。
【図4】図1の実施の形態における利得制御回路8に代
る利得制御回路8Aの回路図である。
る利得制御回路8Aの回路図である。
【図5】従来技術におけるバースト送信信号の電力波形
の一例を示す図である。
の一例を示す図である。
1 アンテナ 2 方向性結合器 3 電力増幅器 4 可変利得増幅器 5 送信信号発生回路 6 レベル検出器 7 直流増幅器 8,8A 利得制御回路 9 時定数回路 10 タイミング発生回路 11 送信制御回路 A 演算増幅器 CMP コンパレータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−269006(JP,A) 特開 平4−150523(JP,A) 特開 平3−49305(JP,A) 特開 平3−230607(JP,A) 特開 平1−200710(JP,A) 特開 平6−53919(JP,A) 特開 平5−37269(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03G 3/20 - 3/34
Claims (5)
- 【請求項1】 送信タイミング信号を受けて高周波数信
号を搬送波とするバースト信号を発生する送信信号発生
回路と、利得制御信号に応答して前記バースト信号をA
GC増幅してバースト送信信号を生じる可変利得増幅回
路と、前記バースト送信信号の電力レベルを検出して検
波電圧を生じるレベル検出器と、前記バースト送信信号
の所望電力レベルに対応する基準電圧を発生する基準電
圧源と、前記バースト送信信号の発生時には,前記基準
電圧と前記検波電圧との差を検出して誤差電圧を生じる
利得制御回路と、前記誤差電圧のうちの高域周波数成分
の通過を制限する時定数回路と、前記時定数回路の出力
に応答して前記バースト送信信号を前記所望電力レベル
に制御する前記利得制御信号を生じる直流増幅器とを備
えるバースト信号の送信電力制御方式において、前記バースト信号の発生時には,前記基準電圧の発生か
ら前記バースト信号の 前記可変利得増幅回路への入力開
始までの前記基準電圧の値に対応する所定期間に前記利
得制御回路を介して前記時定数回路をチャージし,前記
利得制御信号を前記バースト送信信号が前記所望電力レ
ベルにほぼ制御される信号レベルに設定する利得制御信
号プリセット手段をさらに備えることを特徴とするバー
スト信号の送信電力制御方式。 - 【請求項2】 前記利得制御信号プリセット手段が、前
記バースト信号の発生期間を前記送信信号発生回路への
前記送信タイミング信号の送出によって指示し,前記所
望電力レベルに対応する基準電圧を前記送信タイミング
信号の送出に先立つ基準電圧制御信号の送出によって前
記基準電圧源に設定させ,前記基準電圧制御信号の送出
から前記送信タイミング信号送出開始までの前記基準電
圧の値に対応する前記所定期間だけ前記時定数回路をチ
ャージさせるチャージ制御信号を生成する送信制御回路
を備え、 前記利得制御回路が、前記チャージ制御信号および該基
準電圧に応答して前記所定期間だけチャージ電圧を生
じ、 前記時定数回路が、前記チャージ電圧に応答して前記所
望電力レベル対応の基準電圧にほぼ等しい出力電圧を生
じることを特徴とする請求項1記載のバースト信号の送
信電力制御方式。 - 【請求項3】 前記時定数回路が、前記利得制御回路の
出力端と前記直流増幅器の入力端との間に接続された抵
抗器と、前記直流増幅器の入力端と接地電位との間に接
続されたコンデンサとを含むことを特徴とする請求項2
記載のバースト信号の送信電力制御方式。 - 【請求項4】 前記利得制御回路が、前記検波電圧を第
1の入力端子に入力し、前記基準電圧を第2の入力端子
に入力し、前記所定期間において前記出力端から前記チ
ャージ電圧を生じ、前記チャージ制御信号の供給期間に
おいて電源ONになるコンパレータを含むことを特徴と
する請求項2記載のバースト信号の送信電力制御方式。 - 【請求項5】 前記利得制御信号プリセット手段が、前
記バースト信号の発生期間を前記送信信号発生回路への
前記送信タイミング信号の送出によって指示し,前記所
望電力レベル対応の基準電圧を前記送信タイミング信号
の送出に先立つ基準電圧制御信号の送出によって前記基
準電圧源に設定させ,前記基準電圧制御信号の送出から
前記送信タイミング信号送出開始までの前記基準電圧の
値に対応する前記所定期間だけ前記時定数回路をチャー
ジさせるチャージ制御信号を生成する送信制御回路を備
え、 前記利得制御回路が、前記検波電圧と前記チャージ制御
信号とを同じ第1の入力端子に入力し,前記基準電圧を
第2の入力端子に入力し,前記チャージ制御信号の供給
期間においては出力端からチャージ電圧を出力する演算
増幅器を含み、前記時定数回路が、前記チャージ電圧に
応答して前記所望電力レベル対応の基準電圧にほぼ等し
い出力電圧を生じることを特徴とする請求項1記載のバ
ースト信号の送信電力制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8101424A JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8101424A JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09289425A JPH09289425A (ja) | 1997-11-04 |
JP2972569B2 true JP2972569B2 (ja) | 1999-11-08 |
Family
ID=14300333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8101424A Expired - Fee Related JP2972569B2 (ja) | 1996-04-23 | 1996-04-23 | バースト信号の送信電力制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2972569B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3169002B2 (ja) | 1998-12-18 | 2001-05-21 | 日本電気株式会社 | 送信出力制御回路 |
KR100340028B1 (ko) * | 1999-08-31 | 2002-06-12 | 송문섭 | 알에프신호 출력이득 제어회로 |
WO2002003494A1 (fr) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Coupleur directionnel et procede de couplage directionnel |
GB2380341B (en) | 2001-09-29 | 2003-11-12 | Motorola Inc | Automatic gain control circuit and an RF receiver and method using such a circuit |
CN110149685B (zh) * | 2018-02-13 | 2020-12-08 | 电信科学技术研究院有限公司 | 一种多波束配置下的grant free发送功率控制方法及设备 |
-
1996
- 1996-04-23 JP JP8101424A patent/JP2972569B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09289425A (ja) | 1997-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5673001A (en) | Method and apparatus for amplifying a signal | |
FI108687B (fi) | Menetelmä ja laitteisto tehovahvistimen kyllästymisen ilmaisemiseksi ja korjaamiseksi | |
US5303268A (en) | Automatic power control apparatus | |
US5132634A (en) | Amplifier circuit with envelope smoothing | |
US7171168B2 (en) | Ramp signal with boost portion preceding a time slot | |
HU213593B (en) | Controlled power amplifier and method for controlling thereof | |
US5659893A (en) | Transmission circuit with improved gain control loop | |
EP1271868B1 (en) | Burst mode receiving apparatus having offset compensating function and data recovery method thereof | |
US20050003783A1 (en) | Automatic gain control circuit and an rf receiver and method using such a circuit | |
US6324230B1 (en) | Multimode fast attack automatic gain control (AGC) loop for narrow band receivers | |
WO1994017598A1 (en) | Communication apparatus | |
JP2972569B2 (ja) | バースト信号の送信電力制御方式 | |
GB2276052A (en) | Gain control for multi-stage cell-phone amplifier | |
US5239695A (en) | Radio-frequency power control circuit of mobile radiophone | |
CA2079129C (en) | Power amplifying circuit capable of producing an output signal having a desired waveform | |
JP2002135070A (ja) | ピークホールド回路 | |
JP2973717B2 (ja) | 高周波送信装置の出力レベル制御回路 | |
US20020140511A1 (en) | Current sense automatic level control system with pre-bias | |
JP2000156617A (ja) | 自動利得制御増幅器および移動通信システム | |
JP2006216995A (ja) | 自動利得制御装置 | |
JP3326150B2 (ja) | 無線通信装置 | |
KR100451709B1 (ko) | 오에프디엠(ofdm)의자동이득조정장치 | |
WO1997023051A2 (en) | Radio apparatus | |
JP2973258B2 (ja) | アナログ/デジタル共用方式の送信電力自動制御装置 | |
JP3209371B2 (ja) | エンベロープ検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |