JPH09284131A

JPH09284131A - クロック発生装置

Info

Publication number: JPH09284131A
Application number: JP8086683A
Authority: JP
Inventors: Yoshiaki Kosaka; 吉昭高坂
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-04-09
Filing date: 1996-04-09
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】この発明は、回路数の削減を図り簡易な構成で
小型化に適し経済的にも有利となるクロック発生装置を
提供するものである。【解決手段】本体ブロック１１に与えるシステムクロッ
クを生成する発振手段１６と、このシステムクロックを
水平同期信号周波数に分周する第１の分周手段１７と、
この第１の分周手段１７から出力された信号と入力映像
信号から分離された水平同期信号とを、表示モードに応
じて選択的に導出するスイッチ手段１９と、このスイッ
チ手段１９で導出された信号に位相同期して、基準発生
手段に与える基準クロックを生成する位相同期ループ２
０，２５，２６，２８と、この位相同期ループ２０，２
５，２６，２８から出力される基準クロックを分周して
記憶手段１３ｆから表示用信号を読み出すための表示用
クロックを生成する第２の分周手段３０とを備えてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＯＳＤ（On Scr
een Display ）機能を内蔵したマイクロコンピュータに
係り、特にその動作用システムクロックとＯＳＤ機能の
ための基準クロックとを生成するクロック発生装置の改
良に関する。

【０００２】

【従来の技術】周知のように、近時では、テレビジョン
画面上に、入力映像信号による表示画面に重ねて任意の
キャラクタを表示可能とした、ＯＳＤと称される画面表
示システムが開発されている。そして、このＯＳＤ機能
を１チップのＩＣ（IntegratedCircuit）に内蔵してな
るマイクロコンピュータにあっては、その動作用システ
ムクロックとＯＳＤ機能を実現するための基準クロック
とが必要となる。

【０００３】一般に、ＯＳＤ機能のために用いられる基
準クロックの周波数は、映像信号の周波数の規格上、色
副搬送波周波数の整数倍（４倍等）に選定することが都
合がよいため、例えばＮＴＳＣ（National Television
System Committee）方式では３．５８ＭＨｚ×４なる値
に選定され、ＰＡＬ（Phase Alternation by Line ）方
式では４．４３ＭＨｚ×４なる値に選定されている。

【０００４】一方、マイクロコンピュータの動作用シス
テムクロックとしては、その動作速度を向上させるため
になるべく高周波数のものを用いることが望まれる。と
ころが、マイクロコンピュータでは、前述したＮＴＳＣ
方式やＰＡＬ方式の如何にかかわらず、一定の時間管理
を行なう処理が大部分を占めるため、その動作用システ
ムクロックの周波数は、ＯＳＤ機能用の基準クロックと
は別個の固定周波数が選定されている。

【０００５】ここで、上記ＯＳＤ機能は、キャラクタメ
モリから必要なキャラクタデータを読み出し、入力映像
信号と選択的に画面表示に供させることで実現される。
この場合、キャラクタメモリの内容を読み出すための表
示用クロックは、入力映像信号の水平同期信号に同期し
ている必要がある。このため、従来では、表示用クロッ
クを発生する専用の発振回路を設置し、入力映像信号の
水平同期信号の到来タイミングで、その発振動作を制御
するようにしている。

【０００６】また、上記ＯＳＤ機能は、大別してフルペ
ージモードとスーパーインポーズモードとの、２種類の
動作モードがある。このうち、フルページモードは、入
力映像信号に代えてキャラクタメモリから読み出したキ
ャラクタデータだけで全画面表示を行なうモードであ
る。また、スーパーインポーズモードは、入力映像信号
による表示画面内にキャラクタを重疂させて表示するモ
ードである。

【０００７】この場合、フルページモードでは、キャラ
クタメモリの内容を読み出すための表示用クロックや、
キャラクタデータを全画面表示させるための水平及び垂
直基準信号等は、全て同じ基準クロックから生成される
単一クロック系となる。これに対し、スーパーインポー
ズモードでは、入力映像信号に位相同期した表示画面を
作成しなければならないため、水平及び垂直基準信号
は、入力映像信号の同期信号に位相同期したものにする
必要がある。

【０００８】このため、例えば弱電界地域での放送受信
等により、入力映像信号の品位が悪いような場合には、
その同期信号が不安定になるのでなるべく安定な同期信
号を得るために、水平同期信号をＰＬＬ（Phase Locked
Loop ）回路に通すことにより、水平同期信号に平均的
に位相が同期した安定な同期信号を作成することが、一
般的に行なわれている。

【０００９】図２は、このようなＯＳＤ機能を内蔵した
マイクロコンピュータに対して、その動作用システムク
ロック、基準クロック及び表示用クロック等を与えるた
めの、従来のクロック発生手段を示している。すなわ
ち、マイクロコンピュータの本体ブロック１１に対して
は、水晶発振子１２ａ，コンデンサ１２ｂ，１２ｃ，イ
ンバータ１２ｄ及びバッファ１２ｅよりなる水晶発振回
路１２によって生成される動作用システムクロックが供
給されるようになっている。

【００１０】また、マイクロコンピュータに内蔵された
ＯＳＤブロック１３に対しては、水晶発振子１４ａ，コ
ンデンサ１４ｂ，１４ｃ，インバータ１４ｄ及びバッフ
ァ１４ｅよりなる水晶発振回路１４によって生成される
基準クロックと、コイル１５ａ，コンデンサ１５ｂ，１
５ｃ，ナンド回路１５ｄ，インバータ１５ｅ及びバッフ
ァ１５ｆよりなるＬＣ発振回路１５によって生成される
表示用クロックとが供給されるようになっている。

【００１１】すなわち、水晶発振回路１４から出力され
た基準クロックは、ＯＳＤブロック１３を構成するシン
クジェネレータ１３ａに供給されて、水平基準信号ＨＳ
及び垂直基準信号ＶＳの生成に供される。また、入力端
子１３ｂ，１３ｃには、入力映像信号から取り出した水
平同期信号Ｈ及び垂直同期信号Ｖがそれぞれ供給されて
いる。

【００１２】このうち、入力端子１３ｂに供給された水
平同期信号Ｈは、ＰＬＬ回路１３ｄに供給されることに
より、水平同期信号Ｈに平均的に位相が同期した安定な
水平基準信号ＨＳの生成に供される。そして、シンクジ
ェネレータ１３ａから出力される水平基準信号ＨＳ及び
垂直基準信号ＶＳと、入力映像信号に基づく水平基準信
号ＨＳ及び垂直同期信号Ｖとは、スイッチ回路１３ｅに
より選択的にキャラクタジェネレータ１３ｆに供給され
る。

【００１３】この場合、スイッチ回路１３ｅは、入力端
子１３ｇに供給される切替制御信号に基づいて、フルペ
ージモードのときシンクジェネレータ１３ａから出力さ
れる水平基準信号ＨＳ及び垂直基準信号ＶＳをキャラク
タジェネレータ１３ｆに導くように切替制御され、スー
パーインポーズモードのとき入力映像信号に基づく水平
基準信号ＨＳ及び垂直同期信号Ｖをキャラクタジェネレ
ータ１３ｆに導くように切替制御される。

【００１４】ここで、上記ＬＣ発振回路１５は、キャラ
クタジェネレータ１３ｆに供給される水平基準信号ＨＳ
を受けて、該水平基準信号ＨＳに位相同期した表示用ク
ロックを生成している。この表示用クロックは、キャラ
クタジェネレータ１３ｆ内の図示しないキャラクタメモ
リからのキャラクタデータの読み出しに供される。そし
て、キャラクタジェネレータ１３ｆから出力されるキャ
ラクタデータと、入力端子１３ｈに供給された映像信号
とが、スイッチ回路１３ｉにより、入力端子１３ｊに供
給された切替制御信号に基づいて選択的に導かれ、出力
端子１３ｋを介して図示しないテレビジョン画面への表
示に供される。

【００１５】しかしながら、上記のような従来のクロッ
ク発生手段では、動作用システムクロックを生成する水
晶発振回路１２、基準クロックを生成する水晶発振回路
１４及び表示用クロックを生成するＬＣ発振回路１５の
３つの発振回路を必要とするとともに、水平同期信号Ｈ
に平均的に位相が同期した安定な水平基準信号ＨＳを得
るためにＰＬＬ回路１３ｄを必要とするため、構成が複
雑で大型化し経済的にも不利になるという問題が生じて
いる。

【００１６】

【発明が解決しようとする課題】以上のように、ＯＳＤ
機能を内蔵したマイクロコンピュータに与えるクロック
を生成するための従来のクロック発生手段では、回路の
数が多くなるため構成が複雑で大型化し経済的な不利を
招くという問題を有している。

【００１７】そこで、この発明は上記事情を考慮してな
されたもので、回路数の削減を図り簡易な構成で小型化
に適し経済的にも有利となる極めて良好なクロック発生
装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】この発明に係るクロック
発生装置は、システムクロックに基づいて駆動される本
体ブロックと、基準クロックに基づいて水平同期信号周
波数を有する水平基準信号を生成する基準発生手段と、
この基準発生手段から出力された水平基準信号と入力映
像信号から分離された水平同期信号とを、表示モードに
応じて選択的に導出する第１のスイッチ手段と、この第
１のスイッチ手段で導出された信号に同期した表示用ク
ロックに基づいて、記憶された表示用信号が読み出され
る記憶手段と、この記憶手段から読み出された表示用信
号と入力映像信号とを選択的に画面表示に供させる切替
手段とを備えたマイクロコンピュータを対象とするもの
である。

【００１９】そして、本体ブロックに与えるシステムク
ロックを生成する発振手段と、この発振手段から出力さ
れるシステムクロックを水平同期信号周波数に分周する
第１の分周手段と、この第１の分周手段から出力された
信号と入力映像信号から分離された水平同期信号とを、
表示モードに応じて選択的に導出する第２のスイッチ手
段と、この第２のスイッチ手段で導出された信号に位相
同期して、基準発生手段に与える基準クロックを生成す
る位相同期ループと、この位相同期ループから出力され
る基準クロックを分周して記憶手段から表示用信号を読
み出すための表示用クロックを生成する第２の分周手段
とを備えるようにしたものである。

【００２０】上記のような構成によれば、位相同期ルー
プにより、表示モードに応じて、発振手段から出力され
るシステムクロックを分周した信号か、入力映像信号か
ら取り出された水平同期信号のいずれかに位相同期され
た基準クロックと表示用クロックとを生成するようにし
たので、従来のように３種類の発振回路を設ける必要が
なく、構成の簡易化を図ることができる。

【００２１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１において、符
号１６は水晶発振回路で、水晶発振子１６ａ，コンデン
サ１６ｂ，１６ｃ，インバータ１６ｄ及びバッファ１６
ｅより構成されている。この水晶発振回路１６は、マイ
クロコンピュータの本体ブロック１１に与える動作用シ
ステムクロックを生成している。

【００２２】この水晶発振回路１６から出力される動作
用システムクロックは、前記本体ブロック１１に供給さ
れるとともに、分周回路１７に供給される。この分周回
路１７は、入力された動作用システムクロックを標準の
水平同期信号の周波数ｆH にまで分周することにより、
前記シンクジェネレータ１３ａからの出力に相当する水
平基準信号ＨＳを生成するもので、ＮＴＳＣ方式の場
合、１５７３４Ｈｚに分周している。

【００２３】また、入力端子１８には、入力映像信号か
ら取り出された水平同期信号Ｈが供給されている。そし
て、上記分周回路１７から出力される水平基準信号ＨＳ
と、入力端子１８に供給された水平同期信号Ｈとは、ス
イッチ回路１９によって選択的に位相比較回路２０の一
方の入力端に導出される。このスイッチ回路１９は、入
力端子２１に供給された映像信号の有無を検出する無信
号検出回路２２の検出結果と、入力端子２３に供給され
たフルページモードかスーパーインポーズモードかを示
すモード判別信号とに基づいて、切替指示回路２４で生
成される切替制御信号により切り替えが制御されてい
る。

【００２４】すなわち、この切替指示回路２４は、スー
パーインポーズモードで映像信号が存在する場合に、入
力端子１８に供給された水平同期信号Ｈを導出するよう
にスイッチ回路１９を切替制御し、フルページモードか
スーパーインポーズモードで映像信号が存在しない場合
に、分周回路１７から出力される水平基準信号ＨＳを導
出するようにスイッチ回路１９を切替制御している。

【００２５】一方、図１において、符号２５は電圧制御
発振回路で、その発振出力信号は、分周回路２６に供給
されている。この分周回路２６の分周比は、電圧制御発
振回路２５の出力が中心周波数のとき、その分周出力が
水平同期信号周波数ｆH になるように設定されている。

【００２６】例えば電圧制御発振回路２５の出力の中心
周波数が、ＮＴＳＣ方式の色副搬送波周波数ｆSCの４倍
の場合、４×ｆSC＝９１０×ｆH …（１）なる映像信号の規格関係から９１０が選定される。

【００２７】そして、この分周回路２６の出力信号が、
前記キャラクタジェネレータ１３ｆに入力される水平基
準信号ＨＳに相当し、出力端子２７から取り出されると
ともに、前記位相比較回路２０の他方の入力端に供給さ
れている。このため、位相比較回路２０は、スイッチ回
路１９によって選択された、分周回路１７から出力され
る水平基準信号ＨＳまたは入力端子１８に供給された水
平同期信号Ｈと、分周回路２６から出力される水平基準
信号ＨＳとを位相比較し、その位相差に対応した位相誤
差信号を出力している。

【００２８】このようにして、位相比較回路２０から出
力された位相誤差信号は、ループフィルタ２８に供給さ
れて平均化されることにより直流レベルに変換され、電
圧制御発振回路２５にその発振周波数を制御するための
制御電圧として与えられる。すなわち、電圧制御発振回
路２５の出力を分周回路２６で分周して得られた信号
は、入力映像信号から取り出した水平同期信号Ｈか、マ
イクロコンピュータの本体ブロック１１に与える動作用
システムクロックを標準の水平同期信号周波数ｆH まで
分周して得られた水平基準信号ＨＳのいずれかに位相が
同期することになるので、前記キャラクタジェネレータ
１３ｆに与える水平基準信号ＨＳとすることができる。

【００２９】また、電圧制御発振回路２５の発振出力
は、上記（１）式の色副搬送波周波数ｆSCを中心とした
周波数になるため、前記シンクジェネレータ１３ａに与
える基準クロックとして、出力端子２９から取り出され
る。さらに、電圧制御発振回路２５の発振出力を分周回
路３０で分周することにより、入力映像信号に同期した
クロックが得られるため、このクロックを前記キャラク
タジェネレータ１３ｆのキャラクタメモリの内容を読み
出すための表示用クロックとして、出力端子３１から取
り出すことができる。

【００３０】したがって、上記した実施の形態によれ
ば、位相比較回路２０，電圧制御発振回路２５，分周回
路２６及びループフィルタ２８よりなるＰＬＬにより、
動作モードに応じて、水晶発振回路１６から出力される
動作用システムクロックを分周した水平基準信号ＨＳ
か、入力映像信号から取り出された水平同期信号Ｈのい
ずれかに位相同期された基準クロックと表示用クロック
とを生成するようにしたので、従来のように３種類の発
振回路を設ける必要がなく、構成の簡易化を図ることが
できる。

【００３１】また、入力映像信号から取り出された水平
同期信号Ｈに平均的に位相が同期した、キャラクタジェ
ネレータ１３ｆに与えるための水平基準信号ＨＳを生成
することも、上記ＰＬＬによって行なわれるので、この
ような点でも構成の簡易化を図ることができ、経済的に
有利とすることができる。

【００３２】なお、前記分周回路１７が、入力された動
作用システムクロックを標準の水平同期信号周波数ｆH
にまで分周することから、動作用システムクロックは、
水平同期信号周波数ｆH の整数倍に選定すると都合がよ
いことがわかる。また、動作用システムクロックを水平
同期信号周波数ｆH の整数倍に選定しない場合であって
も、分周回路１７から出力される信号の平均的な周波数
が１５７３４Ｈｚになっていればよく、１／ｎ分周と１
／（ｎ＋１）分周とを所定のサイクルで切り替えるよう
な構成をとることができる。

【００３３】例えば動作用システムクロックの周波数が
１６．０ＭＨｚである場合、１／１０１６分周と１／１
０１７分周とを、１：９のサイクルで切り替えるような
構成とすればよい。ただし、切り替えサイクルがあまり
に低周波になると、前記位相比較回路２０，電圧制御発
振回路２５，分周回路２６及びループフィルタ２８より
なるＰＬＬが、その変動に応答してくるため、動作用シ
ステムクロックの周波数選定には考慮が必要となる。な
お、この発明は上記した実施の形態に限定されるもので
はなく、この外その要旨を逸脱しない範囲で種々変形し
て実施することができる。

【００３４】

【発明の効果】以上詳述したようにこの発明によれば、
回路数の削減を図り簡易な構成で小型化に適し経済的に
も有利となる極めて良好なクロック発生装置を提供する
ことができる。

【図面の簡単な説明】

【図１】この発明に係るクロック発生装置の実施の形態
を示すブロック構成図。

【図２】従来のクロック発生手段を示すブロック構成
図。

【符号の説明】

１１…本体ブロック、１２…水晶発振回路、１３…ＯＳＤブロック、１４…水晶発振回路、１５…ＬＣ発振回路、１６…水晶発振回路、１７…分周回路、１８…入力端子、１９…スイッチ回路、２０…位相比較回路、２１…入力端子、２２…無信号検出回路、２３…入力端子、２４…切替指示回路、２５…電圧制御発振回路、２６…分周回路、２７…出力端子、２８…ループフィルタ、２９…出力端子、３０…分周回路、３１…出力端子。

Claims

【特許請求の範囲】

【請求項１】システムクロックに基づいて駆動される
本体ブロックと、基準クロックに基づいて水平同期信号
周波数を有する水平基準信号を生成する基準発生手段
と、この基準発生手段から出力された水平基準信号と入
力映像信号から分離された水平同期信号とを、表示モー
ドに応じて選択的に導出する第１のスイッチ手段と、こ
の第１のスイッチ手段で導出された信号に同期した表示
用クロックに基づいて、記憶された表示用信号が読み出
される記憶手段と、この記憶手段から読み出された表示
用信号と前記入力映像信号とを選択的に画面表示に供さ
せる切替手段とを備えたマイクロコンピュータにおい
て、前記本体ブロックに与えるシステムクロックを生成する
発振手段と、この発振手段から出力されるシステムクロ
ックを前記水平同期信号周波数に分周する第１の分周手
段と、この第１の分周手段から出力された信号と前記入
力映像信号から分離された水平同期信号とを、前記表示
モードに応じて選択的に導出する第２のスイッチ手段
と、この第２のスイッチ手段で導出された信号に位相同
期して、前記基準発生手段に与える基準クロックを生成
する位相同期ループと、この位相同期ループから出力さ
れる基準クロックを分周して前記記憶手段から表示用信
号を読み出すための表示用クロックを生成する第２の分
周手段とを具備してなることを特徴とするクロック発生
装置。
【請求項２】前記位相同期ループから出力される基準
クロックを分周して前記水平同期信号周波数を有する水
平基準信号を生成する第３の分周手段を具備してなるこ
とを特徴とする請求項１記載のクロック発生装置。
【請求項３】前記位相同期ループは、前記第２のスイ
ッチ手段で導出された信号と前記第３の分周手段から出
力される水平基準信号とを位相比較し、その位相差に対
応した位相誤差信号を出力する位相比較手段と、この位
相比較手段から出力される位相誤差信号を平均化するル
ープフィルタと、このループフィルタの出力レベルに応
じて発振周波数が制御されることで前記基準クロックを
発生する電圧制御発振手段とを具備してなることを特徴
とする請求項２記載のクロック発生装置。
【請求項４】前記第３の分周手段の分周比は、前記電
圧制御発振手段の出力信号の周波数が、映像信号の色副
搬送波周波数の整数倍に制御される値に設定されること
を特徴とする請求項３記載のクロック発生装置。
【請求項５】前記発振手段は、生成するシステムクロ
ックの周波数を水平同期信号の整数に設定され、前記第
１の分周手段は、分周比を整数値に設定されることを特
徴とする請求項１記載のクロック発生装置。
【請求項６】前記第１の分周手段は、１／ｎ分周と１
／（ｎ＋１）分周とを所定のサイクルで切り替えること
を特徴とする請求項１記載のクロック発生装置。
【請求項７】前記第２のスイッチ手段は、前記表示モ
ードと入力映像信号の有無とに基づいて選択動作が制御
されることを特徴とする請求項１記載のクロック発生装
置。