JPH09281945A - Rgbビデオインターフェース装置の画像取込開始位置設定方法 - Google Patents

Rgbビデオインターフェース装置の画像取込開始位置設定方法

Info

Publication number
JPH09281945A
JPH09281945A JP8092128A JP9212896A JPH09281945A JP H09281945 A JPH09281945 A JP H09281945A JP 8092128 A JP8092128 A JP 8092128A JP 9212896 A JP9212896 A JP 9212896A JP H09281945 A JPH09281945 A JP H09281945A
Authority
JP
Japan
Prior art keywords
signal
fetch
delay time
image
start position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8092128A
Other languages
English (en)
Inventor
Hiroshi Ando
浩 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koki Holdings Co Ltd
Original Assignee
Hitachi Koki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Koki Co Ltd filed Critical Hitachi Koki Co Ltd
Priority to JP8092128A priority Critical patent/JPH09281945A/ja
Publication of JPH09281945A publication Critical patent/JPH09281945A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 現在までのRGBビデオインターフェース装
置の画像取込開始位置設定方法は、印刷結果をオペレー
タが判断して手動調整を行っていたが、本発明は、この
判断および調整をCPUが行い、自動で調整することを
課題とする。 【解決手段】 CPUが、取込信号生成回路へ遅延時間
を初期値から1周期分まで順次設定していき、その各々
での画像を画像メモリへ格納し、その結果から、CPU
10が、水平同期信号と取込信号の位相関係が良くなる
ような遅延時間を判断して、取込信号生成回路7へ遅延
時間を設定することにより自動で調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、CRTを表示す
るアナログ信号をデジタルデータに変換してデータ格納
装置にデータを格納するRGBビデオインターフェース
装置に関するものである。
【0002】
【従来の技術】図2は、RGBビデオインターフェース
装置の概略を示す図である。
【0003】図において、1はホスト装置からの映像信
号が入力される映像信号入力端子であり、2はRGBの
映像信号から1つを選択する選択回路であり、3は選択
回路2からの映像信号を増幅する増幅器であり、4は増
幅器3で増幅されたアナログの映像信号をデジタル信号
に変換するA/Dコンバータであり、5はA/Dコンバ
ータでデジタルに変換された映像信号を格納する画像メ
モリであり、6はホスト装置からの同期信号が入力され
る同期信号入力端子であり、7は同期信号入力端子から
の同期信号をもとに映像信号の取込を行う取込信号を生
成する取込信号生成回路であり、8は取込信号と映像信
号の位相関係を変えるため、取込信号へ遅延時間を付加
する取込信号遅延回路であり、9は画像メモリ5を制御
するためのメモリ制御回路であり、10はRGBビデオ
インターフェース装置全体を制御するCPUであり、1
1は装置とオペレータとのインターフェースを行う操作
パネルである。
【0004】次に、従来のRGBビデオインターフェー
ス装置の画像取込開始位置設定方法について説明する。
【0005】まず初めに、画像の取り込みについて説明
する。画像の取り込みは、画像データをもつ映像信号の
1画素分データに周期の一致した取込信号を水平同期信
号等により生成し、その取込信号により画像の取り込み
を行う。
【0006】画像取込開始位置の設定とは、画像を取込
む取込信号の取込開始位置を映像信号の画像開始位置に
合わせることである。映像信号の画像開始位置は、CR
Tを表示する信号の中で水平方向の同期をとっている水
平同期信号の同期信号部分からCRTの画素のn個分
(nはCRTを表示する信号により違う)のところにあ
る。
【0007】よって、画像取込開始位置の設定は、水平
同期信号の同期信号部分からCRTの画素のn個分をC
RTの画素の1個分に周期が一致する取込信号により数
えて設定する。
【0008】しかし、画像取込開始位置の設定が、水平
同期信号の同期信号部分からCRTの画素のn個分を数
えて設定しているため、水平同期信号と取込信号の位相
関係が悪い場合、例えば、取込信号が水平同期信号の同
期信号部の立上り、立下がりに一致した場合、CRTの
画素のn個分をn−1個分と数えることがある。
【0009】上記問題を防ぐため、このCRTの画素の
n個分をn−1個分と数えることが無いように、取込信
号と水平同期信号の位相関係を設定して、画像取込開始
位置を設定しなければならない。従来は、取込信号と水
平同期信号の位相関係を取込信号の一周期分少しずつ変
えて行き、その各々で印刷を行い、その印刷結果からC
RTの画素のn個分をn−1個分と数えることが無いよ
うな位置を判断して、取込信号と水平同期信号の位相関
係を再設定していた。
【0010】
【発明が解決しようとする課題】上述したように従来の
画像取込開始位置の設定方法では、印刷結果をオペレー
タが判断して手動調整を行っていたが、本発明は、この
判断および調整をCPUが行い、自動で調整することを
課題とする。
【0011】
【発明が解決するための手段】CPUが、取込信号生成
回路へ遅延時間を初期値から1周期分まで順次設定して
いき、その各々での画像を画像メモリへ格納し、その結
果から、CPU10が、水平同期信号と取込信号の位相
関係が良くなるような遅延時間を判断して、取込信号生
成回路7へ遅延時間を設定することにより自動で調整す
る。
【0012】
【発明の実施の形態】以下に、この発明の実施の形態を
説明する。
【0013】図2は、RGBビデオインターフェース装
置の概略を示す図である。図において、1はホスト装置
からの映像信号が入力される映像信号入力端子であり、
2はRGBの映像信号から1つを選択する選択回路であ
り、3は選択回路2からの映像信号を増幅する増幅器で
あり、4は増幅器3で増幅されたアナログの映像信号を
デジタル信号に変換するA/Dコンバータであり、5は
A/Dコンバータでデジタルに変換された映像信号を格
納する画像メモリであり、6はホスト装置からの同期信
号が入力される同期信号入力端子であり、7は同期信号
入力端子からの同期信号をもとに映像信号の取込を行う
取込信号を生成する取込信号生成回路であり、8は取込
信号と映像信号の位相関係を変えるため、取込信号へ遅
延時間を付加する取込信号遅延回路であり、9は画像メ
モリ5を制御するためのメモリ制御回路であり、10は
RGBビデオインターフェース装置全体を制御するCP
Uであり、11は装置とオペレータとのインターフェー
スを行う操作パネルである。
【0014】図1は、画像取込開始位置設定方法をフロ
ーチャート図で示したものである。
【0015】図3は、水平同期信号と取込信号および取
込信号に遅延時間を設定した取込信号の関係を示したも
のである。
【0016】図4は、画像の左端の1列または一部を黒
以外の画像データで表示したものである。
【0017】まず、取込信号に遅延時間t=0を設定す
る(図3の取込信号0)。次に、図4に示す画像を取込
み、画像データの1列または一部の和または平均を算出
した値を画像メモリ5に格納する。次に、遅延時間をt
=a(図3の取込信号a)、t=2a(図3の取込信号2
a)、t=3a(図3の取込信号3a)、・・・t=T
−2a(図3の取込信号T−2a)、t=T−a(図3の
取込信号T−a)(Tは取込信号の周期、aは遅延時間
変更量)に設定し各々の画像を取込み、画像データの1
列または一部の和または平均を算出した値を画像メモリ
5に格納する。次に、和または平均の各々の値から傾き
を算出する。
【0018】傾きの絶対値が最大値になるのは、取込信
号が水平同期信号の同期信号部の立上り・立下がりに一
致した場合である。水平同期信号の同期信号部の立上り
・立下がりと取込信号の立上りが一致した場合や近い場
合は、同期信号部の立上り・立下りを0と数えたり1と
数えたりして、画像取込開始位置までの数がn個分とn
−1個分になり、一致した場合には取込信号n個分と数
える確率とn−1個分と数える確率が50:50とな
る。
【0019】この場合、取り込んだ画像データの和また
は平均は、本来の値の半分で傾きは最大となり、この位
相から1/2周期のところでは本来の値となる。よっ
て、傾きの絶対値が最大値になるところから1/2周期
のところに遅延時間を設定する。
【0020】次に、図2、図4から図6を参照しなが
ら、他の実施の形態について説明する。
【0021】図5は、この実施の形態の画像取込開始位
置設定方法をフローチャート図で示したものである。
【0022】図6は、水平同期信号および水平同期信号
に遅延時間を設定した水平同期信号と取込信号の関係を
示したものである。
【0023】まず、水平同期信号に遅延時間ts=0を
設定する。(図6の遅延時間を設定した取込信号0、初
期値)次に、図4に示す画像を取込み、画像データの1
列または一部の和または平均を算出した値を画像メモリ
5に格納する。次に、遅延時間をts=b、ts=2b、
ts=3b、・・・ts=T−2b、ts=T−b (Tは
取込信号の周期、bは遅延時間変更量)に設定し各々の
画像を取込み、画像データの1列または一部の和または
平均を算出した値を画像メモリ5に格納する。次に、和
または平均の各々の値から傾きを算出する。
【0024】傾きの絶対値が最大値になるのは、取込信
号が水平同期信号の同期信号部の立上り・立下がりに一
致した場合である。水平同期信号の同期信号部の立上り
・立下がりと取込信号の立上りが一致した場合や近い場
合は、同期信号部の立上り・立下りを0と数えたり1と
数えたりして、画像取込開始位置までの数がn個分とn
−1個分になり、一致した場合には取込信号n個分と数
える確率とn−1個分と数える確率が50:50とな
る。
【0025】この場合、取り込んだ画像データの和また
は平均は、本来の値の半分で傾きは最大となり、この位
相から1/2周期のところでは本来の値となる。よっ
て、傾きの絶対値が最大値になるところから1/2周期
のところに遅延時間を設定する。
【0026】
【発明の効果】本発明によれば、CPU10が、取込信
号生成回路7へ遅延時間を初期値から1周期分まで順次
設定していき、その各々での画像を画像メモリ5へ格納
し、その結果から、CPU10が、水平同期信号と取込
信号の位相関係が良くなるような遅延時間を判断して、
取込信号生成回路7へ遅延時間を設定することにしたの
で、オペレータが、信号の波形を理解して、印刷を行い
ながら設定することがなく、容易に正しい画像取込開始
位置設定方法を得ることができる。
【図面の簡単な説明】
【図1】 この発明の一実施の形態を示すフローチャー
ト図
【図2】 RGBビデオインターフェース装置の概略を
示すブロック図
【図3】 この発明の一実施の形態の説明図
【図4】 この発明の一実施の形態および他の実施の形
態の説明図
【図5】 この発明の他の実施の形態を示すフローチャ
ート図
【図6】 この発明の他の実施例の説明図
【符号の説明】
1は映像信号入力端子、2は選択回路、3は増幅器、4
はA/Dコンバータ、5は画像メモリ、6は同期信号入
力端子、7は取込信号生成回路、8は取込信号遅延回
路、9はメモリ制御回路、10はCPU、11は操作パ
ネル。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】画像信号に位相の一致した画像取込開始位
    置を設定して、画像信号を取り込むRGBビデオインタ
    ーフェース装置の画像取込開始位置設定方法において、 画像込開始位置の初期値から一周期ずらして行き、各々
    の取込結果から、画像信号(水平同期信号)と取込信号の
    位相を合わせる制御部を備えたことを特徴とするRGB
    ビデオインターフェース装置の画像取込開始位置設定方
    法。
JP8092128A 1996-04-15 1996-04-15 Rgbビデオインターフェース装置の画像取込開始位置設定方法 Withdrawn JPH09281945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8092128A JPH09281945A (ja) 1996-04-15 1996-04-15 Rgbビデオインターフェース装置の画像取込開始位置設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8092128A JPH09281945A (ja) 1996-04-15 1996-04-15 Rgbビデオインターフェース装置の画像取込開始位置設定方法

Publications (1)

Publication Number Publication Date
JPH09281945A true JPH09281945A (ja) 1997-10-31

Family

ID=14045807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8092128A Withdrawn JPH09281945A (ja) 1996-04-15 1996-04-15 Rgbビデオインターフェース装置の画像取込開始位置設定方法

Country Status (1)

Country Link
JP (1) JPH09281945A (ja)

Similar Documents

Publication Publication Date Title
JP3047927B2 (ja) 映像信号クランプ回路
US7245318B2 (en) Imaging apparatus that corrects an imbalance in output levels of image data
EP0918313A1 (en) Signal processing method for an analogue picture signal
JPH0787587B2 (ja) 階調補正装置
JP3800873B2 (ja) 画像処理装置及び方法
JPH09281945A (ja) Rgbビデオインターフェース装置の画像取込開始位置設定方法
JPH05122577A (ja) ビデオカメラ装置
JPH05328127A (ja) 画像処理装置
JPH11313244A (ja) ビデオカメラ装置
JP2903530B2 (ja) テレビジョン画像表示装置
JP3844430B2 (ja) 映像信号処理装置および映像信号処理方法
JP2677118B2 (ja) 固体撮像装置
JP3944926B2 (ja) カメラ装置
JPH0744642B2 (ja) 画像形成装置
JP3023116B2 (ja) 映像信号処理装置
JP3896368B2 (ja) 画像表示装置
JP3451216B2 (ja) 画像表示装置及びサンプリング周波数調整方法
JPH07298294A (ja) Rgbビデオインターフェース装置の画像取込位置設定方法
JP2000267619A (ja) 撮像カメラ付き液晶プロジェクタ装置
JP3197724B2 (ja) 映像信号処理装置
JPH11168622A (ja) 画像処理装置、画像処理方法および記憶媒体
JPH1032747A (ja) カメラ装置
JP3444989B2 (ja) 画像再生方法及び画像再生装置
JP3578747B2 (ja) 画像出力装置
JP2756277B2 (ja) 画像読み取り装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701