JPH0927514A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0927514A JPH0927514A JP7173499A JP17349995A JPH0927514A JP H0927514 A JPH0927514 A JP H0927514A JP 7173499 A JP7173499 A JP 7173499A JP 17349995 A JP17349995 A JP 17349995A JP H0927514 A JPH0927514 A JP H0927514A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bonding pad
- field oxide
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Abstract
(57)【要約】
【課題】 ワイヤボンディング時の振動や荷重によっ
て、ボンディングパッド直下のフィールド酸化膜にクラ
ックが生じることを防ぎ、ショート不良を低減する。 【解決手段】 半導体基板１の上にフィールド酸化膜３
とナイトライド膜４とを順次積層して、さらにナイトラ
イド膜４の上にボンディングパッド５を形成した。この
構成により、ボンディングパッド５の直下の半導体基板
１の主面に抵抗体用の拡散領域２を形成していても、ナ
イトライド膜４によってフィールド酸化膜３が保護さ
れ、ショート不良の心配がなくなる。
て、ボンディングパッド直下のフィールド酸化膜にクラ
ックが生じることを防ぎ、ショート不良を低減する。 【解決手段】 半導体基板１の上にフィールド酸化膜３
とナイトライド膜４とを順次積層して、さらにナイトラ
イド膜４の上にボンディングパッド５を形成した。この
構成により、ボンディングパッド５の直下の半導体基板
１の主面に抵抗体用の拡散領域２を形成していても、ナ
イトライド膜４によってフィールド酸化膜３が保護さ
れ、ショート不良の心配がなくなる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
するもので、特にボンディングパッド直下の構造に係
る。
するもので、特にボンディングパッド直下の構造に係
る。
【０００２】
【従来の技術】図２は、従来の半導体装置の要部断面図
である。同図において、１はシリコンまたは化合物半導
体からなる半導体基板、３は半導体基板１の上に形成さ
れたフィールド酸化膜、５はアルミニウム等の金属から
なるボンディングパッド、６は金，銅合金等からなる金
属ワイヤ、２は半導体基板１の主面に不純物を拡散した
拡散領域である。
である。同図において、１はシリコンまたは化合物半導
体からなる半導体基板、３は半導体基板１の上に形成さ
れたフィールド酸化膜、５はアルミニウム等の金属から
なるボンディングパッド、６は金，銅合金等からなる金
属ワイヤ、２は半導体基板１の主面に不純物を拡散した
拡散領域である。
【０００３】この半導体装置にワイヤボンディングを施
す組立工程について以下に説明する。まず、半導体基板
１をリードフレーム（図示せず）上にマウントした状態
で高温の環境下に置き、金属ワイヤ６のボール部分（先
端部）に荷重や振動を加えながら、上方向から下方向の
基板に向けてボール部分を押しつけ、金属ワイヤ６とボ
ンディングパッド５の電気的接続を施す。
す組立工程について以下に説明する。まず、半導体基板
１をリードフレーム（図示せず）上にマウントした状態
で高温の環境下に置き、金属ワイヤ６のボール部分（先
端部）に荷重や振動を加えながら、上方向から下方向の
基板に向けてボール部分を押しつけ、金属ワイヤ６とボ
ンディングパッド５の電気的接続を施す。
【０００４】
【発明が解決しようとする課題】このような半導体装置
では、ワイヤボンディング工程において、ボンディング
パッド５の直下の半導体基板１に機械的応力や振動が加
わるので、その応力によてフィールド酸化膜３にクラッ
クを生じて絶縁不良を起こしたり、半導体基板１の歪に
よって拡散領域２の電気特性が変化するという問題があ
った。
では、ワイヤボンディング工程において、ボンディング
パッド５の直下の半導体基板１に機械的応力や振動が加
わるので、その応力によてフィールド酸化膜３にクラッ
クを生じて絶縁不良を起こしたり、半導体基板１の歪に
よって拡散領域２の電気特性が変化するという問題があ
った。
【０００５】このような問題を回避するために、ボンデ
ィングパッド５の直下の半導体基板１の領域をボンディ
ングパッド専用の領域とし、その領域の主面にデバイス
を形成するための拡散領域を配置しないようにすると、
集積度が低下する。この発明の目的は、ワイヤボンディ
ングによって半導体基板への荷重や振動による衝撃を軽
減することができる半導体装置を提供することである。
ィングパッド５の直下の半導体基板１の領域をボンディ
ングパッド専用の領域とし、その領域の主面にデバイス
を形成するための拡散領域を配置しないようにすると、
集積度が低下する。この発明の目的は、ワイヤボンディ
ングによって半導体基板への荷重や振動による衝撃を軽
減することができる半導体装置を提供することである。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板の主面上に形成し
たフィールド酸化膜と、このフィールド酸化膜上に選択
的に形成したナイトライド膜と、このナイトライド膜の
上に形成したボンディングパッドとを備えている。この
ような構成によると、ワイヤボンディングの際にボンデ
ィングパッドを介してフィールド酸化膜や半導体基板に
加わる衝撃や振動は、硬質の膜であるナイトライド膜に
よって局部的に加わる応力を面状に広げることができ
て、応力の集中が避けられ、ワイヤボンディングが原因
でフィールド酸化膜にクラックを生じることを防止でき
る。
置は、半導体基板と、この半導体基板の主面上に形成し
たフィールド酸化膜と、このフィールド酸化膜上に選択
的に形成したナイトライド膜と、このナイトライド膜の
上に形成したボンディングパッドとを備えている。この
ような構成によると、ワイヤボンディングの際にボンデ
ィングパッドを介してフィールド酸化膜や半導体基板に
加わる衝撃や振動は、硬質の膜であるナイトライド膜に
よって局部的に加わる応力を面状に広げることができ
て、応力の集中が避けられ、ワイヤボンディングが原因
でフィールド酸化膜にクラックを生じることを防止でき
る。
【０００７】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、ボンディングパッド直下の半
導体基板の主面に抵抗用拡散領域を形成している。この
ような構成によると、ボンディングパッド直下の半導体
基板への応力も緩和され、その主面に拡散された不純物
の拡散層の電気特性も変動が少なくなるため、拡散抵抗
体のコンタクト部は無理にしても、拡散抵抗体の胴体に
相当する拡散領域をボンディングパッド直下の半導体基
板に設けることが可能になる。
載の半導体装置において、ボンディングパッド直下の半
導体基板の主面に抵抗用拡散領域を形成している。この
ような構成によると、ボンディングパッド直下の半導体
基板への応力も緩和され、その主面に拡散された不純物
の拡散層の電気特性も変動が少なくなるため、拡散抵抗
体のコンタクト部は無理にしても、拡散抵抗体の胴体に
相当する拡散領域をボンディングパッド直下の半導体基
板に設けることが可能になる。
【０００８】
【発明の実施の形態】以下、この発明の半導体装置の実
施の形態について、図面を参照しながら説明する。図１
はこの発明の半導体装置の実施の形態の要部断面図であ
る。同図において、１はシリコンまたは化合物半導体か
らなる半導体基板、２は抵抗体として用いるための拡散
領域、３はフィールド酸化膜、４はフィールド酸化膜３
上に選択的に形成したナイトライド膜、５はアルミニウ
ムを主体とするアルミニウム合金またはアルミニウムか
らなるボンディングパッド、６は金または銅合金からな
る金属ワイヤである。
施の形態について、図面を参照しながら説明する。図１
はこの発明の半導体装置の実施の形態の要部断面図であ
る。同図において、１はシリコンまたは化合物半導体か
らなる半導体基板、２は抵抗体として用いるための拡散
領域、３はフィールド酸化膜、４はフィールド酸化膜３
上に選択的に形成したナイトライド膜、５はアルミニウ
ムを主体とするアルミニウム合金またはアルミニウムか
らなるボンディングパッド、６は金または銅合金からな
る金属ワイヤである。
【０００９】つぎに、この実施の形態と従来例との比較
試験について説明する。実施の形態として、膜厚約５０
００オングストロームのフィールド酸化膜３の上に膜厚
４７０オングストロームのナイトライド膜４を形成した
ものを準備し、従来例として、図２に示すような膜厚約
５０００オングストロームのフィールド酸化膜３のみの
ものを準備した。また、ワイヤボンディング工程の金属
ワイヤ６に加えられる荷重を、７０ｇ、１００ｇ、１５
０ｇとした。そして、ワイヤボンディング後に半導体基
板１の表面を観察し、フィールド酸化膜３のクラックの
有無を確認した。その評価結果を表１に示す。
試験について説明する。実施の形態として、膜厚約５０
００オングストロームのフィールド酸化膜３の上に膜厚
４７０オングストロームのナイトライド膜４を形成した
ものを準備し、従来例として、図２に示すような膜厚約
５０００オングストロームのフィールド酸化膜３のみの
ものを準備した。また、ワイヤボンディング工程の金属
ワイヤ６に加えられる荷重を、７０ｇ、１００ｇ、１５
０ｇとした。そして、ワイヤボンディング後に半導体基
板１の表面を観察し、フィールド酸化膜３のクラックの
有無を確認した。その評価結果を表１に示す。
【００１０】
【表１】
【００１１】表１において、「×」はボンディングパッ
ド５の直下のフィールド酸化膜３にクラックがあったこ
とを示す。また、「○」はボンディングパッド５の直下
の半導体基板１やフィールド酸化膜３またはナイトライ
ド膜４にクラックがなかったことを示す。この実施の形
態のものは、いずれの荷重に対しても異常はなく、従来
例との間に優位性が認められた。
ド５の直下のフィールド酸化膜３にクラックがあったこ
とを示す。また、「○」はボンディングパッド５の直下
の半導体基板１やフィールド酸化膜３またはナイトライ
ド膜４にクラックがなかったことを示す。この実施の形
態のものは、いずれの荷重に対しても異常はなく、従来
例との間に優位性が認められた。
【００１２】このような現象は、ワイヤボンディングの
際にボンディングパッド５を介してフィールド酸化膜３
や半導体基板１に加わる衝撃や振動が、硬質の膜である
ナイトライド膜４によって面状に広げられて、応力の集
中が緩和され、ワイヤボンディング時の応力によるフィ
ールド酸化膜３の破損を防止しているものと推測され
る。その結果、半導体基板１とボンディングパッド５と
の電気絶縁が確保されるのである。
際にボンディングパッド５を介してフィールド酸化膜３
や半導体基板１に加わる衝撃や振動が、硬質の膜である
ナイトライド膜４によって面状に広げられて、応力の集
中が緩和され、ワイヤボンディング時の応力によるフィ
ールド酸化膜３の破損を防止しているものと推測され
る。その結果、半導体基板１とボンディングパッド５と
の電気絶縁が確保されるのである。
【００１３】なお、ナイトライド膜４の厚さは、３００
オングストローム以上であることが好ましく、また、ワ
イヤボンディングの際に金属ワイヤ６に加える荷重は、
２００ｇ以下であることが好ましい。上記表現は、ナイ
トライド膜の厚さを３００オングストローム以上とし、
荷重を２００ｇ以下とすれば、クラックが生じないこと
を意味しており、膜厚が３００オングストロームを下回
るか、または荷重が２００ｇを超えると、クラックが生
じる可能性はあることを意味している。
オングストローム以上であることが好ましく、また、ワ
イヤボンディングの際に金属ワイヤ６に加える荷重は、
２００ｇ以下であることが好ましい。上記表現は、ナイ
トライド膜の厚さを３００オングストローム以上とし、
荷重を２００ｇ以下とすれば、クラックが生じないこと
を意味しており、膜厚が３００オングストロームを下回
るか、または荷重が２００ｇを超えると、クラックが生
じる可能性はあることを意味している。
【００１４】なお、ナイトライド膜４の厚さの上限は、
この実施の形態の場合、ＭＯＳ容量を形成する際に用い
るナイトライド膜を活用することを想定しており、その
場合単位面積当たりの容量値を大きくするため、実用的
な膜厚の上限は５００オングストローム程度である。以
上のように、この半導体装置の実施の形態によれば、ボ
ンディングパッド５の直下の半導体基板１への応力が緩
和され、その主面に拡散された不純物の拡散層の電気特
性も変動が少なくなるため、ボンディングパッド５の直
下の半導体基板１に抵抗用の拡散領域２を配設すること
が可能になる。拡散抵抗体のコンタクト部は無理にして
も、拡散抵抗体の胴体に相当する拡散領域２をボンディ
ングパッド５の直下の半導体基板１に設け、拡散領域２
とボンディングパッド５の電気的絶縁の確保と、抵抗値
の変化を緩和することが可能になり、品質を悪化するこ
となく集積度を向上させることができる。
この実施の形態の場合、ＭＯＳ容量を形成する際に用い
るナイトライド膜を活用することを想定しており、その
場合単位面積当たりの容量値を大きくするため、実用的
な膜厚の上限は５００オングストローム程度である。以
上のように、この半導体装置の実施の形態によれば、ボ
ンディングパッド５の直下の半導体基板１への応力が緩
和され、その主面に拡散された不純物の拡散層の電気特
性も変動が少なくなるため、ボンディングパッド５の直
下の半導体基板１に抵抗用の拡散領域２を配設すること
が可能になる。拡散抵抗体のコンタクト部は無理にして
も、拡散抵抗体の胴体に相当する拡散領域２をボンディ
ングパッド５の直下の半導体基板１に設け、拡散領域２
とボンディングパッド５の電気的絶縁の確保と、抵抗値
の変化を緩和することが可能になり、品質を悪化するこ
となく集積度を向上させることができる。
【００１５】
【発明の効果】請求項１記載の半導体装置は、ワイヤボ
ンディングの際にボンディングパッドを介してフィール
ド酸化膜や半導体基板に加わる衝撃や振動は、硬質の膜
であるナイトライド膜によって局部的に加わる応力を面
状に広げることができて、応力の集中が避けられ、ワイ
ヤボンディングが原因でフィールド酸化膜にクラックを
生じることがなくなり、半導体基板とボンディングパッ
ドとの電気絶縁が確保される。
ンディングの際にボンディングパッドを介してフィール
ド酸化膜や半導体基板に加わる衝撃や振動は、硬質の膜
であるナイトライド膜によって局部的に加わる応力を面
状に広げることができて、応力の集中が避けられ、ワイ
ヤボンディングが原因でフィールド酸化膜にクラックを
生じることがなくなり、半導体基板とボンディングパッ
ドとの電気絶縁が確保される。
【００１６】請求項２記載の半導体装置は、請求項１の
効果に加えて、ボンディングパッド直下の半導体基板へ
の応力も緩和され、その主面に拡散された不純物の拡散
層の電気特性も変動が少なくなるため、拡散抵抗体のコ
ンタクト部は無理にしても、拡散抵抗体の胴体に相当す
る拡散領域をボンディングパッド直下の半導体基板に設
けることが可能になり、品質を悪化することなく集積度
を向上することができる。
効果に加えて、ボンディングパッド直下の半導体基板へ
の応力も緩和され、その主面に拡散された不純物の拡散
層の電気特性も変動が少なくなるため、拡散抵抗体のコ
ンタクト部は無理にしても、拡散抵抗体の胴体に相当す
る拡散領域をボンディングパッド直下の半導体基板に設
けることが可能になり、品質を悪化することなく集積度
を向上することができる。
【図１】この発明の実施の形態における半導体装置の要
部断面図である。
部断面図である。
【図２】従来の半導体装置の要部断面図である。
１ 半導体基板 ２ 拡散領域 ３ フィールド酸化膜 ４ ナイトライド膜 ５ ボンディングパッド ６ 金属ワイヤ
Claims (2)
- 【請求項１】 半導体基板と、この半導体基板の主面上
に形成したフィールド酸化膜と、このフィールド酸化膜
上に選択的に形成したナイトライド膜と、このナイトラ
イド膜の上に形成したボンディングパッドとを備えた半
導体装置。 - 【請求項２】 ボンディングパッド直下における半導体
基板の主面に、抵抗用拡散領域を形成した請求項１記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173499A JPH0927514A (ja) | 1995-07-10 | 1995-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173499A JPH0927514A (ja) | 1995-07-10 | 1995-07-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927514A true JPH0927514A (ja) | 1997-01-28 |
Family
ID=15961657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173499A Pending JPH0927514A (ja) | 1995-07-10 | 1995-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679191B2 (en) * | 2005-07-13 | 2010-03-16 | Nec Electronics Corporation | Polysilicon film with increased roughness |
-
1995
- 1995-07-10 JP JP7173499A patent/JPH0927514A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679191B2 (en) * | 2005-07-13 | 2010-03-16 | Nec Electronics Corporation | Polysilicon film with increased roughness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984061A (en) | Semiconductor device in which wiring layer is formed below bonding pad | |
| US5060051A (en) | Semiconductor device having improved electrode pad structure | |
| JPWO2006025210A1 (ja) | マイクロマシンデバイス | |
| JPH077783B2 (ja) | 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 | |
| JP4073876B2 (ja) | 半導体装置 | |
| US4380775A (en) | Semiconductor unit with connecting wires | |
| JPH0927514A (ja) | 半導体装置 | |
| JP6354467B2 (ja) | 半導体装置 | |
| US8652960B2 (en) | Active area bonding compatible high current structures | |
| JPH01261850A (ja) | 樹脂封止型半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPS615561A (ja) | 半導体装置 | |
| JP3074626B2 (ja) | 半導体素子用Ｐｔ合金極細線 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPH0682704B2 (ja) | 半導体装置 | |
| JP2000138250A (ja) | 半導体装置およびその製造方法 | |
| WO2021229728A1 (ja) | 半導体素子 | |
| JPS604248A (ja) | 半導体装置 | |
| JPH0555296A (ja) | 半導体装置 | |
| JP3413017B2 (ja) | Ｍｏｓコンデンサチップおよび半導体デバイス | |
| JPH06204284A (ja) | 半導体装置 | |
| JP2936483B2 (ja) | 薄膜配線及び半導体装置 | |
| JPH05251497A (ja) | 半導体装置 | |
| JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |