JPH09270807A - ネットワーキング環境におけるネットワーク・トランスポータの検証 - Google Patents

ネットワーキング環境におけるネットワーク・トランスポータの検証

Info

Publication number
JPH09270807A
JPH09270807A JP8308662A JP30866296A JPH09270807A JP H09270807 A JPH09270807 A JP H09270807A JP 8308662 A JP8308662 A JP 8308662A JP 30866296 A JP30866296 A JP 30866296A JP H09270807 A JPH09270807 A JP H09270807A
Authority
JP
Japan
Prior art keywords
packet
network
transporter
network transporter
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8308662A
Other languages
English (en)
Other versions
JP3802166B2 (ja
Inventor
Rasoul M Oskouy
ラソウル・エム・オスコウイ
Sunderraj V Palaniraj
サンデラジ・ブイ・パラニラジ
Andre J Gaytan
アンドレ・ジェイ・ゲイタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH09270807A publication Critical patent/JPH09270807A/ja
Application granted granted Critical
Publication of JP3802166B2 publication Critical patent/JP3802166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 大量のメモリを必要とせずにネットワーク・
トランスポータを通じて試験パケットをポストし、短期
間で結果を生成することによって、試験を実行し試験結
果を生成することができる、試験中のネットワーク・ト
ランスポータを検証する方法および装置を提供する。 【解決手段】 本発明は、１つまたは複数のＦＩＦＯ
（先入れ先出し）バッファを使用するものであり、試験
中のネットワーク・トランスポータに各パケットがポス
トされたときに各パケットの複数の構成要素がこのＦＩ
ＦＯに記憶される。ネットワーク・トランスポータの他
方の側で対応するパケットが受信された直後に、複数の
構成要素と受信パケットが比較され、試験結果が生成さ
れる。そのような比較が行われ完了し、試験結果が生成
された直後に、ＦＩＦＯに記憶されている対応する複数
の構成要素が破棄され、使用された対応するメモリ空間
が次のパケットの試験情報のために解放される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の方法および装置は、
ネットワーク・トランスポータ、たとえば、試験中のア
プリケーション特有の集積回路の検証分野に関する。詳
細には、本発明は、ネットワーキング環境でのネットワ
ーク・トランスポータの検証に関する。
【０００２】
【従来の技術】通常、ネットワーキング・アプリケーシ
ョンにおいてネットワーク・トランスポータを検証する
には、ある形式のデータを、シミュレートされたネット
ワーク・トランスポータの一端に加え、他端で何らかの
他の形式で受信する。受信されたデータは、送信された
データとビットごとに比較され、試験中のネットワーク
・トランスポータの機能が検証される。この場合、通
常、ネットワーク・トランスポータの各側でデータを記
憶し、次いでシミュレーション全体が完了した後に比較
する必要がある。
【０００３】ネットワーキング・アプリケーションにお
いてネットワーク・トランスポータを検証する従来型の
手法の欠点は、試験を実行するために、無作為試験のシ
ミュレーションを長期間にわたって実行しなければなら
ないことである。そのような試験では、シミュレーショ
ンの終わりに比較する必要がある大量のデータ・ファイ
ルが生成される。したがって、従来型の手法では、大量
のディスクまたはその他の記憶空間が必要である。ま
た、シミュレーションの最終結果は、２日または３日以
上かかるシミュレーションが終了するまで実現すること
ができない。
【０００４】図１は、試験中のネットワーク・トランス
ポータを検証する簡単な例を示す。ネットワーク・トラ
ンスポータ１００は試験中のネットワーク・トランスポ
ータである。ネットワーク・トランスポータ１００の一
端で、ネットワーク・トランスポータ１００にパケット
が投函（ポスト）される。ネットワーク・トランスポー
タ１００の他端でパケットが受信される。ネットワーク
・トランスポータ１００にパケットがポストされると、
ファイル、たとえば、ポスト中のパケットから得たデー
タを含むファイルＡ１０２が生成される。ネットワーク
・トランスポータ１００の他端でパケットが受信された
後、通常、第２のファイル、たとえばファイルＢ１０４
が生成される。シミュレーションの終わりに、ファイル
Ａ１０２とファイルＢ１０４が比較される。この比較の
結果は、試験中のシミュレートされたネットワーク・ト
ランスポータ１００がエラーを有するかどうかを表す。
たとえば、ファイルＡ１０２の内容とファイルＢ１０４
の内容を比較して、それらが同じであるかどうかを調べ
ることができる。したがって、試験中のネットワーク・
トランスポータに応じて、パケットがポストされネット
ワーク・トランスポータ１００の他端でパケットが受信
された後、生成されるそれぞれのファイルは通常同じデ
ータを有する。そうでない場合、これは、ネットワーク
・トランスポータ１００にエラーが存在することを示す
であろう。
【０００５】通常、試験では、試験中のネットワーク・
トランスポータを試験するために多数のパケットがポス
トされる。従来型の手法の下では、すべてのパケットが
ポストされ受信され、それぞれのファイルが生成される
まで試験結果は明らかにならない。第１または第２のパ
ケットがエラーを示す場合でも、シミュレーションが完
了するまで試験結果を得ることはできない。前述のよう
に、従来型のこの手法は、試験結果を生成するのに時間
がかかるだけでなく、主として、生成しなければならず
かつシミュレーションの終わりに比較されるファイル中
の、多量のメモリ空間も消費する。
【０００６】
【発明が解決しようとする課題】したがって、従来型の
手法と比較して短い期間で試験結果を生成することがで
き、従来型の手法ほど多量のメモリを使用する必要なし
に試験を実行し試験結果を生成することもできる方法お
よび装置を有することが望ましい。
【０００７】
【課題を解決するための手段】大量のメモリを必要とせ
ずにネットワーク・トランスポータを通じて試験パケッ
トをポストし、短期間で結果を生成することによって、
試験を実行し試験結果を生成することができる、試験中
のネットワーク・トランスポータを検証する方法および
装置を開示する。
【０００８】本発明は、１つまたは複数のＦＩＦＯ（先
入れ先出しバッファ）を使用するものであり、試験中の
ネットワーク・トランスポータに各パケットがポストさ
れたときに各パケットの試験情報がこのＦＩＦＯに記憶
される。ネットワーク・トランスポータの他方の側で対
応するパケットが受信された直後に、試験情報と受信パ
ケットが比較され、試験結果が生成される。そのような
比較が行われ完了し、試験結果が生成された直後に、Ｆ
ＩＦＯに記憶されている対応する試験情報が破棄され、
使用された対応するメモリ空間が次のパケットの試験情
報のために解放される。
【０００９】各パケットの試験情報をたとえばファイル
に保存する必要がある従来型の手法とは異なり、本発明
の手法では、シミュレーションが完了し、したがって大
量のメモリを使用することが必要になるまで、ポストさ
れたパケットに関する試験情報を保存するだけでよい。
本発明は、ネットワーク・トランスポータの他方の側で
試験情報が比較された直後にそのような試験情報を記憶
する対応するメモリ空間を解放する。
【００１０】試験情報の一部としてＦＩＦＯに記憶しな
ければならないパケット用のデータはＣＲＣ（巡回冗長
検査）データを含む。データ検査用のＣＲＣはシステム
と媒体との間で使用することができ、擬似ＦＩＦＯを使
用して制御を渡すことができる。ある種のパケットは、
ＦＩＦＯによって各部分ごとに（すなわち、情報へのチ
ャネル２．１、２．２、２．３）受信することができ、
その場合、各部分は、２．１が受信された後、続いて
２．２が受信されると仮定できるように正しい順序付け
で自動的に順序付けられる。
【００１１】ネットワーク・インタフェース・カード実
施態様では、本発明によって、送信元が、宛先で受信さ
れたパケットと突き合わせて検査するために送信するパ
ケットを記憶することが不要になる。数日にわたる長い
シミュレーションを実行する際には、本発明を使用する
ことがさらに必要になる。本発明の利点は、ＡＴＭ（非
同期転送法）、ＦＤＤＩ（ファイバ分散データ・インタ
フェース）、イーサネット検証に適用することもでき
る。
【００１２】例示的な実施態様では、ＮＩＣ（ネットワ
ーク・インタフェース回路）、検証または同様な作業に
ＣＲＣを適用して、ホスト・メモリと媒体インタフェー
スとの間のデータ転送に関するシミュレーション環境で
のデータの完全性を検証することができる。本発明の他
の利点は、どのパターンがどのパケットに属するかを分
類するデータ管理を実行せずに、試験中のネットワーク
・トランスポータのどちらかの側（媒体またはホスト・
メモリ）からデータを送信できることである。
【００１３】試験中のネットワーク・トランスポータを
検証する本発明の方法および装置はしたがって、従来型
の手法よりも優れている。本発明は、試験中に必要とさ
れるメモリ空間の量を節約するだけでなく、試験結果を
得るために必要な時間を節約することができ、したがっ
て潜在的製品を試験するための製品ターンアラウンド速
度を高めることができる。さらに、メモリ節約および時
間節約の利点のために、本発明の検証方法は、実際のハ
ードウェア実施の前にシミュレートすることができるネ
ットワーク・トランスポータその他のハードウェア構成
要素の試験に関する新しい規格および手法を確立する。
【００１４】
【発明の実施の形態】本発明は、従来型の検証手法によ
って使用されるメモリ空間および時間の量を低減させ
る、試験中のネットワーク・トランスポータを検証する
方法および装置である。
【００１５】図２は、コンピュータ上で使用される本発
明の例示的な実施形態を示すブロック図である。コンピ
ュータ２００は、メモリ２０４に結合されたＣＰＵ２０
２を有する。コンピュータ２００は、モニタ２０６と、
キーボード２０８と、モデム２１０とを含む、コンピュ
ータ２００自体に取り付けられた様々な周辺装置を有す
ることができる。Ｖｅｒｉｌｏｇ−ＨＤＬなどのハード
ウェア・シミュレータ２１２を、試験すべきハードウェ
アの例をシミュレートするためにメモリ２０４に置くこ
とができる。ハードウェア・シミュレータ２１２は、そ
れぞれの異なるハードウェア構成要素２１４をシミュレ
ートすることができる。メモリ２０４はオペレーティン
グ・システム２１６も有する。本発明を用いた場合、シ
ミュレートされたある種のハードウェア構成要素２１４
の試験は、従来型の手法よりも高速に、かつより少ない
メモリ消費量で実行される。
【００１６】図３は、本発明の例示的な実施形態を示
す。ハードウェア・シミュレーション２１４で、シミュ
レートされたチップ３００は、ホスト・メモリ３１２に
よって送信されるパケットによって試験される。そのよ
うなパケットは、シミュレートされたチップ３００内で
処理され、シミュレートされた物理層３１６上に渡され
る。物理層は、パケットを転送するために使用される実
際の物理媒体を表す。シミュレートされたホスト・メモ
リ３１２によってシミュレータ・チップ３００にパケッ
トがポスト（投函）されると、同時に、パケットの固有
の情報がＴＸ擬似ＦＩＦＯ３１４に保存される。シミュ
レートされたチップ３００にポストすべき所与のパケッ
トのそのような固有の情報の例示的な内容を図６の説明
に示す。パケットは、シミュレートされた物理層３１６
側で受信された後、ホスト・メモリ３１２によって前に
ポストされたパケットの固有の情報と比較される。情報
が同じである場合、試験結果は合格とみなされる。その
ような試験情報（構成要素）は、そのような結果が生成
された直後に出力することも、あるいはセッションの終
わりに出力することもできる。
【００１７】データを入力された順序で出力する正規の
ＦＩＦＯとは異なり、チップ３００から物理環境３１６
に受信されたパケット情報と比較すべき正しいパケット
情報を検索するために擬似ＦＩＦＯの検索を実行しなけ
ればならないので、シミュレートされたＦＩＦＯ３１４
を本明細書では「擬似」ＦＩＦＯと呼ぶ。ある種のパケ
ットは、ＦＩＦＯによって各部分ごとに（すなわち、情
報へのチャネル２．１、２．２、２．３）受信すること
ができ、その場合、各部分は、２．１が受信された後、
続いて２．２が受信されると仮定できるように正しい順
序付けで自動的に順序付けられる。対応するパケット情
報がすでに物理層によって処理されている（すなわち、
チップ３００から物理層３１６に受信されたパケット情
報と比較されている）かどうかを示すフラグを擬似ＦＩ
ＦＯに入力される各パケット情報ごとに使用することが
できる。たとえば、すでに処理されているパケット情報
に対応するフラグは値零を有し、それに対して、まだ処
理されていないパケット情報に対応するフラグは値１を
有する。したがって、擬似ＦＩＦＯから必要なパケット
情報を検索する際は、まず擬似ＦＩＦＯが、パケット情
報がＦＩＦＯに記憶されている順序で検索され、各パケ
ット情報ごとのフラグが、対応するパケット情報がすで
に処理されているかどうかを調べるために検査される。
対応するパケット情報が処理されていない場合、そのパ
ケット情報が検査され、最近物理層３１６によってチッ
プ３００から受信されたパケット情報と比較する必要が
あるパケット情報であるかどうかが調べられる。このプ
ロセスは、物理層３１６によってチップ３００から新し
いパケット情報が受信されたときに繰り返される。
【００１８】シミュレートされた物理層が、シミュレー
トされたホスト・メモリ３１２へパケットを送信する際
に従うプロセスは、そのパケットが、シミュレートされ
たホスト・メモリ３１２によって、シミュレートされた
物理層３１６にポストされたときと同じものである。し
たがって、シミュレートされた物理層３１６がパケット
を送信する際、そのパケットの固有の情報はＲＸ擬似Ｆ
ＩＦＯ３１８に記憶される。チップ３００の他方の側
で、対応するパケットが、シミュレートされたホスト・
メモリ３１２によって受信された後、シミュレートされ
た物理層３１６によってＲＸ擬似ＦＩＦＯ３１８に記憶
された最初に送信されたパケットの対応する固有の情報
が、シミュレートされたホスト・メモリ３１２側の受信
パケットと比較される。これらが同じである場合、この
パケットに関する試験結果は合格であり、そうでない場
合、試験結果は不合格である。ハードウェア・シミュレ
ーション２１４を作成するハードウェア・シミュレータ
２１２は、図示した構成要素を作成する際の例示的なツ
ールとして示されている。
【００１９】図４は、本発明のより詳細な実施形態を示
す。図示したすべての構成要素は、シミュレートされた
ハードウェアである。例示的なこの実施形態では、ネッ
トワーク・トランスポータ３１０が試験されている。シ
ミュレートされたホスト・システム３１２によってパケ
ットがポストされ、同時にパケットの固有の情報がＴＸ
擬似ＦＩＦＯ３１４に記憶される。ポスティング（投
函）は、パケット・ポスタ４００によって実行される。
セル生成装置４０８がＶｅｒｉｌｏｇタスク（または実
施可能なその他のハードウェア・シミュレータ）を通じ
て呼び出され、シミュレートされた物理環境３１６を通
じてネットワーク・トランスポータ３１０に対してセル
が生成される。パケット・グラバ４１０は、ＲＸパケッ
トを検証する際に使用されるＳバスのデータを捕捉する
のを助ける。パケットは、シミュレートされた物理層３
１６へ送信された後、セル・グラバ４０２によって捕捉
される。セル・グラバ４０２は、外部メモリ・バッファ
３１９から送信されたすべてのセルを収集し、パケット
全体に対するＣＲＣ計算を実行し、次いで、エラー検査
のために、ＴＸ擬似ＦＩＦＯ３１８内に置かれたＣＲＣ
と、ネットワーク・トランスポータ３１０によって算出
されたＣＲＣを比較する。例示的な実施形態では、ネッ
トワーク・トランスポータ３１０は、Ｓバスを通じてＡ
ＴＭインタフェースをホスト・メモリに接続するように
設計された、単一のチップとのＳバスＡＴＭホスト・イ
ンタフェースであってよい。セルの固有の情報は、ＴＸ
擬似ＦＩＦＯ３１４から比較器４０４へ送信される。本
発明の一実施形態では、ＴＸ擬似ＦＩＦＯ３１４は前述
の「擬似」ＦＩＦＯなので、パケット情報グラバは、シ
ミュレートされたホスト・メモリ３１２側でもシミュレ
ートされた物理層側３１６でも実施することができる。
そのようなパケット情報グラバ（図示せず）は、適当な
擬似ＦＩＦＯを検索し、セル・グラバ４０２またはパケ
ット・グラバ４１０によって捕捉されたパケット情報に
対応するパケット情報を捕捉する。パケット情報グラバ
は、対応するパケット情報が受信側プロセス（シミュレ
ートされたホスト・メモリ３１２またはシミュレートさ
れた物理層３１６）によって処理されたかどうかを示す
擬似ＦＩＦＯ中の各パケット情報ごとのフラグを検査す
ることによってこのタスクを形成する。パケット情報
は、すでに処理されているパケット情報エントリをスキ
ップし、セル・グラバ４０２によって捕捉されたパケッ
ト情報に対応する未処理の適当なパケット情報を捕捉す
る。比較器４０４は次いで、固有の情報をパケット中の
対応する情報と比較し、試験結果が合格であるか、それ
とも不合格であるかを判定する。
【００２０】セル生成装置４０８を含むパケット生成装
置４０６は、シミュレートされたホスト・システム３１
２へ送信されるパケットの形で試験情報を生成する。同
時に、パケットの固有の情報がＲＸ擬似ＦＩＦＯ３１８
に記憶される。パケットが、ネットワーク・トランスポ
ータ３１０を介して、シミュレートされたホスト・シス
テム３１２へ送信された後、パケット・グラバ４１０は
パケットを捕捉し、ＲＸ比較機構４１２へ送信する。同
時に、対応する固有の情報がＲＸ擬似ＦＩＦＯ３１８か
らＲＸ比較機構４１２へ送信される。ＲＸ比較機構４１
２は、シミュレートされたホスト・メモリ３１２によっ
て受信されたパケットのＣＲＣと、そのパケットのため
にＲＸ擬似ＦＩＦＯ３１８内に置かれたＣＲＣとの間の
ＣＲＣ比較を実行し、ネットワーク・トランスポータ３
１０が試験に合格するかどうかが判定される。
【００２１】図５は、例示的なＡＴＭセルの通常のフォ
ーマットを示す。ＡＴＭセル５００は様々なフィールド
を有する。例示的なこのセル５００は５３バイトを有す
る。第１のバイトはＧＦＣ（汎用フロー制御）フィール
ドとＶＰＩ（仮想パス・インディケータ）フィールドと
を有する。第２のバイトは、ＶＰＩフィールドとＶＣＩ
（仮想チャネル識別子）フィールドとを有する。第３の
バイトはＶＣＩフィールドを有する。第４のバイトは、
ＶＣＩフィールドと、ＰＴＩ（ペイロード・タイプ・イ
ンディケータ）フィールドと、ＣＬＰ（セル喪失優先順
位）フィールドとを有する。第５のバイトは、ＨＥＣ
（ヘッダ・エラー・コード）フィールドを有する。セル
の残りの部分は、４８バイトのデータからなる。これら
のフィールドは、セルまたは対応するパケットが試験中
のネットワーク・トランスポータにポストされたときに
コピーしＦＩＦＯに保存することができる例示的な固有
の情報を表す。ＰＴＩフィールドは、３ビット・フィー
ルドであり、対応するセルがデータ・セルであるか、そ
れともＲＭ（資源管理）セルであるかを定義するもので
よい。ＣＬＰフィールド（セル喪失優先順位）は、対応
するセルを優先順位付けるために使用される１ビット・
フィールドでよい。ＣＬＰフィールドを通じて示される
高い優先順位のセルは、低い優先順位のセルよりも前に
送信することができる。ＰＴＩフィールドは、データ・
セルがパケットの最後のセルである（ＥＯＰ）か、それ
ともパケットの最後のセルではない（ＮＥＯＰ）かも示
す。ＶＰＩは、所与のセルを送信すべき特定の仮想パス
を示す。ＶＣＩは、セルが送信されるパケットの仮想チ
ャネルを示す。セルが破壊された場合、そのセルはドロ
ップされる。ＨＥＣは、バイト１、２、３、４に関する
エラー訂正コードである。ＨＥＣ値に基づいて、ヘッダ
が破壊されているかどうかを知ることができる。
【００２２】図６は、ＴＸ擬似ＦＩＦＯ３１８およびＲ
Ｘ擬似ＦＩＦＯ３１４の例示的なフォーマットを示す。
ＦＩＦＯデータ・フォーマットは、ネットワーク・トラ
ンスポータを試験するために使用されるデータ（セルま
たはパケット）と同じ深さのものでよい（すなわち、パ
ケットおよびセルと対応する同数のエントリを含むこと
ができる）。フィールドは、上記の図５に対応する説明
で述べた様々なフィールドに対応する。図の擬似ＦＩＦ
Ｏのデータ・フォーマットは、例示的なものに過ぎず、
本発明の特定の実施態様に応じ必要に応じて新しいフィ
ールドを追加することも、あるいはフィールドを削除す
ることもできる。
【００２３】図７は、本発明を使用して試験中のネット
ワーク・トランスポータを検証するためのネットワーキ
ング・アプリケーションを示す。コンピュータ・システ
ム・ネットワーク７１０は、１つまたは複数のＡＴＭネ
ットワーク・インタフェース回路（ＮＩＣ）７１２を組
み込んだホスト・コンピュータ・システム（図示せず）
を含む。ＮＩＣ７１２は、ネットワーク７１０に結合さ
れたホスト・コンピュータ・システム間の非同期データ
転送をイネーブルするためにローカルＡＴＭ交換機７１
４を通じて公衆ＡＴＭ交換機７１６に結合される。別法
として、ＮＩＣ７１２は公衆ＡＴＭ交換機７１６に直接
結合することもできる。図７に示したように、コンピュ
ータ・システム・ネットワーク７１０は、ＡＴＭネット
ワークをサポーティング・フレームワークとして使用す
るイーサネット・ネットワークやトークン・リング・ネ
ットワークなど他のネットワークを接続するゲートウェ
イとして働くローカル・エリア・ネットワーク（「ＬＡ
Ｎ」）エミュレーション７１５の使用を組み込んだコン
ピュータ・システムを含むこともできる。ＮＩＣは、試
験中のネットワーク・トランスポータを検証する本発明
の方法および装置を使用して試験することができる。
【００２４】図８は、シミュレートすることができ、か
つ実際のハードウェアとして実現する前に、試験中のネ
ットワーク・トランスポータを検証する本発明の手法を
適用することができる例示的なチップを示す。ＡＴＭ
ＮＩＣ７１２は、システム・バス８３８を通じて、ＡＴ
Ｍプロトコルに従って動作するネットワーク媒体８４０
に結合されたホスト・コンピュータ・システムとのイン
タフェースをとる。
【００２５】図のＡＴＭ ＮＩＣ７１２は、システム・
バス・インタフェース８２０と、汎用入出力（「ＧＩ
Ｏ」）インタフェース８２４と、システム・ＡＴＭ層コ
ア８２２と、ローカル・スレーブ・インタフェース８２
６と、送信（ＴＸ）ＦＩＦＯアレイ８２８と、受信（Ｒ
Ｘ）ＦＩＦＯアレイ８３０と、媒体インタフェース８３
２と、外部バッファ・メモリ・インタフェース８３４
と、クロック合成回路８３６とを含む。
【００２６】ネットワーク・インタフェース回路７１２
の要素８２０ないし８３６は共働して、複数の帯域幅群
として動的に割り振られた複数のチャネルを通じてネッ
トワーク中のホスト・コンピュータと他のコンピュータ
との間でデータを非同期的に転送する。ネットワーク・
インタフェース回路７１２の要素は全体として、ホスト
・コンピュータ・システムのシステム・バス８３８に結
合されたマルチチャネル・インテリジェント直接メモリ
・アクセス（ＤＭＡ）制御装置として機能する。好まし
い実施形態では、複数の送信チャネルおよび受信チャネ
ルが、フル二重１５５／６２２Ｍｂｐｓ（毎秒メガビッ
ト）物理リンクを使用する仮想接続として実施される。
複数のデータ・パケットが、システム・バス８３８を介
し外部バッファ・メモリ・インタフェース８３４を介し
て外部バッファ・メモリ８４２へ至るそれぞれの異なる
チャネルへ送られ、媒体インタフェース８３２を通じて
媒体８４０へ送信できるようにシステム及びＡＴＭ層コ
ア８２２によって送信セルとしてセグメント化される。
【００２７】コア８２２は、受信パケットの再アセンブ
リを容易にする再アセンブリ論理機構も備える。ＴＸ
ＦＩＦＯ８２８およびＲＸ ＦＩＦＯ８３０は、コア８
２２と媒体インタフェース８３２との間に結合され、そ
れぞれ、送信パケットおよび受信パケットの送信セル・
ペイロードおよび受信セル・ペイロードをステージング
するために使用される。媒体インタフェース８３２は、
クロック合成回路８３６から提供されるクロック信号に
よって駆動され、ネットワークの媒体８４０との間でセ
ルを送受信する。好ましくは、媒体、したがって媒体イ
ンタフェース８３２は、ＡＴＭフォーラム暫定仕様によ
って規定されたＡＴＭ汎用試験及び動作物理インタフェ
ース（「ＵＴＯＰＩＡ」）規格を満たす。クロック合成
回路８３６は、ＵＴＯＰＩＡ仕様を満たすために、２０
ＭＨｚのクロック信号と４０ＭＨｚのクロック信号のど
ちらかを提供し、媒体インタフェース８３２が、１５５
Ｍｂｐｓの場合に８ビット・ストリームを２０ＭＨｚで
サポートし、あるいは６２２Ｍｂｐｓデータ・ストリー
ムの場合に１６ビット・ストリームを４０ＭＨｚでサポ
ートすることができるようにする。
【００２８】本発明の実施形態では、媒体インタフェー
ス８３２は、それぞれ、ＴＸ ＦＩＦＯ８２８から得た
４バイト・セル・ヘッダと４８バイト・ペイロードとを
有する、５２バイト・データ・セルを受信する。媒体イ
ンタフェース８３２は、媒体８４０に５３バイト・デー
タを提供する前に、チェックサムをセル・ヘッダの第５
のバイトとして各セルに挿入する。逆に、媒体インタフ
ェース８３２は、媒体８４０からセルを受信すると、各
セルの第５のバイト中のチェックサムを調べ、そのチェ
ックサムが正しいかどうかを判定する。そうである場合
は、チェックサムを表すバイトがセルから除去され、セ
ルがＲＸ ＦＩＦＯ８３０へ転送される。そうでない場
合は、セル全体がドロップされる。
【００２９】ネットワーク・インタフェース回路７１２
は、ホスト・コンピュータ・システム上で実行されるア
プリケーションには非同期転送のセル記述の詳細が分か
らないようにする。本目的のため、ホスト・コンピュー
タ・システム上で実行されるアプリケーションが、ラッ
プアラウンド送信リングおよび受信リングをパケット・
インタフェースと共に使用して送信データおよび受信デ
ータを管理すると仮定される。しかし、本発明は、他の
データ構造を使用して送信データおよび受信データを管
理するホスト・コンピュータ・システム上で実施される
アプリケーションと共に実施することができる。
【００３０】システム・バス・インタフェース８２０お
よび汎用入出力インタフェース８２４は、ホスト・コン
ピュータ・システムには媒体８４０への転送の詳細が分
からないようにする。さらに、コア８２２にはシステム
・バス８３８およびホスト・データ構造の詳細は分から
ない。本発明の好ましい実施形態では、アメリカ電子電
気学界（「ＩＥＥＥ」）規格１４９６仕様に指定された
ように、システム・バスはＳバスである。システム・バ
ス・インタフェース８２０は、システム・バス、本発明
の例ではＳバスの仕様に従って通信するように構成され
る。
【００３１】システム・バス・インタフェース８２０を
それぞれの異なるホスト・コンピュータ・システム・バ
スに整合するように構成できることが企図される。シス
テム・バス・インタフェース８２０は、汎用入出力イン
タフェース８２４によって指定されたプロトコルに従っ
てデータを送受信するようにも構成される。汎用入出力
インタフェース８２４は、コア８２２がホスト・コンピ
ュータと通信するための特有のインタフェースを形成す
る。したがって、コア８２２は、それぞれの異なるホス
ト・コンピュータ・システムおよびバスとのインタフェ
ースをとるＮＩＣ７１２のそれぞれの異なる実施形態ご
とに異なるものである必要はない。
【００３２】記述子リング８５２および完了リング８５
４を含むホスト・メモリ８５０がシステム・バス８３８
に結合される。ホスト・メモリ８５０は、ＮＩＣ７１２
を通じて媒体８４０からパケットを受信することができ
る。パケットがホスト・メモリ８５０に入ると、ソフト
ウェアは、受信したパケットを受け入れ、記述子リング
８５２から読み取る。ソフトウェアは、ＤＭＡ状態を得
ると、パケット中のデータをバッファ８５６内へ移動
し、ＤＭＡ状態を完了リング８５４上に置く。
【００３３】図９は、図８に示したネットワーク・トラ
ンスポータを試験するために実施される本発明の実施形
態を示す。ＮＩＣは、Ｓバス・ベースのネットワーク・
トランスポータであり、ＡＴＭ ＳＡＲ（セグメント化
および再アセンブリ）機能を実施する。ＮＩＣは、３２
ビット・モードと６４ビット・モードの両方と、６４バ
イトまでのバーストをサポートすることができる。ネッ
トワーク・トランスポータ８００は、３つのブロック、
すなわち入出力（ＩＯ）、送信（ＴＸ）、受信（ＲＸ）
に分割される。送信ブロックと受信ブロックは共に、Ａ
ＴＭ ＳＡＲ機能を実行する。ネットワーク・トランス
ポータは、ＳバスＨＭ（ホスト・メモリ）インタフェー
ス・カードの核である。
【００３４】ホスト環境と物理環境は、ネットワーク・
トランスポータ８００、ＴＸ擬似ＦＩＦＯ３１４、ＲＸ
擬似ＦＩＦＯ３１８のみを通じて通信する。送信動作で
は、ホスト環境は、ネットワーク・トランスポータ８０
０にパケットをポストし、ＴＸ擬似ＦＩＦＯ３１４内へ
１つのエントリを送信する。セルが物理環境から出る
と、物理環境はパケットを形成するようにセルを構成す
る。パケットが形成された後、物理環境は、ＴＸ擬似Ｆ
ＩＦＯ３１４から適当なエントリを削除し、パケットを
検証する。反対の方向へ実行されることを除いて同じこ
とがＲＸ擬似ＦＩＦＯ３１８にも当てはまる。
【００３５】ＴＸ擬似ＦＩＦＯは、幅１１０ビットおよ
び深さ５１２エントリのＦＩＦＯとして実施することが
できる。ＲＸ擬似ＦＩＦＯ３１８は、幅１０９ビットお
よび深さ４０９６エントリのＦＩＦＯとして実施するこ
とができる。ＦＩＦＯのフィールドの数は、ネットワー
ク・トランスポータの一端から他端へ送信する必要があ
る情報に依存する。ＦＩＦＯの深さは、ホスト環境側
（ＴＸ擬似ＦＩＦＯ）および物理環境側（ＲＸ擬似ＦＩ
ＦＯ）で待機させることができるパケットの数に依存す
る。この手法の１つの利点は、ＣＲＣ検査が使用される
ことである。送信する必要があるパケットがホスト環境
によってポストされるとき、ＣＲＣが、その特定のパケ
ットの他のヘッダ情報と共にＴＸ擬似ＦＩＦＯ３１４に
書き込まれる。物理環境側は、このＣＲＣおよび他の情
報を検索し、この情報を、ネットワーク・トランスポー
タ８００を通じて送信されたパケットの情報と比較し、
データの完全性を検証する。この手法によって、両側で
データを記憶し、そのデータを個別に比較し、それによ
ってシミュレーションを完了し最終結果を生成するため
に多量のメモリおよび長い時間を費やすことが回避され
る。
【００３６】図１０は、本発明の例示的な実施形態が従
うことができる一般的なステップを示す流れ図である。
ステップ１０で、物理環境またはホスト・メモリからパ
ケットが到着する。ステップ１１で、ＣＲＣとその他の
情報とを含む、パケットの固有の情報が適当なＦＩＦＯ
に書き込まれる。ステップ１２で、パケットがチップに
ポスト（投函）される。ステップ１３で、パケットが試
験中のチップによって処理される。ステップ１４で、パ
ケットがチップの他方の側に（ホスト・メモリ環境また
は物理環境に）到着する。ステップ１５で、パケットが
他方の側によって処理され、ＣＲＣとパケットの他の情
報が計算される。ステップ１６で、適当なＦＩＦＯから
適当なエントリが検索される。ステップ１７で、パケッ
トに関するＣＲＣおよびその他の情報が、ＦＩＦＯから
得た適当なパケット情報と比較される。ステップ１８
で、結果の比較がユーザに示される。これらのステップ
は、もはやパケットがなくなり、すなわち試験データが
なくなるまで繰り返され、ステップ１９で最終結果がユ
ーザに示される。
【００３７】試験中のネットワーク・トランスポータを
検証する方法および装置について説明した。試験中のシ
ミュレートされたネットワーク・トランスポータによっ
て処理すべき試験パケットは、シミュレートされたホス
ト・システムとシミュレートされた物理環境との間で転
送される。パケットが、シミュレートされたネットワー
ク・トランスポータにポストされるのと同時に、そのパ
ケットに対応する固有の情報が擬似ＦＩＦＯに書き込ま
れ、擬似ＦＩＦＯは、ネットワーク・トランスポータに
よってパケットが出力されるまでこの固有の情報を保持
する。シミュレートされたネットワーク・トランスポー
タがパケットの処理を完了し、シミュレートされたネッ
トワーク・トランスポータの他方の側にパケットを出力
した後、パケットのＣＲＣおよびその他の情報が計算さ
れ、ＦＩＦＯ中の対応するエントリと比較される。パケ
ットの情報とＦＩＦＯ中のエントリが同じである場合、
試験中のネットワーク・トランスポータは、特定のパケ
ットに関する試験に合格し、そうでない場合、ユーザに
エラー・メッセージを出力することができる。
【００３８】パケットに関する結果が生成された後、Ｆ
ＩＦＯ中の対応する項目が破棄され、そのエントリによ
って占められていたメモリ空間が、将来使用できるよう
に解放される。パケットの情報が比較されそのパケット
に関する試験結果が得られるたびにメモリ空間が解放さ
れるので、本発明の手法は、従来型の手法とは異なり大
量のメモリ空間を使用することを必要としない。また、
試験者／ユーザが各パケットの試験時に各パケットごと
の試験結果を得ることができるので、ユーザは、シミュ
レートされたネットワーク・トランスポータを通じてパ
ケットが処理された直後にエラー・データに応答するこ
とができる。したがって、シミュレーションが終了する
までユーザに試験結果を提供しない従来型の手法とは異
なり、本発明の手法では、試験結果を迅速にユーザに提
供する方法および装置が可能になる。
【００３９】例示的なある実施形態を詳しく説明し、添
付の図面に示したが、当業者なら様々な他の修正例を構
想することができるので、そのような実施形態が広範囲
な本発明を例示するものに過ぎず、本発明を制限するも
のではなく、かつ本発明が、図示し説明した特定の構成
および構造に制限されないことが理解されよう。
【図面の簡単な説明】
【図１】 試験中のネットワーク・トランスポータの検
証の簡単な例を示す図である。
【図２】 コンピュータ上で使用される本発明の例示的
な実施形態を示すブロック図である。
【図３】 本発明の例示的な実施形態を示す図である。
【図４】 本発明のより詳細な実施形態を示す図であ
る。
【図５】 例示的なセルの例示的なフォーマットを示す
図である。
【図６】 ＴＸ擬似ＦＩＦＯ３１８およびＲＸ擬似ＦＩ
ＦＯ３１４の例示的なフォーマットを示す図である。
【図７】 試験中のネットワーク・トランスポータを検
証するために本発明を使用することができるネットワー
キング・アプリケーションを示す図である。
【図８】 シミュレートすることができ、かつ実際のハ
ードウェアとして実現する前に、試験中のネットワーク
・トランスポータを検証する本発明の手法を適用するこ
とができる例示的なチップを示す図である。
【図９】 図８に示したネットワーク・トランスポータ
を試験するために実施される本発明の実施形態を示す図
である。
【図１０】 本発明の例示的な実施形態が従うことがで
きる一般的なステップを示す流れ図である。
【符号の説明】
３１０ ネットワーク・トランスポータ ３１２ ホスト・メモリ ３１４ ＴＸ擬似ＦＩＦＯ ３１６ シミュレートされた物理層 ３１８ ＲＸ擬似ＦＩＦＯ ３１９ 外部メモリ・バッファ ４００ パケット・ポスタ ４０２ セル・グラバ ４０４ 比較器 ４０６ パケット生成装置 ４０８ セル生成装置 ４１０ パケット・グラバ ４１２ ＲＸ比較機構
フロントページの続き (72)発明者 サンデラジ・ブイ・パラニラジ アメリカ合衆国 94536・カリフォルニア 州 フレモント・バーリントン テラス・ 2674 (72)発明者 アンドレ・ジェイ・ゲイタン アメリカ合衆国 94587・カリフォルニア 州 ユニオン シティ・オジェイ ルー プ・4578

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 試験中のネットワーク・トランスポータ
    を検証する方法であって、 第１の１組の複数の構成要素を有するデータ・パケット
    を、最初のシーケンスを有する順序で前記ネットワーク
    ・トランスポータへ送るステップと、 前記データ・パケットの前記第１の１組の複数の構成要
    素を前記ネットワーク・トランスポータから受けるステ
    ップと、 前記第１の１組の複数の構成要素が、前記最初のシーケ
    ンスとは異なる順序で受けた場合に、前記第１の１組の
    複数の構成要素を再順序付けするステップと、 前記第１の１組の複数の構成要素を前記パケットの対応
    する第２の１組の複数の構成要素と比較するステップと
    を含むことを特徴とする方法。
  2. 【請求項２】 さらに、前記パケットに対応する前記複
    数の構成要素を先入れ先出しバッファに書き込むステッ
    プを含むことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 さらに、前記ネットワーク・トランスポ
    ータに前記パケットをポストするステップを含むことを
    特徴とする請求項２に記載の方法。
  4. 【請求項４】 試験中のネットワーク・トランスポータ
    を検証する装置であって、 試験のために前記ネットワーク・トランスポータにパケ
    ットを送る際に前記パケットの第１の１組の複数の構成
    要素を記憶する先入れ先出しバッファと、 前記先入れ先出しバッファに結合され、前記第１の１組
    の複数の構成要素を前記パケットの対応する第２の１組
    の複数の構成要素と比較する比較器とを備え、前記第２
    の１組の複数の構成要素は、前記ネットワーク・トラン
    スポータによって前記パケットが処理され前記ネットワ
    ーク・トランスポータの他方の側に出力されたときに前
    記パケットから抽出されることを特徴とする装置。
  5. 【請求項５】 さらに、前記パケットに対応する前記第
    １の１組の複数の構成要素を先入れ先出しバッファに書
    き込み、前記ネットワーク・トランスポータに前記パケ
    ットをポストするための、前記ネットワーク・トランス
    ポータに結合されたホスト側のパケット・ポスタを備え
    ることを特徴とする請求項４に記載の装置。
  6. 【請求項６】 さらに、前記パケットのすべてのセルが
    前記ネットワーク・トランスポータから捕捉されるま
    で、前記ホスト側で前記パケット・ポスタによってポス
    トされた前記パケットに対応するセルを前記ネットワー
    ク・トランスポータから捕捉するための、前記ネットワ
    ーク・トランスポータに結合されたセル・グラバを物理
    側に備えることを特徴とする請求項２に記載の方法。
  7. 【請求項７】 さらに、前記物理側から前記ネットワー
    ク・トランスポータにポストすべき前記パケットを生成
    し、かつ前記パケットの前記第１の１組の複数の構成要
    素を前記先入れ先出しバッファに書き込むための、前記
    ネットワーク・トランスポータに結合されたパケット生
    成装置を前記物理側に備えることを特徴とする請求項４
    に記載の装置。
  8. 【請求項８】 さらに、前記物理側で前記パケット生成
    装置によって前記ネットワーク・トランスポータにポス
    トされた前記パケットを捕捉するための、前記ホスト側
    で前記ネットワーク・トランスポータに結合されたパケ
    ット・グラバを備えることを特徴とする請求項４に記載
    の装置。
  9. 【請求項９】 前記比較器がさらに、前記パケット生成
    装置によって前記先入れ先出しバッファに書き込まれた
    前記パケットの前記第１の１組の情報を前記先入れ先出
    しバッファから検索し、前記第１の１組の情報と、前記
    パケット・グラバによって前記ネットワーク・トランス
    ポータから捕捉された前記パケットの前記第２の１組の
    情報を比較するための、前記パケット・グラバに結合さ
    れたＲＸ比較機構を備えることを特徴とする請求項４に
    記載の装置。
  10. 【請求項１０】 試験中のネットワーク・トランスポー
    タを検証するコンピュータ・システムであって、 前記ネットワーク・トランスポータにパケットを送る際
    に前記パケットの第１の１組の試験情報を記憶する先入
    れ先出しバッファと、 前記先入れ先出しバッファに結合され、前記第１の１組
    の複数の試験情報を前記パケットが前記ネットワーク・
    トランスポータによって処理され前記ネットワーク・ト
    ランスポータの他方の側に出力されると前記パケットか
    ら抽出される、前記パケットの対応する第２の１組の複
    数の試験情報と比較する比較器とを記憶する記憶要素
    と、 前記記憶要素に結合され、前記比較器を駆動するプロセ
    ッサとを備えることを特徴とするコンピュータ・システ
    ム。
  11. 【請求項１１】 さらに、前記パケットに対応する前記
    第１の１組の複数の構成要素を前記先入れ先出しバッフ
    ァに書き込み、前記ネットワーク・トランスポータに前
    記パケットを送る、前記ネットワーク・トランスポータ
    に結合されたパケット・ポスタをホスト側に備えること
    を特徴とする請求項１０に記載のシステム。
  12. 【請求項１２】 さらに、前記ネットワーク・トランス
    ポータから前記パケットのすべてのセルが捕捉されるま
    で、前記ホスト側で前記パケット・ポスタによってポス
    トされた前記パケットに対応するセルを前記ネットワー
    ク・トランスポータから捕捉する、前記ネットワーク・
    トランスポータに結合されたセル・グラバを物理側に備
    えることを特徴とする請求項１０に記載のシステム。
  13. 【請求項１３】 さらに、前記物理側から前記ネットワ
    ーク・トランスポータにポストすべき前記パケットを生
    成し、前記パケットの前記第１の１組の複数の試験情報
    を前記先入れ先出しバッファに書き込む、前記ネットワ
    ーク・トランスポータに結合されたパケット生成装置を
    前記物理側に備えることを特徴とする請求項１０に記載
    のシステム。
  14. 【請求項１４】 さらに、前記物理側で前記パケット生
    成装置によって前記ネットワーク・トランスポータにポ
    ストされた前記パケットを捕捉する、前記ホスト側で前
    記ネットワーク・トランスポータに結合されたパケット
    ・グラバを備えることを特徴とする請求項１０に記載の
    システム。
JP30866296A 1995-11-06 1996-11-06 ネットワーキング環境におけるネットワーク・トランスポータの検証 Expired - Lifetime JP3802166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/554,609 US5673279A (en) 1995-11-06 1995-11-06 Verification of network transporter in networking environments
US08/554,609 1995-11-06

Publications (2)

Publication Number Publication Date
JPH09270807A true JPH09270807A (ja) 1997-10-14
JP3802166B2 JP3802166B2 (ja) 2006-07-26

Family

ID=24213998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30866296A Expired - Lifetime JP3802166B2 (ja) 1995-11-06 1996-11-06 ネットワーキング環境におけるネットワーク・トランスポータの検証

Country Status (5)

Country Link
US (1) US5673279A (ja)
EP (1) EP0772371B1 (ja)
JP (1) JP3802166B2 (ja)
CA (1) CA2189619A1 (ja)
SG (1) SG79207A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793953A (en) * 1995-07-07 1998-08-11 Sun Microsystems, Inc. Method and apparatus for allowing packet data to be separated over multiple bus targets
US5870628A (en) * 1996-06-11 1999-02-09 International Business Machines Corporation Adaptor for receiving and processing asynchronous transfer mode cells within a computer network
DE19653551C1 (de) * 1996-12-20 1998-02-05 Siemens Ag Verfahren zur Überprüfung der Funktionsfähigkeit einer Recheneinheit
GB2332333B (en) 1997-12-09 2003-01-15 Sony Uk Ltd An ATM re-assembly circuit and method
US6182267B1 (en) * 1998-11-20 2001-01-30 Cisco Technology, Inc. Ensuring accurate data checksum
US6782503B1 (en) * 2000-11-28 2004-08-24 Nortel Networks Limited Generating a signature to add to a test packet to achieve a target check value
US6775804B1 (en) 2000-11-28 2004-08-10 Nortel Networks Limited Determining integrity of a packet
US20020108094A1 (en) * 2001-02-06 2002-08-08 Michael Scurry System and method for designing integrated circuits
US7003715B1 (en) 2001-03-30 2006-02-21 Cisco Technology, Inc. Galois field multiply accumulator
US6983414B1 (en) 2001-03-30 2006-01-03 Cisco Technology, Inc. Error insertion circuit for SONET forward error correction
US7124064B1 (en) * 2001-03-30 2006-10-17 Cisco Technology, Inc. Automatic generation of hardware description language code for complex polynomial functions
US7447982B1 (en) 2001-03-30 2008-11-04 Cisco Technology, Inc. BCH forward error correction decoder
US20020169815A1 (en) * 2001-05-10 2002-11-14 Francis Wong Method and apparatus for configuration independent simulation of network layer conditions
TW528977B (en) * 2001-12-19 2003-04-21 Inst Information Industry Software simulation method for multi-access network
JP4435180B2 (ja) * 2004-12-28 2010-03-17 東芝ストレージデバイス株式会社 メモリ診断方法
US7809870B2 (en) * 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
JP4983287B2 (ja) * 2007-02-13 2012-07-25 富士通株式会社 ルール検証装置およびルール検証方法
US9253062B2 (en) * 2011-12-23 2016-02-02 Ixia Byte by byte received data integrity check

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1431218A (en) * 1973-06-15 1976-04-07 Marconi Co Ltd Pseudorandom binary sequence error counters
US3995258A (en) * 1975-06-30 1976-11-30 Honeywell Information Systems, Inc. Data processing system having a data integrity technique
US4108359A (en) * 1977-03-30 1978-08-22 The United States Of America As Represented By The Secretary Of The Army Apparatus for verifying the execution of a sequence of coded instructions
US4622669A (en) * 1983-02-07 1986-11-11 Motorola, Inc. Test module for asynchronous bus
JPH036156A (ja) * 1989-06-01 1991-01-11 Mitsubishi Electric Corp データ伝送路障害検知回路
US5142538A (en) * 1990-04-19 1992-08-25 Photonics Corporation Link protocol for rs 232 communications
JPH04127743A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 広帯域ｉｓｄｎにおける伝送路試験方式
JPH04284754A (ja) * 1991-03-14 1992-10-09 Fujitsu Ltd Ａｔｍ交換装置
DE4217003A1 (de) * 1992-05-22 1993-11-25 Sel Alcatel Ag Verfahren und Schaltungsanordnung zum Wiederherstellen der richtigen Anzahl von Zellen einer gestörten ATM-Verbindung
US5450425A (en) * 1993-11-19 1995-09-12 Multi-Tech Systems, Inc. Protocol for communication of a data packet

Also Published As

Publication number Publication date
SG79207A1 (en) 2001-03-20
EP0772371A1 (en) 1997-05-07
JP3802166B2 (ja) 2006-07-26
EP0772371B1 (en) 2004-01-02
CA2189619A1 (en) 1997-05-07
US5673279A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JP3802166B2 (ja) ネットワーキング環境におけるネットワーク・トランスポータの検証
JP3872342B2 (ja) ネットワークのための装置およびスケーラブル・ネットワーク・プロセッサ
JP3817477B2 (ja) Ｖｌｓｉネットワーク・プロセッサ及び方法
EP1208447B1 (en) Network processor, memory organization and methods
US7590057B2 (en) Network switch and components and method of operation
EP0772130A1 (en) Method and apparatus for transmission and processing of virtual commands
JPH08223182A (ja) ルーティング情報の格納及び取り出しのシステム及び方法
EP0895375A2 (en) Multiple stream traffic emulator
US5237569A (en) Method and system for transmitting HDLC data via ATM network
JP2000312220A (ja) データ転送システム及びその転送方法
US5825765A (en) Communication network based on ATM for general purpose computers
US6421343B1 (en) Asynchronous transfer mode host adapter apparatus with ability of shared media access
WO1995014269A1 (en) A high-performance host interface for networks carrying connectionless traffic
JP3291866B2 (ja) データ受信方式及び通信制御装置
US5920564A (en) Method and apparatus for direct memory access on transmit complete
JP3471515B2 (ja) サイクリック通信制御方法およびサイクリック通信装置
JP2004153810A (ja) データ・ネットワーク試験装置におけるメモリ資源を管理するための方法
KR100236941B1 (ko) 비동기 전달 모드 셀 세그멘테이션 시스템의 직접 메모리 읽기및 셀 송출 장치
KR100212832B1 (ko) Atm 어답터의 유토피아 수신접속장치
KR100212831B1 (ko) Atm 어답터의 유토피아 송신접속장치
KR100204488B1 (ko) 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법
KR100211065B1 (ko) 복수의 고정비트율 데이터 송수신이 가능한 회로
KR100204489B1 (ko) 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치
Kuhn et al. A Multiprotocol ATM/AAL Network Interface Chip
Traw ‘Host Interfacing at a Gigabit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term