JPH09266318A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JPH09266318A
JPH09266318A JP7601496A JP7601496A JPH09266318A JP H09266318 A JPH09266318 A JP H09266318A JP 7601496 A JP7601496 A JP 7601496A JP 7601496 A JP7601496 A JP 7601496A JP H09266318 A JPH09266318 A JP H09266318A
Authority
JP
Japan
Prior art keywords
thin film
amorphous silicon
manufacturing
film transistor
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7601496A
Other languages
Japanese (ja)
Inventor
Yukiharu Uraoka
行治 浦岡
Akiko Michibayashi
亜希子 道林
Tetsuya Kawamura
哲也 川村
Hiroshi Tsutsu
博司 筒
Tatsuo Yoshioka
達男 吉岡
Mamoru Furuta
守 古田
Shigeki Maekawa
茂樹 前川
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7601496A priority Critical patent/JPH09266318A/en
Publication of JPH09266318A publication Critical patent/JPH09266318A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin film transistor which is capable of further activating impurities and recovering damages simultaneously. SOLUTION: An oxide film 15 is formed on a glass board 10 based on a CVD method. An amorphous silicon thin film 20 is formed thereon based on the CVD method. A resist 30 whose pattern is identical to a gate electrode, is formed on this layer. With this as a mask, phosphorous (P) is ion-doped with a low energy of 10 keV and below and under the condition of about 1E15 (cm-<2> ), thereby forming a source drain area 60. And the resist 30 is removed so that the surface of the amorphous silicon thin film 20 may be exposed, thereby irradiating it with an excimer laser 50 whose energy exceeds 300mJ/cm<2> and in a range which does not allow an abrasion to be produced, which serves to crystallize and activate impurities and recover the damages thus received. Then, when a gate insulation film 70 and a gate electrode 80 are formed on the silicon thin film 20, a thin film transistor is available.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、液晶表示
装置等に使用する薄膜トランジスタの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor used in, for example, a liquid crystal display device.

【0002】[0002]

【従来の技術】従来から、薄膜トランジスタのソースド
レイン領域の不純物を活性化するために、水素プラズマ
中での高温アニール処理が行われている。なお、前記
「活性化」とは注入された不純物原子または分子から、
電気的な伝導(導電性)に寄与するキャリアを放出させ
ることを意味する。
2. Description of the Related Art Conventionally, high temperature annealing treatment in hydrogen plasma has been carried out in order to activate impurities in a source / drain region of a thin film transistor. In addition, the above-mentioned "activation" means from the implanted impurity atoms or molecules,
This means that carriers that contribute to electrical conduction (conductivity) are released.

【0003】[0003]

【発明が解決しようとする課題】しかし、アモルファス
シリコン薄膜やポリシリコン薄膜に不純物をドーピング
すると、前記薄膜がダメージを受ける。このダメージ
は、高いエネルギーを持った不純物原子または分子が前
記薄膜に衝突した際、格子欠陥が起こることであり、こ
のダメージが大きな場合、転移ループが発生したりす
る。前記格子欠陥は、トランジスタ特性の移動度や信頼
性劣化に影響を及ぼすという問題がある。特に、チャネ
ル領域内のソースドレイン近傍のダメージはトランジス
タの特性に及ぼす影響が大きい。このため、不純物の活
性化処理は、注入時のダメージの回復も同時に行う必要
があるが、前記従来の方法では不純物の活性化はできて
も、ダメージの回復はできなかった。
However, when an amorphous silicon thin film or a polysilicon thin film is doped with impurities, the thin film is damaged. This damage is that when an impurity atom or molecule having high energy collides with the thin film, a lattice defect occurs, and if this damage is large, a transition loop may occur. The lattice defect has a problem that it affects mobility of transistor characteristics and deterioration of reliability. In particular, damage in the vicinity of the source / drain in the channel region has a great influence on the characteristics of the transistor. Therefore, the activation process of the impurities needs to recover the damage at the same time as the implantation. However, the conventional method could activate the impurities but not recover the damage.

【0004】本発明は、前記従来の問題を解決するため
に、不純物の活性化と薄膜トランジスタのダメージの回
復を同時に行うことが可能な薄膜トランジスタの製造方
法を提供することを目的とする。
In order to solve the conventional problems described above, an object of the present invention is to provide a method of manufacturing a thin film transistor capable of simultaneously activating impurities and recovering damage to the thin film transistor.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に、本発明の第1番目の薄膜トランジスタの製造方法
は、ガラス基板上に形成されたアモルファスシリコン薄
膜にドナーまたはアクセプター型の不純物を注入し、つ
いでレーザーアニール処理により前記不純物の活性化と
前記アモルファスシリコン薄膜の結晶化と前記不純物の
注入により発生したダメージの回復とを同時に行うとい
う構成をとる。
In order to achieve the above object, the first method of manufacturing a thin film transistor according to the present invention is to implant a donor or acceptor type impurity into an amorphous silicon thin film formed on a glass substrate. Then, a configuration is adopted in which the activation of the impurities, the crystallization of the amorphous silicon thin film, and the recovery of the damage caused by the implantation of the impurities are simultaneously performed by a laser annealing process.

【0006】すなわち、注入時のダメージを回復するに
は、歪んだ結晶格子が元にもどるためのエネルギーを与
えなければならないが、本発明者らは、このエネルギー
付与の方法について種々検討を行なった。その結果、レ
ーザーを用いるという着想を得、この着想に基づき一連
の研究を行なったところ、レーザー照射により不純物を
活性化できると同時に、結晶格子にエネルギーを与え、
注入によりひずんだ結晶構造を元にもどすことができる
ことを見出し本発明に到達した。本発明により得られた
薄膜トランジスタは、キャリアが捕獲されることなく、
高い移動度をもった高性能のデバイスとなり、またキャ
リアが経時的に捕獲される信頼性劣化現象に対しても大
きな耐性を持つようになる。なお、これらのことは、以
下の本発明の第2番目および第3番目の薄膜トランジス
タの製造方法においても同様である。
That is, in order to recover the damage at the time of implantation, energy for returning the distorted crystal lattice to the original state must be applied, but the present inventors have conducted various studies on the method of applying this energy. . As a result, I got the idea of using a laser, and when I conducted a series of research based on this idea, I was able to activate impurities by laser irradiation and at the same time give energy to the crystal lattice,
The inventors have found that the distorted crystal structure can be restored by the injection, and have reached the present invention. The thin film transistor obtained by the present invention, without the carriers being captured,
It will be a high-performance device with high mobility, and will also be highly resistant to the reliability degradation phenomenon in which carriers are captured over time. The same applies to the following second and third thin film transistor manufacturing methods of the present invention.

【0007】前記「不純物の活性化」は、レーザーアニ
ール処理により、注入された不純物から導電性に寄与す
るキャリアを放出させることによる活性化を意味する。
また、前記本発明の第1番目の薄膜トランジスタの製造
方法において、不純物の注入により発生したダメージ
が、イオン注入によって発生した結晶格子欠陥である場
合、この格子欠陥を修復するためにレーザーアニール処
理を行う。
"Activation of impurities" means activation by releasing carriers that contribute to conductivity from the injected impurities by laser annealing.
In the first method of manufacturing a thin film transistor according to the present invention, when the damage caused by the impurity implantation is a crystal lattice defect caused by the ion implantation, laser annealing treatment is performed to repair the lattice defect. .

【0008】そして、前記本発明の第1番目の薄膜トラ
ンジスタの製造方法において、アモルファスシリコン薄
膜に代えてポリシリコン薄膜を用いてもよい。つぎに、
本発明の第2番目の薄膜トランジスタの製造方法は、ガ
ラス基板上に形成されたアモルファスシリコン薄膜にゲ
ート電極と同じパターンの形状のレジストを形成し、前
記レジストをマスクとしてドナーまたはアクセプター型
の不純物を注入し、前記レジストを剥離し、レーザーア
ニール処理により前記注入された不純物の活性化と前記
アモルファスシリコン薄膜の結晶化と前記不純物の注入
により発生したダメージの回復とを同時に行い、結晶化
した前記シリコン薄膜上にゲート絶縁膜を形成し、この
ゲート絶縁膜上にゲート金属を堆積して前記ゲート電極
を形成するという構成をとる。
In the first method of manufacturing a thin film transistor of the present invention, a polysilicon thin film may be used instead of the amorphous silicon thin film. Next,
A second method of manufacturing a thin film transistor according to the present invention comprises forming a resist having the same pattern as a gate electrode on an amorphous silicon thin film formed on a glass substrate, and implanting a donor or acceptor type impurity using the resist as a mask. Then, the resist is peeled off, the activation of the implanted impurities by laser annealing, the crystallization of the amorphous silicon thin film, and the recovery of the damage caused by the implantation of the impurities are simultaneously performed to crystallize the silicon thin film. A gate insulating film is formed on the gate insulating film, and a gate metal is deposited on the gate insulating film to form the gate electrode.

【0009】この本発明の第2番目の薄膜トランジスタ
の製造方法において、アモルファスシリコン薄膜に代え
てポリシリコン薄膜を用いてもよい。また、前記本発明
の第2番目の薄膜トランジスタの製造方法において、レ
ジストの形成に代えて、アモルファスシリコン薄膜上に
絶縁膜を形成し、その上にゲート金属を堆積させてゲー
ト電極を形成し、このゲート電極をマスクとして不純物
の注入を行い、その後前記ゲート電極を除去し、前記ゲ
ート絶縁膜を通してレーザーアニール処理を行うことも
できる。このようにすると、工程が簡略化されて製造効
率が向上する他、注入時のレジスト劣化によるダストが
出ないという利点がある。
In the second method of manufacturing a thin film transistor according to the present invention, a polysilicon thin film may be used instead of the amorphous silicon thin film. In the second method for manufacturing a thin film transistor of the present invention, instead of forming a resist, an insulating film is formed on an amorphous silicon thin film, and a gate metal is deposited on the insulating film to form a gate electrode. Impurities may be implanted using the gate electrode as a mask, the gate electrode may be removed thereafter, and laser annealing may be performed through the gate insulating film. This has the advantages that the process is simplified and the manufacturing efficiency is improved, and that dust is not generated due to resist deterioration during implantation.

【0010】つぎに、本発明の第3番目の薄膜トランジ
スタの製造方法は、ガラス基板上に形成されたアモルフ
ァスシリコン薄膜にレーザーを照射し、前記アモルファ
スシリコン薄膜の上にゲート絶縁膜を形成し、このゲー
ト絶縁膜の上にゲート金属を堆積してゲート電極を形成
し、この状態で前記アモルファスシリコンにドナーまた
はアクセプター型の不純物を注入し、レーザーアニール
処理により前記注入された不純物の活性化および前記不
純物の注入により発生したダメージの回復を同時に行う
という構成をとる。
Next, in the third method of manufacturing a thin film transistor according to the present invention, a laser is applied to an amorphous silicon thin film formed on a glass substrate to form a gate insulating film on the amorphous silicon thin film. A gate metal is deposited on the gate insulating film to form a gate electrode, and in this state, a donor or acceptor type impurity is injected into the amorphous silicon, and laser annealing treatment activates the injected impurity and the impurity. The damage caused by the injection of is simultaneously recovered.

【0011】前記本発明の第3番目の薄膜トランジスタ
の製造方法において、レーザーアニール処理に先立ち、
アモルファスシリコン薄膜のソースおよびドレイン上の
ゲート絶縁膜を除去してもよい。このようにすると、前
記ソースおよびドレイン領域において、不純物の活性化
およびダメージの回復をより一層効果的に行うことがで
きる。
In the third method of manufacturing a thin film transistor of the present invention, prior to the laser annealing treatment,
The gate insulating film on the source and drain of the amorphous silicon thin film may be removed. This makes it possible to more effectively activate the impurities and recover the damage in the source and drain regions.

【0012】また、前記本発明の第3番目の薄膜トラン
ジスタの製造方法のレーザーアニール処理において、照
射面に対し90度より小さ角度でレーザー照射すると、
アモルファスシリコン薄膜のチャネル領域にもレーザー
のエネルギーを与えることができる。この場合、ガラス
基板を回転させながらレーザー照射を行うと、前記チャ
ネル領域の広い部分にレーザーのエネルギーを均一に与
えることができる。
Further, in the laser annealing treatment of the third method of manufacturing a thin film transistor of the present invention, when the laser irradiation is performed at an angle smaller than 90 degrees with respect to the irradiation surface,
Laser energy can also be applied to the channel region of the amorphous silicon thin film. In this case, when the laser irradiation is performed while rotating the glass substrate, the laser energy can be uniformly applied to the wide portion of the channel region.

【0013】そして、本発明の第3番目の薄膜トランジ
スタの製造方法のレーザーアニール処理において、予め
ガラス基板とアモルファスシリコン薄膜との間にレーザ
ー光を反射する反射板を設け、この状態でレーザー照射
を行い反射光を利用してアモルファスシリコン薄膜のゲ
ート電極直下に対応する界面を活性化することが好まし
い。このようにするとレーザーの照射が広い範囲に及ぶ
こととなる。
Then, in the laser annealing treatment of the third method of manufacturing a thin film transistor of the present invention, a reflector for reflecting laser light is provided in advance between the glass substrate and the amorphous silicon thin film, and laser irradiation is performed in this state. It is preferable to utilize the reflected light to activate the interface corresponding to directly under the gate electrode of the amorphous silicon thin film. In this way, the laser irradiation is spread over a wide range.

【0014】また、本発明の第3番目の薄膜トランジス
タの製造方法のレーザーアニール処理において、ガラス
基板の裏面からレーザーを照射すると、広い部分にレー
ザーのエネルギーを与えることができて好ましい。
Further, in the laser annealing treatment of the third method of manufacturing a thin film transistor of the present invention, it is preferable to irradiate a laser from the back surface of the glass substrate, because the laser energy can be applied to a wide area.

【0015】そして、本発明の全ての薄膜トランジスタ
の製造方法の不純物の注入において、ダメージを低減さ
せるという理由から、注入エネルギーを10keV以下
にすることが好ましく、特に好ましくは1〜8keVの
範囲である。
In the implantation of impurities in all of the thin film transistor manufacturing methods of the present invention, the implantation energy is preferably 10 keV or less, particularly preferably 1 to 8 keV, for the purpose of reducing damage.

【0016】また、本発明の全ての薄膜トランジスタの
製造方法のレーザーアニール処理におけるレーザーとし
て、エキシマレーザーを用いることができる。そして、
本発明の全ての薄膜トランジスタの製造方法の不純物の
注入法として、イオン種を選択せずに打ち込むイオンド
ーピング法を用いることができる。
Further, an excimer laser can be used as a laser in the laser annealing treatment of all the thin film transistor manufacturing methods of the present invention. And
As an impurity implantation method in all the thin film transistor manufacturing methods of the present invention, an ion doping method of implanting without selecting an ion species can be used.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、以下の実施形態は、本発明を液晶表示装置
に適用した例である。
Embodiments of the present invention will be described below. The following embodiments are examples in which the present invention is applied to a liquid crystal display device.

【0018】[0018]

【実施形態1】本発明にかかる実施形態1を図1に基づ
き説明する。すなわち、まず、図1(a)に示すよう
に、ガラス基板(#7059又は#1737、コーニン
グ社製)10の上に気相化学成長(CVD)法で約20
00A(200nm)の厚みで酸化膜15を形成し、同
様にCVD法によりアモルファスシリコンを約500〜
1000A(50〜100nm)の厚みで堆積してアモ
ルファスシリコン薄膜20を形成する。前記酸化膜15
はガラス基板内の不純物を抑えるためのものであり、例
えば、常圧CVD法、減圧CVD法により形成できる。
First Embodiment A first embodiment according to the present invention will be described with reference to FIG. That is, first, as shown in FIG. 1A, about 20 glass substrates (# 7059 or # 1737, manufactured by Corning Incorporated) 10 are formed by a vapor phase chemical growth (CVD) method.
The oxide film 15 is formed to a thickness of 00A (200 nm), and amorphous silicon is similarly deposited to about 500 to about 500 by the CVD method.
An amorphous silicon thin film 20 is formed by depositing it with a thickness of 1000 A (50 to 100 nm). The oxide film 15
Is for suppressing impurities in the glass substrate and can be formed by, for example, a normal pressure CVD method or a low pressure CVD method.

【0019】そして、同図(b)に示すように、前記ア
モルファスシリコン薄膜20の上にレジスト材料を配置
しゲート電極と同一パターンの形状に成形してレジスト
30を形成する。
Then, as shown in FIG. 3B, a resist material is placed on the amorphous silicon thin film 20 and is shaped into the same pattern as the gate electrode to form a resist 30.

【0020】つぎに、同図(c)に示すように、前記レ
ジスト30をマスクにして、10keV以下の低エネル
ギーでリン(P)を1E15(cm-2)程度の条件でイ
オンドープ40し、同図(d)に示すように、ソースド
レイン領域60を形成する。そして、前記レジスト30
を除去すると、再び、アモルファスシリコン薄膜表面が
現われ、これにエキシマレーザー50を照射する。この
照射によって、アモルファスシリコン薄膜20が結晶化
し、また、不純物のリンも活性化されると同時に前記薄
膜のダメージも回復する。前記エキシマレーザーのエネ
ルギーは300mJ/cm2 以上が望ましいが、あまり
高くしすぎるとアブレーションが起こるので、このアブ
レーションが起るエネルギーの値を上限とする。
Next, as shown in FIG. 2C, the resist 30 is used as a mask and ion-doped 40 with phosphorus (P) at a low energy of 10 keV or less under a condition of about 1E15 (cm −2 ), A source / drain region 60 is formed as shown in FIG. Then, the resist 30
Is removed, the surface of the amorphous silicon thin film appears again, and this is irradiated with the excimer laser 50. By this irradiation, the amorphous silicon thin film 20 is crystallized, and the impurity phosphorus is activated, and at the same time, the damage of the thin film is recovered. The energy of the excimer laser is preferably 300 mJ / cm 2 or more, but if it is made too high, ablation occurs, so the upper limit is the value of the energy causing this ablation.

【0021】エキシマレーザー50の照射後、同図
(e)に示すように、ゲート絶縁膜70をCVD法で約
1000A(100nm)の厚みで形成する。このゲー
ト絶縁膜70は、例えば、プラズマCVD法、減圧CV
D法、常圧CVD法により形成できる。さらに、同図
(f)に示すように、ゲート絶縁膜70の上にゲート金
属としてTaをスパッタ法で2000A(200nm)
の厚みで堆積してゲート電極80を形成すると、目的と
する薄膜トランジスタが得られる。
After the irradiation with the excimer laser 50, a gate insulating film 70 is formed with a thickness of about 1000 A (100 nm) by the CVD method as shown in FIG. The gate insulating film 70 is formed, for example, by a plasma CVD method, a low pressure CV.
It can be formed by the D method or the atmospheric pressure CVD method. Further, as shown in FIG. 3F, Ta is used as a gate metal on the gate insulating film 70 by a sputtering method to obtain 2000 A (200 nm).
The target thin film transistor is obtained by forming the gate electrode 80 by depositing the thin film with a thickness of.

【0022】このようにして作製した薄膜トランジスタ
について、信頼性特性を従来の製造方法により得られた
ものと併せて評価した。この評価は、1000秒の交流
ストレスを印加して、その特性の変動をモニターするこ
とにより行ったものである。なお、前記特性はドレイン
電流を測定することにより行った。また、前記従来の製
造方法は、不純物の活性化を水素プラズマ中での高温ア
ニール処理により行ったものである。
The reliability characteristics of the thin film transistor thus manufactured were evaluated together with those obtained by the conventional manufacturing method. This evaluation is performed by applying an AC stress for 1000 seconds and monitoring the change in its characteristics. The above characteristics were measured by measuring the drain current. Further, in the conventional manufacturing method, activation of impurities is performed by high temperature annealing treatment in hydrogen plasma.

【0023】この評価の結果を、図8のグラフに示す。
同図(a)に示すように、本発明の実施形態1により得
られた薄膜トランジスタは、初期(0秒後)の特性と1
000秒後の特性がほぼ一致し、大きなずれがなかっ
た。これに対し、同図(b)に示すように、従来の製造
方法により得られた薄膜トランジスタは、初期(0秒
後)の特性と1000秒後の特性において大きなずれが
生じた。
The result of this evaluation is shown in the graph of FIG.
As shown in FIG. 7A, the thin film transistor obtained according to the first embodiment of the present invention has an initial (after 0 second) characteristic and
The characteristics after 000 seconds were almost the same, and there was no large deviation. On the other hand, as shown in FIG. 6B, the thin film transistor obtained by the conventional manufacturing method had a large difference between the initial (after 0 second) characteristics and the characteristic after 1000 seconds.

【0024】[0024]

【実施形態2】本発明にかかる実施形態2を図2に基づ
き説明する。同図(a)に示すように、ガラス基板10
の上に実施形態1と同様にしてアモルファスシリコンを
約500〜1000A(50〜100nm)の厚みで堆
積して、アモルファスシリコン薄膜20を形成する。そ
して、同図(b)に示すように、エキシマレーザ50を
用いて、前記アモルファスシリコン薄膜を結晶化する。
このときのレーザー照射のエネルギーは、200〜40
0mJ/cm2 である。
Second Embodiment A second embodiment according to the present invention will be described with reference to FIG. As shown in FIG.
Amorphous silicon is deposited thereon to a thickness of about 500 to 1000 A (50 to 100 nm) in the same manner as in Embodiment 1 to form an amorphous silicon thin film 20. Then, as shown in FIG. 6B, the amorphous silicon thin film is crystallized by using an excimer laser 50.
The energy of laser irradiation at this time is 200 to 40
It is 0 mJ / cm 2 .

【0025】つぎに、同図(c)に示すように、結晶化
された前記シリコン薄膜の上にレジスト材料を塗布し、
ゲート電極と同じパターンの形状のレジスト30を形成
するついで、このレジスト30をマスクとしてリン
(P)を10keV、1E15(cm-2)程度の条件で
イオンドーピング40する。
Next, as shown in FIG. 3C, a resist material is applied on the crystallized silicon thin film,
A resist 30 having the same pattern as the gate electrode is formed, and then phosphorus (P) is ion-doped 40 under the conditions of about 10 keV and 1E15 (cm −2 ) using the resist 30 as a mask.

【0026】前記レジスト30を除去したあと、同図
(d)に示すように、エキシマレーザー照射50を行
い、不純物(リン)を活性化する。なお、図において、
60は、ソースドレイン領域である。前記レーザー照射
50のエネルギーは、実施形態1と同様に、300(m
J/cm2 )以上が望ましく、上限も同様である。この
レーザー照射50によってソースドレイン領域60の不
純物(リン)の活性化およびイオンドーピング40によ
り生じたダメージを回復させることができる。
After removing the resist 30, as shown in FIG. 3D, excimer laser irradiation 50 is performed to activate the impurities (phosphorus). In the figure,
Reference numeral 60 is a source / drain region. The energy of the laser irradiation 50 is 300 (m) as in the first embodiment.
J / cm 2 ) or more is desirable, and the upper limit is also the same. By this laser irradiation 50, the activation of impurities (phosphorus) in the source / drain region 60 and the damage caused by the ion doping 40 can be recovered.

【0027】さらに、同図(e)および(f)に示すよ
うに、実施形態1と同様にして前記シリコン薄膜20の
上にゲート絶縁膜70を約1000A(100nm)の
厚みで形成し、この上にゲート電極80を形成し、目的
とする薄膜トランジスタを作製することができる。
Further, as shown in FIGS. 7E and 7F, a gate insulating film 70 having a thickness of about 1000 A (100 nm) is formed on the silicon thin film 20 in the same manner as in the first embodiment. By forming the gate electrode 80 thereon, a target thin film transistor can be manufactured.

【0028】[0028]

【実施形態3】本発明にかかる実施形態3を図3に基づ
き説明する。同図(a)に示すように、ガラス基板10
の上に、実施形態1と同様にしてアモルファスシリコン
を約500〜1000A(50〜100nm)の厚みで
堆積し、アモルファスシリコン薄膜20を形成する。つ
ぎに、同図(b)に示すように、エキシマレーザー50
を用い実施形態2と同様にして前記アモルファスシリコ
ン薄膜20を結晶化する。そして、同図(c)および
(d)に示すように、実施形態1と同様にして前記シリ
コン薄膜20の上にゲート絶縁膜70を約1000A
(100nm)の厚みで形成し、この上にゲート電極8
0を形成し、このゲート電極80をマスクとしてリン
(P)を80keV、1E15(cm-2)程度の条件で
イオンドーピング40する。このあと、同図(e)に示
すように、実施形態1と同様にしてエキシマレーザー5
0を照射し、ソースドレイン領域60の不純物(リン)
を活性化すると同時にイオンドーピング40により生じ
たダメージを回復させる。
Third Embodiment A third embodiment according to the present invention will be described with reference to FIG. As shown in FIG.
Amorphous silicon is deposited thereon to a thickness of about 500 to 1000 A (50 to 100 nm) in the same manner as in Embodiment 1 to form an amorphous silicon thin film 20. Next, as shown in FIG.
Is used to crystallize the amorphous silicon thin film 20 in the same manner as in the second embodiment. Then, as shown in FIGS. 3C and 3D, a gate insulating film 70 of about 1000 A is formed on the silicon thin film 20 in the same manner as in the first embodiment.
(100 nm) in thickness, and the gate electrode 8 is formed thereon.
0 is formed, and phosphorus (P) is ion-doped 40 under the conditions of about 80 keV and 1E15 (cm −2 ) using the gate electrode 80 as a mask. After that, as shown in FIG. 6E, the excimer laser 5 is processed in the same manner as in the first embodiment.
0, and impurities (phosphorus) in the source / drain region 60
Is simultaneously activated and the damage caused by the ion doping 40 is recovered.

【0029】[0029]

【実施形態4】本発明にかかる実施形態4を図4に基づ
き説明する。同図(a)に示すように、ガラス基板10
の上に、実施形態1と同様にしてアモルファスシリコン
を約500〜1000A(50〜100nm)の厚みで
堆積し、アモルファスシリコン薄膜20を形成する。そ
して、同図(b)に示すように、前記アモルファスシリ
コン薄膜20に対し、実施形態2と同様にしてエキシマ
レーザ50を照射してこれを結晶化する。つぎに、同図
(c)および(d)に示すように、実施形態2と同様に
して、ゲート絶縁膜70を約1000A(100nm)
の厚みで形成し、この上にゲート電極80を形成し、こ
のゲート電極80をマスクとしてリンを80keV、1
E15(cm-2)の条件でイオンドーピング40する。
その後、同図(e)に示すように、ゲート電極80をマ
スクにしてゲート絶縁膜70をエッチングによって除去
する。このエッチングによってソースドレイン領域60
が露出し、同図(f)に示すように、これに実施形態1
と同様にしてエキシマレーザー50を照射し、ソースド
レイン領域60の不純物(リン)を活性化すると同時に
イオンドーピングにより生じたダメージを回復させる。
なお、前記エッチングは、例えば、リアクティブイオン
を用いたドライエッチングまたはウエットエッチングに
より行うことができる。
Fourth Embodiment A fourth embodiment according to the present invention will be described with reference to FIG. As shown in FIG.
Amorphous silicon is deposited thereon to a thickness of about 500 to 1000 A (50 to 100 nm) in the same manner as in Embodiment 1 to form an amorphous silicon thin film 20. Then, as shown in FIG. 3B, the excimer laser 50 is irradiated to the amorphous silicon thin film 20 in the same manner as in the second embodiment to crystallize it. Next, as shown in FIGS. 7C and 7D, the gate insulating film 70 is coated with about 1000 A (100 nm) in the same manner as in the second embodiment.
And the gate electrode 80 is formed on the gate electrode 80.
Ion doping 40 is performed under the condition of E15 (cm −2 ).
After that, as shown in FIG. 7E, the gate insulating film 70 is removed by etching using the gate electrode 80 as a mask. The source / drain region 60 is formed by this etching.
Is exposed, and as shown in FIG.
In the same manner as the above, the excimer laser 50 is irradiated to activate the impurities (phosphorus) in the source / drain regions 60 and at the same time, the damage caused by the ion doping is recovered.
The etching can be performed by dry etching or wet etching using reactive ions, for example.

【0030】[0030]

【実施形態5】本発明にかかる実施形態5を図5に基づ
いて説明する。同図(a)に示すように、ガラス基板1
0の上に、実施形態1と同様にしてアモルファスシリコ
ンを約500〜1000A(50〜100nm)の厚み
で堆積してアモルファスシリコン薄膜20を形成する。
そして、同図(b)に示すように、前記アモルファスシ
リコン薄膜20に対し、実施形態2と同様にしてエキシ
マレーザ50を照射し、これを結晶化する。つぎに、同
図(c)および(d)に示すように、実施形態2と同様
にしてゲート絶縁膜70を約1000A(100nm)
の厚みで形成し、この上にゲート電極80を形成し、こ
のゲート電極80をマスクにしてリンを80keV、1
E15(cm-2)の条件でイオンドーピング40する。
その後、同図(e)および(f)に示すように、角度を
つけてエキシマレーザー50を照射する。この角度はガ
ラス基板10(レーザー照射面)に対しできるだけ小さ
い角度(少なくとも90度未満)にしたほうが、ゲート
電極80の直下にもレーザーが照射され、広い範囲で活
性化ができて好ましい。また、ゲート電極80の陰とな
る場所ができるので、反対方向からも角度をつけて再度
照射することが好ましい。さらに、ガラス基板10を回
転させた状態で、角度をつけてレーザー照射をするとな
お一層の広範囲で不純物の活性化およびダメージの回復
が行われ特に好ましい。
Fifth Embodiment A fifth embodiment according to the present invention will be described with reference to FIG. As shown in FIG. 1A, the glass substrate 1
0, the amorphous silicon thin film 20 is formed by depositing amorphous silicon to a thickness of about 500 to 1000 A (50 to 100 nm) in the same manner as in the first embodiment.
Then, as shown in FIG. 2B, the amorphous silicon thin film 20 is irradiated with an excimer laser 50 in the same manner as in the second embodiment, and is crystallized. Next, as shown in FIGS. 7C and 7D, the gate insulating film 70 is formed with about 1000 A (100 nm) in the same manner as in the second embodiment.
And a gate electrode 80 is formed on the gate electrode 80.
Ion doping 40 is performed under the condition of E15 (cm −2 ).
After that, as shown in FIGS. 8E and 8F, the excimer laser 50 is irradiated at an angle. It is preferable that this angle be as small as possible (at least less than 90 degrees) with respect to the glass substrate 10 (laser-irradiated surface), because the laser is also irradiated directly below the gate electrode 80 and activation can be performed in a wide range. Further, since there is a place behind the gate electrode 80, it is preferable to irradiate again at an angle from the opposite direction. Furthermore, when the glass substrate 10 is rotated and the laser irradiation is performed at an angle, the activation of impurities and the recovery of damage are performed in a wider range, which is particularly preferable.

【0031】[0031]

【実施形態6】本発明にかかる実施形態6を図6に基づ
きて説明する。同図(a)に示すように、ガラス基板1
0の上に、実施形態1と同様にしてアモルファスシリコ
ンを約500〜1000A(50〜100nm)の厚み
で堆積してアモルファスシリコン薄膜20を形成する。
そして、同図(b)に示すように、前記アモルファスシ
リコン薄膜20に対し、実施形態2と同様に、エキシマ
レーザ50を照射し、これを結晶化する。そして、同図
(c)および(d)に示すように、結晶化した前記シリ
コン薄膜20の上に、実施形態2と同様にしてゲート絶
縁膜70を約1000A(100nm)の厚みで形成
し、この上にゲート電極80を形成し、このゲート電極
80をマスクとしてリンを80keV、1E15(cm
-2)の条件でイオンドーピング40する。つぎに、同図
(e)に示すように、ガラス基板10の裏面(アモルフ
ァスシリコン薄膜形成面と反対側の面)側から実施形態
2と同様にしてエキシマレーザー50を照射する。この
裏面側からのレーザー照射により、ゲート電極80によ
る遮断がなく、ゲート電極80の直下を含む広範囲にお
いてダメージの回復が行われる。
Sixth Embodiment A sixth embodiment according to the present invention will be described with reference to FIG. As shown in FIG. 1A, the glass substrate 1
0, the amorphous silicon thin film 20 is formed by depositing amorphous silicon to a thickness of about 500 to 1000 A (50 to 100 nm) in the same manner as in the first embodiment.
Then, as shown in FIG. 2B, the amorphous silicon thin film 20 is irradiated with an excimer laser 50 to crystallize it, as in the second embodiment. Then, as shown in FIGS. 7C and 7D, a gate insulating film 70 is formed on the crystallized silicon thin film 20 in a thickness of about 1000 A (100 nm) in the same manner as in the second embodiment. A gate electrode 80 is formed on top of this, and phosphorus is used at 80 keV, 1E15 (cm) with this gate electrode 80 as a mask.
Ion doping 40 is performed under the condition of -2 ). Next, as shown in FIG. 7E, the excimer laser 50 is irradiated from the back surface (the surface opposite to the surface on which the amorphous silicon thin film is formed) of the glass substrate 10 in the same manner as in the second embodiment. By this laser irradiation from the back surface side, there is no interruption by the gate electrode 80, and damage is recovered in a wide range including immediately below the gate electrode 80.

【0032】[0032]

【実施形態7】本発明にかかる実施形態7を図7に基づ
き説明する。すなわち、まず、同図に示すように、ガラ
ス基板10の上にレーザ光を反射する反射板90を形成
し、その上に、実施形態1と同様に酸化膜15を形成す
る。前記反射体90は、例えば、スパッタ法により、高
融点金属を成膜(例えば、チタン、膜厚100nm)す
ることにより形成できる。つぎに、実施形態1と同様に
してアモルファスシリコンを約500〜1000A(5
0〜100nm)の厚みで堆積してアモルファスシリコ
ン薄膜20を形成する。そして、実施形態2と同様にし
てエキシマレーザ50を照射してこれを結晶化する。つ
ぎに、結晶化した前記シリコン膜20の上に、実施形態
2と同様にしてゲート絶縁膜70を約1000A(10
0nm)の厚みで形成し、この上にゲート電極80を形
成し、このゲート電極80をマスクとしてリンを80k
eV、1E15(cm-2)の条件でイオンドーピング4
0する。この後、再度、実施形態2と同様にしてエキシ
マレーザー照射50を行い、ソースドレイン領域60の
不純物を活性化すると同時に、イオンドーピングにより
生じたダメージを回復させる。この時、レーザー光は反
射板90によって反射され、一部はゲート電極80の直
下にも照射され、広くダメージの回復が行われる。
Seventh Embodiment A seventh embodiment according to the present invention will be described with reference to FIG. That is, first, as shown in the figure, a reflecting plate 90 that reflects laser light is formed on the glass substrate 10, and the oxide film 15 is formed thereon, as in the first embodiment. The reflector 90 can be formed, for example, by depositing a refractory metal (for example, titanium, film thickness 100 nm) by a sputtering method. Next, in the same manner as in the first embodiment, about 500 to 1000 A (5
The amorphous silicon thin film 20 is formed by depositing the amorphous silicon thin film 20 with a thickness of 0 to 100 nm. Then, similarly to the second embodiment, the excimer laser 50 is irradiated to crystallize this. Next, a gate insulating film 70 is formed on the crystallized silicon film 20 in the same manner as in the second embodiment by about 1000 A (10 A).
The gate electrode 80 is formed on the gate electrode 80, and phosphorus is used for 80 k
Ion doping under the conditions of eV and 1E15 (cm -2 ) 4
0. After that, excimer laser irradiation 50 is performed again in the same manner as in the second embodiment to activate the impurities in the source / drain regions 60 and at the same time, recover the damage caused by the ion doping. At this time, the laser light is reflected by the reflection plate 90, and a part of the laser light is also radiated directly under the gate electrode 80, so that the damage is widely recovered.

【0033】[0033]

【実施形態8】本発明にかかる実施形態8を図9に基づ
き説明する。図9(a)に示すように、ガラス基板10
の上に気相化学成長(CVD)法により約2000A
(200nm)の厚みで酸化膜15を形成し、同様に、
CVD法でアモルファスシリコン薄膜20を約500〜
1000A(50〜100nm)の厚みで形成する。そ
の上に、図9(b)に示すように、ゲート電極80をT
aを用い、スパッタ法で形成する。そして、図9(c)
に示すように、このゲート電極80をマスクとして10
keV以下の低エネルギーでリンを1E15(cm-2
程度の条件でイオンドープ40を行い、図9(d)に示
すように、ソースドレイン領域60を形成する。そし
て、前記ゲート電極80を、一時的に除去すると、再
び、アモルファスシリコン薄膜20表面が露出する。そ
して、図9(d)に示すように、前記アモルファスシリ
コン薄膜20表面に対し、エキシマレーザー50を照射
する。この照射によって、アモルファスシリコン薄膜2
0が結晶化し、また不純物も活性化し、ダメージも回復
する。つぎに、図9(e)に示すように、エキシマーレ
ーザー照射後、ゲート絶縁膜70をCVD法で約100
0A(100nm)の厚みで形成する。そして、図9
(f)に示すように、ゲート絶縁膜70の上に、再度、
ゲート金属Taを用い、スパッタ法で堆積することによ
り形成すると、薄膜トランジスタが作製できる。
Eighth Embodiment An eighth embodiment according to the present invention will be described with reference to FIG. As shown in FIG. 9A, the glass substrate 10
About 2000A on the top surface by chemical vapor deposition (CVD) method
The oxide film 15 is formed with a thickness of (200 nm), and similarly,
Amorphous silicon thin film 20 is about 500-
It is formed with a thickness of 1000 A (50 to 100 nm). On top of that, as shown in FIG.
It is formed by sputtering using a. And FIG. 9 (c)
As shown in FIG.
1E15 (cm -2 ) phosphorus at low energy below keV
Ion doping 40 is performed under moderate conditions to form source / drain regions 60 as shown in FIG. Then, when the gate electrode 80 is temporarily removed, the surface of the amorphous silicon thin film 20 is exposed again. Then, as shown in FIG. 9D, the surface of the amorphous silicon thin film 20 is irradiated with an excimer laser 50. By this irradiation, the amorphous silicon thin film 2
0 is crystallized, impurities are activated, and damage is recovered. Next, as shown in FIG. 9E, after the excimer laser irradiation, about 100
It is formed with a thickness of 0 A (100 nm). And in FIG.
As shown in (f), again on the gate insulating film 70,
A thin film transistor can be manufactured by forming the gate metal Ta by depositing it by a sputtering method.

【0034】このように、イオンドープ時のマスクとし
てゲート金属(電極)を使用すると、前記マスクとして
レジストを使用する場合と比較して、ダストが少なくド
ーピングチャンバーを汚すおそれがまったくない。
As described above, when the gate metal (electrode) is used as a mask during ion doping, dust is less and there is no possibility of contaminating the doping chamber as compared with the case where a resist is used as the mask.

【0035】以上、本発明の実施形態を説明したが、本
発明はこれに限定されるものではない。また、これらの
実施形態においては、ガラス基板中の不純物がシリコン
基板中に拡散することを防止する絶縁膜について言及し
ていないが、本発明の効果とは無関係である。したがっ
て、必要に応じ、前記絶縁膜を従来公知の方法により適
宜形成することができる。また、これらの実施形態で
は、アモルファスシリコン薄膜を形成したが、ポリシリ
コン薄膜を形成しても同様に実施でき、前記ポリシリコ
ン薄膜は、CVD法により形成できる。
Although the embodiment of the present invention has been described above, the present invention is not limited to this. Further, in these embodiments, no reference is made to the insulating film that prevents the impurities in the glass substrate from diffusing into the silicon substrate, but it is irrelevant to the effect of the present invention. Therefore, the insulating film can be appropriately formed by a conventionally known method, if necessary. Further, although the amorphous silicon thin film is formed in these embodiments, the same can be done by forming a polysilicon thin film, and the polysilicon thin film can be formed by a CVD method.

【0036】[0036]

【発明の効果】このように、本発明の薄膜トランジスタ
の製造方法によれば、不純物の活性化と同時に結晶格子
欠陥等のダメージの回復を行うことができる。これによ
り得られる薄膜トランジスタは、電流を運ぶキャリアが
結晶格子欠陥に捕獲されることがなく、初期の特性も信
頼性劣化特性も向上する。また、これにより得られた薄
膜トランジスタをアレーにした時、特性のばらつきも抑
制される。また、本発明の薄膜トランジスタの製造方法
は、不純物の活性化とダメージの回復とが同時に行われ
ることから、従来の製造方法より工程が簡略化されて製
造効率が向上する。
As described above, according to the method of manufacturing a thin film transistor of the present invention, it is possible to activate impurities and simultaneously recover damage such as crystal lattice defects. In the thin film transistor thus obtained, carriers carrying an electric current are not captured by crystal lattice defects, and the initial characteristics and the reliability deterioration characteristics are improved. Further, when the thin film transistor thus obtained is formed into an array, variations in characteristics are also suppressed. Further, in the method of manufacturing the thin film transistor of the present invention, the activation of impurities and the recovery of damage are performed at the same time, so that the process is simplified and the manufacturing efficiency is improved as compared with the conventional manufacturing method.

【図面の簡単な説明】[Brief description of drawings]

【図1】図(a)〜図(f)は、本発明の薄膜トランジ
スタの製造方法の一実施形態を工程別に示す断面図であ
る。
FIG. 1A to FIG. 1F are cross-sectional views showing an embodiment of a method of manufacturing a thin film transistor according to the present invention, step by step.

【図2】図(a)〜図(f)は、本発明の薄膜トランジ
スタの製造方法の別の実施形態を工程別に示す断面図で
ある。
2A to 2F are cross-sectional views showing another embodiment of the method of manufacturing a thin film transistor according to the present invention, step by step.

【図3】図(a)〜図(e)は、本発明の薄膜トランジ
スタの製造方法のさらに別の実施形態を工程別に示す断
面図である。
FIG. 3A to FIG. 3E are cross-sectional views showing still another embodiment of the method of manufacturing a thin film transistor according to the present invention, step by step.

【図4】図(a)〜図(f)は、本発明の薄膜トランジ
スタの製造方法のさらに別の実施形態を工程別に示す断
面図である。
FIG. 4A to FIG. 4F are cross-sectional views showing, step by step, still another embodiment of the method of manufacturing a thin film transistor according to the present invention.

【図5】図(a)〜図(f)は、本発明の薄膜トランジ
スタの製造方法のさらに別の実施形態を工程別に示す断
面図である。
5A to 5F are cross-sectional views showing, in process steps, still another embodiment of the method of manufacturing a thin film transistor according to the present invention.

【図6】図(a)〜図(e)は、本発明の薄膜トランジ
スタの製造方法のさらに別の実施形態を工程別に示す断
面図である。
FIG. 6A to FIG. 6E are cross-sectional views showing still another embodiment of the method of manufacturing a thin film transistor according to the present invention, step by step.

【図7】本発明の薄膜トランジスタの製造方法のさらに
別の実施形態を示す断面図である。
FIG. 7 is a cross-sectional view showing still another embodiment of the method of manufacturing a thin film transistor of the present invention.

【図8】図(a)は、前記一実施形態により得られた薄
膜トランジスタの特性を表すグラフであり、図(b)
は、従来の製造方法により得られた薄膜トランジスタの
特性を表すグラフである。
FIG. 8A is a graph showing characteristics of the thin film transistor obtained according to the embodiment, and FIG.
[Fig. 4] is a graph showing characteristics of a thin film transistor obtained by a conventional manufacturing method.

【図9】図(a)〜図(f)は、本発明の薄膜トランジ
スタの製造方法のさらに別の実施形態を工程別に示す断
面図である。
9A to 9F are cross-sectional views showing, in process steps, still another embodiment of the method of manufacturing a thin film transistor according to the present invention.

【符号の説明】[Explanation of symbols]

10 ガラス基板 15 酸化膜 20 アモルファスシリコン薄膜 30 レジスト 40 イオンドーピング 50 エキシマレーザー 60 ソースドレイン領域 70 ゲート絶縁膜 80 ゲート電極 10 glass substrate 15 oxide film 20 amorphous silicon thin film 30 resist 40 ion doping 50 excimer laser 60 source / drain region 70 gate insulating film 80 gate electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/268 H01L 29/78 616M (72)発明者 筒 博司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 吉岡 達男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 古田 守 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 前川 茂樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication H01L 21/268 H01L 29/78 616M (72) Inventor Hiroshi Tsutsumi 1006 Kadoma, Kadoma-shi, Osaka Matsushita Denki Sangyo Co., Ltd. (72) Inventor Tatsuo Yoshioka 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor, Mamoru Furuta 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Shigeki Maekawa 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor, Yutaka Miyata 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板上に形成されたアモルファス
シリコン薄膜にドナーまたはアクセプター型の不純物を
注入し、ついでレーザーアニール処理により前記不純物
の活性化と前記アモルファスシリコン薄膜の結晶化と前
記不純物の注入により発生したダメージの回復とを同時
に行う薄膜トランジスタの製造方法。
1. An amorphous silicon thin film formed on a glass substrate is implanted with a donor or acceptor type impurity, and then laser annealing is performed to activate the impurity, crystallize the amorphous silicon thin film, and implant the impurity. A method for manufacturing a thin film transistor, which simultaneously recovers the damage that has occurred.
【請求項2】 不純物の活性化が、レーザーアニール処
理により、注入された不純物から導電性に寄与するキャ
リアを放出させることによる活性化である請求項1記載
の薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the activation of the impurities is activation by releasing carriers that contribute to conductivity from the implanted impurities by a laser annealing process.
【請求項3】 不純物の注入により発生したダメージ
が、イオン注入によって発生した格子欠陥であり、この
格子欠陥を修復するためにレーザーアニール処理を行う
請求項1または2記載の薄膜トランジスタの製造方法。
3. The method of manufacturing a thin film transistor according to claim 1, wherein the damage caused by the impurity implantation is a lattice defect caused by the ion implantation, and a laser annealing process is performed to repair the lattice defect.
【請求項4】 アモルファスシリコン薄膜に代えてポリ
シリコン薄膜を用いる請求項1〜3のいずれか一項に記
載の薄膜トランジスタの製造方法。
4. The method of manufacturing a thin film transistor according to claim 1, wherein a polysilicon thin film is used instead of the amorphous silicon thin film.
【請求項5】 ガラス基板上に形成されたアモルファス
シリコン薄膜にゲート電極と同じパターンの形状のレジ
ストを形成し、前記レジストをマスクとしてドナーまた
はアクセプター型の不純物を注入し、前記レジストを剥
離して除去し、レーザーアニール処理により前記注入さ
れた不純物の活性化と前記アモルファスシリコン薄膜の
結晶化と前記不純物の注入により発生したダメージの回
復とを同時に行い、結晶化した前記シリコン薄膜上にゲ
ート絶縁膜を形成し、このゲート絶縁膜上にゲート金属
を堆積して前記ゲート電極を形成する薄膜トランジスタ
の製造方法。
5. A resist having the same pattern as a gate electrode is formed on an amorphous silicon thin film formed on a glass substrate, a donor or acceptor type impurity is implanted using the resist as a mask, and the resist is peeled off. A gate insulating film is formed on the crystallized silicon thin film by removing and activating the implanted impurities by laser annealing, crystallizing the amorphous silicon thin film, and recovering damage caused by the impurity implantation. And forming a gate metal on the gate insulating film to form the gate electrode.
【請求項6】 アモルファスシリコン薄膜に代えてポリ
シリコン薄膜を用いる請求項5記載の薄膜トランジスタ
の製造方法。
6. The method of manufacturing a thin film transistor according to claim 5, wherein a polysilicon thin film is used instead of the amorphous silicon thin film.
【請求項7】 レジストの形成に代えて、アモルファス
シリコン薄膜上にゲート絶縁膜を形成し、その上にゲー
ト金属を堆積させてゲート電極を形成し、このゲート電
極をマスクとして不純物の注入を行い、その後前記ゲー
ト電極を除去し、前記ゲート絶縁膜を通してレーザーア
ニール処理を行う請求項5または6記載の薄膜トランジ
スタの製造方法。
7. Instead of forming a resist, a gate insulating film is formed on an amorphous silicon thin film, a gate metal is deposited on the gate insulating film to form a gate electrode, and impurities are implanted using this gate electrode as a mask. 7. The method of manufacturing a thin film transistor according to claim 5, wherein the gate electrode is removed thereafter, and laser annealing is performed through the gate insulating film.
【請求項8】 ガラス基板上に形成されたアモルファス
シリコン薄膜にレーザーを照射し、前記アモルファスシ
リコン薄膜の上にゲート絶縁膜を形成し、このゲート絶
縁膜の上にゲート金属を堆積してゲート電極を形成し、
この状態で前記アモルファスシリコンにドナーまたはア
クセプター型の不純物を注入し、レーザーアニール処理
により前記注入された不純物の活性化および前記不純物
の注入により発生したダメージの回復を同時に行う薄膜
トランジスタの製造方法。
8. An amorphous silicon thin film formed on a glass substrate is irradiated with a laser to form a gate insulating film on the amorphous silicon thin film, and a gate metal is deposited on the gate insulating film to form a gate electrode. To form
A method of manufacturing a thin film transistor, in which a donor or acceptor type impurity is implanted into the amorphous silicon in this state, and activation of the implanted impurity by laser annealing and recovery of damage caused by the implantation of the impurity are performed simultaneously.
【請求項9】 レーザーアニール処理に先立ち、アモル
ファスシリコン薄膜のソースおよびドレイン上のゲート
絶縁膜を除去する請求項8記載の薄膜トランジスタの製
造方法。
9. The method of manufacturing a thin film transistor according to claim 8, wherein the gate insulating film on the source and drain of the amorphous silicon thin film is removed prior to the laser annealing process.
【請求項10】 レーザーアニール処理において、照射
面に対し90度より小さい角度でレーザー照射する請求
項8または9記載の薄膜トランジスタの製造方法。
10. The method of manufacturing a thin film transistor according to claim 8, wherein in the laser annealing treatment, laser irradiation is performed at an angle smaller than 90 degrees with respect to the irradiation surface.
【請求項11】 レーザーアニール処理において、ガラ
ス基板を回転させながらレーザー照射を行う請求項10
記載の薄膜トランジスタの製造方法。
11. The laser irradiation is performed while rotating the glass substrate in the laser annealing treatment.
A method for manufacturing the thin film transistor according to the above.
【請求項12】 レーザーアニール処理において、予め
ガラス基板とアモルファスシリコン薄膜との間にレーザ
ー光を反射する反射板を設け、この状態でレーザー照射
を行い反射光を利用してアモルファスシリコン薄膜のゲ
ート電極直下に対応する界面を活性化する請求項8〜1
1のいずれか一項に記載の薄膜トランジスタの製造方
法。
12. In the laser annealing process, a reflection plate for reflecting laser light is provided in advance between the glass substrate and the amorphous silicon thin film, laser irradiation is performed in this state, and the reflected light is used to make a gate electrode of the amorphous silicon thin film. The interface corresponding to the portion directly below is activated.
1. The method for manufacturing a thin film transistor according to any one of 1.
【請求項13】 レーザーアニール処理において、ガラ
ス基板の裏面からレーザーを照射する請求項8〜11の
いずれか一項に記載の薄膜トランジスタの製造方法。
13. The method of manufacturing a thin film transistor according to claim 8, wherein a laser is applied from the back surface of the glass substrate in the laser annealing process.
【請求項14】 不純物の注入において、注入エネルギ
ーを10keV以下にする請求項1〜13のいずれか一
項に記載の薄膜トランジスタの製造方法。
14. The method of manufacturing a thin film transistor according to claim 1, wherein the implantation energy is set to 10 keV or less in the impurity implantation.
【請求項15】 レーザーアニール処理におけるレーザ
ーとして、エキシマレーザを用いる請求項1〜14のい
ずれか一項に記載の薄膜トランジスタの製造方法。
15. The method of manufacturing a thin film transistor according to claim 1, wherein an excimer laser is used as a laser in the laser annealing process.
【請求項16】 不純物の注入法として、イオン種を選
択せずに打ち込むイオンドーピング法を用いる請求項1
〜15のいずれか一項に記載の薄膜トランジスタの製造
方法。
16. The ion doping method of implanting without selecting an ion species is used as the impurity implantation method.
16. The method for manufacturing a thin film transistor according to any one of items 15 to 15.
JP7601496A 1996-03-29 1996-03-29 Manufacture of thin film transistor Pending JPH09266318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7601496A JPH09266318A (en) 1996-03-29 1996-03-29 Manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7601496A JPH09266318A (en) 1996-03-29 1996-03-29 Manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JPH09266318A true JPH09266318A (en) 1997-10-07

Family

ID=13592976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7601496A Pending JPH09266318A (en) 1996-03-29 1996-03-29 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPH09266318A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144015A (en) * 1999-08-18 2001-05-25 Semiconductor Energy Lab Co Ltd Laser equipment and laser annealing method
JP2005079312A (en) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp Manufacturing method of semiconductor device, semiconductor manufacturing apparatus used therefor and liquid crystal display manufactured
JP2007129269A (en) * 1999-08-13 2007-05-24 Semiconductor Energy Lab Co Ltd Process for fabricating semiconductor device
JP2008300865A (en) * 2008-07-30 2008-12-11 Mitsubishi Electric Corp Method of manufacturing semiconductor device, semiconductor manufacturing apparatus used for the method, and liquid-crystal display device
JP2010109290A (en) * 2008-10-31 2010-05-13 Dainippon Printing Co Ltd Method of manufacturing semiconductor device, and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129269A (en) * 1999-08-13 2007-05-24 Semiconductor Energy Lab Co Ltd Process for fabricating semiconductor device
JP2001144015A (en) * 1999-08-18 2001-05-25 Semiconductor Energy Lab Co Ltd Laser equipment and laser annealing method
JP2005079312A (en) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp Manufacturing method of semiconductor device, semiconductor manufacturing apparatus used therefor and liquid crystal display manufactured
JP2008300865A (en) * 2008-07-30 2008-12-11 Mitsubishi Electric Corp Method of manufacturing semiconductor device, semiconductor manufacturing apparatus used for the method, and liquid-crystal display device
JP2010109290A (en) * 2008-10-31 2010-05-13 Dainippon Printing Co Ltd Method of manufacturing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
JP4044137B2 (en) Manufacturing method of electronic device
JP2623276B2 (en) Method for manufacturing thin film semiconductor device
JP2006024946A (en) Manufacturing method of polycrystalline silicon and manufacturing method of semiconductor element utilizing the same
JP2700277B2 (en) Method for manufacturing thin film transistor
JPH04286151A (en) Formation of polycrystalline silicon film
JPH07192998A (en) Manufacture of semiconductor device
JP2502789B2 (en) Method for manufacturing thin film transistor
JPH09266318A (en) Manufacture of thin film transistor
JPH098313A (en) Fabrication of semiconductor device and liquid crystal display
KR960008499B1 (en) Laser treatment method and laser treatment apparatus
JP3220864B2 (en) Method for manufacturing semiconductor device
TW482922B (en) Method of preparing a poly-crystalline silicon film
JPH09246555A (en) Manufacture of thin film transistor
JPH0766415A (en) Manufacture of semiconductor device and thin-film transistor
JPH04252018A (en) Formation of polycrystalline silicon film
JPH04226040A (en) Manufacture of polycrystalline silicon thin-film transistor, and active matrix substrate
JP2696818B2 (en) Semiconductor layer crystal growth method
KR100712176B1 (en) Organic electroluminescence and method of fabricating thereof
JPH08316487A (en) Manufacture of thin-film semiconductor device
JPS63250178A (en) Manufacture of thin film semiconductor device
JPS63292682A (en) Manufacture of thin film semiconductor device
KR19990086871A (en) Method of manufacturing thin film transistor
JP3493160B2 (en) Method for manufacturing semiconductor device
JPS63119270A (en) Manufacture of thin film transistor
JP3190841B2 (en) Forward staggered thin film transistor