JP2010109290A - Method of manufacturing semiconductor device, and semiconductor device - Google Patents
Method of manufacturing semiconductor device, and semiconductor device Download PDFInfo
- Publication number
- JP2010109290A JP2010109290A JP2008282321A JP2008282321A JP2010109290A JP 2010109290 A JP2010109290 A JP 2010109290A JP 2008282321 A JP2008282321 A JP 2008282321A JP 2008282321 A JP2008282321 A JP 2008282321A JP 2010109290 A JP2010109290 A JP 2010109290A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- diffusion region
- side diffusion
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体装置に関し、さらに詳しくは、均一で効率的なレーザー活性化処理を容易に行うことができる半導体装置の製造方法、及びその方法で製造された半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly, to a semiconductor device manufacturing method capable of easily performing uniform and efficient laser activation processing, and a semiconductor device manufactured by the method. .
薄膜トランジスタ(TFT:Thin Film Transistor)は、液晶ディスプレイ(LCD:Liquid Crystal Display)や有機ELディスプレイなどの駆動素子として用いられている。薄膜トランジスタには各種の構造形態があるが、代表例として、ポリシリコン半導体薄膜でチャネル領域、ソース側拡散領域及びドレイン側拡散領域を構成したトップゲート・トップコンタクト型のポリシリコン半導体薄膜トランジスタを挙げることができる。 Thin film transistors (TFTs) are used as driving elements for liquid crystal displays (LCDs) and organic EL displays. There are various types of thin film transistors, but a typical example is a top gate / top contact type polysilicon semiconductor thin film transistor in which a channel region, a source side diffusion region and a drain side diffusion region are formed of a polysilicon semiconductor thin film. it can.
従来、ポリシリコン半導体薄膜トランジスタの作製方法では、先ず、基材上にパターニングされたポリシリコン半導体薄膜を形成し、その上にゲート絶縁膜を形成し、さらにそのゲート絶縁膜の上にパターニングされたゲート電極を形成する。次に、ゲート電極をマスクとしてイオン注入して、ポリシリコン半導体薄膜にソース側拡散領域とドレイン側拡散領域を形成する。次に、イオン注入により生じたシリコン薄膜の損傷を回復させるために熱アニール活性化又はレーザー活性化を行っている(例えば特許文献1〜3を参照)。
Conventionally, in a method for manufacturing a polysilicon semiconductor thin film transistor, first, a patterned polysilicon semiconductor thin film is formed on a substrate, a gate insulating film is formed thereon, and a patterned gate is formed on the gate insulating film. An electrode is formed. Next, ion implantation is performed using the gate electrode as a mask to form a source side diffusion region and a drain side diffusion region in the polysilicon semiconductor thin film. Next, thermal annealing activation or laser activation is performed to recover damage to the silicon thin film caused by ion implantation (see, for example,
上記した従来の製造方法において、熱アニール活性化は600℃〜1000℃の温度を必要とするため、非耐熱性の基板を用いてポリシリコン半導体薄膜トランジスタを作製することができず、近年の液晶ディスプレイや有機ELディスプレイでしばしば用いられる非耐熱性基材を適用できないという問題があった。そのため、基材の耐熱性の有無にあまり影響されない活性化手段として、レーザー活性化が好ましく行われている。 In the above-described conventional manufacturing method, thermal annealing activation requires a temperature of 600 ° C. to 1000 ° C., so that a polysilicon semiconductor thin film transistor cannot be manufactured using a non-heat-resistant substrate, and a recent liquid crystal display In addition, there is a problem that a non-heat resistant base material often used in organic EL displays cannot be applied. Therefore, laser activation is preferably performed as an activation means that is not significantly affected by the presence or absence of heat resistance of the substrate.
(1)レーザー活性化は、ゲート絶縁膜の上方からレーザー光を照射してポリシリコン半導体薄膜を活性化させる手段であるが、レーザー光がゲート絶縁膜内で干渉し、ポリシリコン半導体薄膜に照射されるエネルギーが不安定になり、活性化が不均一になるという問題がある。 (1) Laser activation is a means for activating a polysilicon semiconductor thin film by irradiating a laser beam from above the gate insulating film. The laser light interferes in the gate insulating film and irradiates the polysilicon semiconductor thin film. There is a problem that the generated energy becomes unstable and the activation becomes uneven.
(2)そうした不均一な活性化に対しては、ポリシリコン半導体薄膜にレーザーを直接照射して活性化する方法もあるが、その場合は、ソース側拡散領域とドレイン側拡散領域にドーズされた元素(例えばリンなど)がレーザー活性化時にポリシリコン半導体薄膜表面から揮発し、チャネル領域のポリシリコン半導体薄膜表面に付着し、さらにその内部に浸入してチャネル領域のポリシリコン半導体薄膜表面を汚染するという問題がある。 (2) For such non-uniform activation, there is a method of activating by directly irradiating a polysilicon semiconductor thin film with a laser, but in that case, it is dosed to the source side diffusion region and the drain side diffusion region. An element (for example, phosphorus) volatilizes from the surface of the polysilicon semiconductor thin film when the laser is activated, adheres to the surface of the polysilicon semiconductor thin film in the channel region, and further enters the inside to contaminate the surface of the polysilicon semiconductor thin film in the channel region. There is a problem.
なお、特許文献1の実施例2及び図4には、アモルファスシリコン膜上に酸化ケイ素膜を保護膜として形成した後、熱アニールによる結晶化、結晶化後のシリコン膜のパターニング、テーパー部へのドーピングを順次行った後に、マスクと酸化ケイ素膜を除去して半導体領域の表面を露出させ、さらにその後、所定パターンのゲート絶縁膜を形成し、ゲート電極、ソース・ドレイン電極を形成して薄膜トランジスタを製造する例が記載されている。この方法において、酸化ケイ素膜は、テーパー部へのドーピング元素で半導体領域が汚染されるのを防止するように作用する。しかしながら、この実施例も上記(1)同様、ゲート絶縁膜の上方からレーザー光を照射して半導体領域を活性化させる手段であるので、レーザー光がゲート絶縁膜内で干渉し、半導体領域に照射されるエネルギーが不安定になり、活性化が不均一になるという問題がある。
In Example 2 and FIG. 4 of
本発明は、上記課題を解決するためになされたものであって、その目的は、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置の製造方法、及びその方法で得られる半導体装置を提供することにある。 The present invention has been made in order to solve the above-described problems, and the object thereof is to uniformly perform laser activation of a polysilicon semiconductor thin film without increasing the number of steps, and at the time of laser activation. An object of the present invention is to provide a method of manufacturing a semiconductor device having a polysilicon semiconductor thin film in which contamination is prevented, and a semiconductor device obtained by the method.
上記課題を解決するための本発明の半導体装置の製造方法は、基材上にポリシリコン半導体薄膜を形成する工程と、前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成するために、該ポリシリコン半導体薄膜上にマスクを形成する工程と、前記マスクの上方からイオン注入して前記ポリシリコン半導体薄膜にソース側拡散領域及びドレイン側拡散領域を形成する工程と、前記マスクを除去する工程と、前記マスクを除去したポリシリコン半導体薄膜上にシリコン薄膜を形成する工程と、前記シリコン薄膜の上方からレーザーを照射して前記ポリシリコン半導体薄膜を活性化する工程と、を含むことを特徴とする。 A method of manufacturing a semiconductor device according to the present invention for solving the above-described problems includes a step of forming a polysilicon semiconductor thin film on a substrate, and a channel region, a source side diffusion region, and a drain side diffusion region on the polysilicon semiconductor thin film. Forming a mask on the polysilicon semiconductor thin film; forming a source side diffusion region and a drain side diffusion region in the polysilicon semiconductor thin film by ion implantation from above the mask; and Removing the mask, forming a silicon thin film on the polysilicon semiconductor thin film from which the mask has been removed, and activating the polysilicon semiconductor thin film by irradiating a laser from above the silicon thin film. It is characterized by including.
この発明によれば、イオン注入用のマスクを除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜を形成し、そのシリコン薄膜の上方からレーザーを照射してポリシリコン半導体薄膜を活性化するので、上記問題(1)のようにレーザー光がゲート絶縁膜内で干渉して活性化が不均一になることがない。また、レーザー活性化時には、シリコン薄膜がポリシリコン半導体薄膜上に設けられているので、上記問題(2)のように拡散領域にドーズされた元素が揮発することがなく、ポリシリコン半導体薄膜表面の汚染を防ぐことができる。その結果、この方法によれば、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置を製造できる。 According to this invention, after removing the mask for ion implantation, a silicon thin film is formed on the polysilicon semiconductor thin film, and the polysilicon semiconductor thin film is activated by irradiating a laser from above the silicon thin film. As in problem (1), the laser beam does not interfere in the gate insulating film and activation is not uniform. Moreover, since the silicon thin film is provided on the polysilicon semiconductor thin film at the time of laser activation, the element dosed to the diffusion region does not volatilize as in the above problem (2), and the surface of the polysilicon semiconductor thin film is not volatilized. Contamination can be prevented. As a result, according to this method, a semiconductor device having a polysilicon semiconductor thin film capable of uniformly performing laser activation of the polysilicon semiconductor thin film without increasing the number of steps and preventing contamination at the time of laser activation. Can be manufactured.
本発明の半導体装置の製造方法の好ましい態様は、前記活性化工程後に、前記シリコン薄膜を選択的に除去することなく前記ポリシリコン半導体薄膜をアイランド化する工程と、アイランド化したポリシリコン半導体薄膜及びシリコン薄膜を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、を含むように構成する。 According to a preferred aspect of the method for manufacturing a semiconductor device of the present invention, after the activation step, the step of islanding the polysilicon semiconductor thin film without selectively removing the silicon thin film, the island-formed polysilicon semiconductor thin film, and Forming a gate insulating film so as to cover the silicon thin film; forming a gate electrode on the gate insulating film; and forming a source electrode and a drain electrode respectively connected to the source side diffusion region and the drain side diffusion region And a step of including.
本発明の半導体装置の製造方法の好ましい態様は、前記マスクを、前記イオン注入時の注入元素を遮蔽するためのレジストとするように構成する。 In a preferred aspect of the method for manufacturing a semiconductor device of the present invention, the mask is configured to be a resist for shielding an implanted element during the ion implantation.
上記課題を解決するための本発明の半導体装置は、基材と、前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、前記ポリシリコン半導体薄膜上に形成されたシリコン薄膜と、前記ポリシリコン半導体薄膜及び前記シリコン薄膜を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極と、を少なくとも有することを特徴とする。 In order to solve the above problems, a semiconductor device of the present invention includes a base material, a polysilicon semiconductor thin film formed on the base material and having a channel region, a source side diffusion region and a drain side diffusion region, and the polysilicon. A silicon thin film formed on the semiconductor thin film; a gate insulating film formed to cover the polysilicon semiconductor thin film and the silicon thin film; a gate electrode formed on the gate insulating film; and the source-side diffusion region And at least a source electrode and a drain electrode connected to the drain side diffusion region, respectively.
この発明は、上記本発明の製造方法によって製造されてなる半導体装置である。この発明によれば、ポリシリコン半導体薄膜上に形成されているシリコン薄膜が、その製造工程でのレーザー活性化時に従来起こっていたチャネル領域の汚染を防ぐ汚染防止膜として作用するので、上記問題(2)のように拡散領域にドーズされた元素が揮発してポリシリコン半導体薄膜表面を汚染することがなく、その結果として、半導体特性のよい半導体装置を提供できる。 The present invention is a semiconductor device manufactured by the manufacturing method of the present invention. According to the present invention, since the silicon thin film formed on the polysilicon semiconductor thin film acts as a contamination preventing film that prevents the contamination of the channel region that has conventionally occurred at the time of laser activation in the manufacturing process, As in 2), the element dosed to the diffusion region does not volatilize and pollute the surface of the polysilicon semiconductor thin film, and as a result, a semiconductor device having good semiconductor characteristics can be provided.
本発明の半導体装置の好ましい態様は、前記チャネル領域の前記ゲート絶縁膜側の界面が、前記ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されていないように構成されている。 A preferred aspect of the semiconductor device of the present invention is configured such that the interface on the gate insulating film side of the channel region is not contaminated with an ion implantation element contained in the source side diffusion region and the drain side diffusion region. .
この発明によれば、汚染防止膜として作用するシリコン薄膜によってポリシリコン半導体薄膜表面の汚染が防がれているので、チャネル領域は、ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されておらず、半導体特性のよい半導体装置を提供できる。 According to the present invention, since the silicon thin film surface is prevented from being contaminated by the silicon thin film acting as a contamination preventing film, the channel region is an ion implantation element contained in the source side diffusion region and the drain side diffusion region. A semiconductor device which is not contaminated and has good semiconductor characteristics can be provided.
本発明の半導体装置の製造方法によれば、レーザー光がゲート絶縁膜内で干渉して活性化が不均一になることがなく、また、拡散領域にドーズされた元素の揮発を防いでポリシリコン半導体薄膜表面の汚染を防ぐことができる。その結果、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置を製造できる。 According to the method for manufacturing a semiconductor device of the present invention, the activation of the laser light does not interfere in the gate insulating film and the activation becomes nonuniform, and the element dosed in the diffusion region is prevented from being volatilized. Contamination of the semiconductor thin film surface can be prevented. As a result, a semiconductor device having a polysilicon semiconductor thin film in which the laser activation of the polysilicon semiconductor thin film can be uniformly performed without increasing the number of processes and contamination during the laser activation is prevented can be manufactured.
本発明の半導体装置によれば、拡散領域にドーズされたイオン注入元素の揮発が起こらない。その結果、チャネル領域は、ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素による汚染を防ぐことができ、半導体特性のよい半導体装置を提供できる。得られた半導体装置は、液晶ディスプレイや有機ELディスプレイの駆動素子や回路素子として好ましく用いることができる。 According to the semiconductor device of the present invention, volatilization of the ion implantation element dosed to the diffusion region does not occur. As a result, the channel region can prevent contamination by the ion-implanted element contained in the source-side diffusion region and the drain-side diffusion region, and a semiconductor device with good semiconductor characteristics can be provided. The obtained semiconductor device can be preferably used as a drive element or a circuit element of a liquid crystal display or an organic EL display.
以下、本発明の半導体装置の製造方法及びその方法によって得られた半導体装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。 Hereinafter, a semiconductor device manufacturing method and a semiconductor device obtained by the method of the present invention will be described in detail. However, the present invention is not limited to the form of the drawings or the following embodiments.
[半導体装置の製造方法]
図1及び図2は、本発明の半導体装置の製造方法の一例を示す模式的な工程図である。図3は、得られた半導体装置の一例を示す模式的な断面図である。
[Method for Manufacturing Semiconductor Device]
1 and 2 are schematic process diagrams showing an example of a method for manufacturing a semiconductor device of the present invention. FIG. 3 is a schematic cross-sectional view showing an example of the obtained semiconductor device.
(半導体装置)
本発明の製造方法で得られた半導体装置1は、図2(L)及び図3に示すように、基材10側から、ポリシリコン半導体薄膜13(チャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dを有する)と、ポリシリコン半導体薄膜13上に形成されたシリコン薄膜25と、ポリシリコン半導体薄膜13及びシリコン薄膜25を覆うように形成されたゲート絶縁膜14gと、ゲート絶縁膜14g上に形成されたゲート電極15gと、ソース側拡散領域13s及びドレイン側拡散領域13dにそれぞれ接続するソース電極15s及びドレイン電極15dと、を少なくとも有するトップゲート型の薄膜トランジスタ基板(TFT基板)である。
(Semiconductor device)
As shown in FIGS. 2 (L) and 3, the
より詳しくは、図3に示す半導体装置1は、トップゲート・トップコンタクト構造からなるTFT基板であり、基材10と、基材10上に必要に応じて設けられたアンダーコート膜11と、アンダーコート膜11上に設けられたポリシリコン半導体薄膜13(ソース側拡散領域13s、チャネル領域13c及びドレイン側拡散領域13d)と、ポリシリコン半導体薄膜13上に設けられたシリコン薄膜25と、ポリシリコン半導体薄膜13の主にチャネル領域13cの上方にシリコン薄膜25を間に挟んで設けられたゲート絶縁膜14gと、そのゲート絶縁膜14gとの間にコンタクトホールを有するようにポリシリコン半導体薄膜13上に設けられた絶縁膜14と、ゲート絶縁膜14g上に設けられたゲート電極15gと、コンタクトホールに設けられたソース電極15s及びドレイン電極15dと、さらに全体を覆うように設けられた保護膜18とを有している。
More specifically, the
こうした半導体装置1においては、チャネル領域13cのゲート絶縁膜14g側の界面は、ソース側拡散領域13s及びドレイン側拡散領域13dに含まれるイオン注入元素で実質的に汚染されていない。
In such a
(製造工程)
本発明の半導体装置1の製造方法は、少なくとも、基材1上にポリシリコン半導体薄膜13を形成する工程と、ポリシリコン半導体薄膜13にチャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dを形成するために、ポリシリコン半導体薄膜13上にマスク23を形成する工程と、マスク23の上方からイオン注入24してポリシリコン半導体薄膜13にソース側拡散領域13s及びドレイン側拡散領域13sを形成する工程と、マスク23を除去する工程と、マスク23を除去したポリシリコン半導体薄膜13上にシリコン薄膜25を形成する工程と、シリコン薄膜25の上方からレーザーを照射26してポリシリコン半導体薄膜13を活性化する工程と、を含んでいる。
(Manufacturing process)
The manufacturing method of the
詳しくは、その活性化工程後に、シリコン薄膜25を選択的に除去することなくポリシリコン半導体薄膜13をアイランド化する工程と、アイランド化したポリシリコン半導体薄膜13及びシリコン薄膜25を覆うようにゲート絶縁膜14gを形成する工程と、ゲート絶縁膜14g上にゲート電極15gを形成する工程と、ソース側拡散領域13s及びドレイン側拡散領域13dにそれぞれ接続するソース電極15s及びドレイン電極15dを形成する工程と、を含んでいる。
Specifically, after the activation step, the step of forming the polysilicon semiconductor thin film 13 into an island without selectively removing the silicon
以下においては、図3に示すゲートオーバーラップ構造の半導体装置1を例にして、図1及び図2に示した製造工程順に説明するが、本発明の半導体装置1の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。
In the following, the
先ず、基材10を準備する。基材10は、半導体装置1の支持基板をなす絶縁性のものであり、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが5μm以上300μm以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板(プラスチック基板ともいう。)の使用は、半導体装置1をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
First, the
また、無機基板も絶縁性を有するものであり、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、厚さが0.05mm以上3.0mm以下程度の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。 In addition, the inorganic substrate also has insulating properties, and examples thereof include a glass substrate, a silicon substrate, and a ceramic substrate. The glass substrate may be a glass substrate for liquid crystal displays having a thickness of about 0.05 mm to 3.0 mm, or may be an inexpensive alkali-free glass substrate that is slightly inferior in heat resistance. .
次に、図1(A)に示すように、準備された基材10上に必要に応じてアンダーコート膜11を形成する。アンダーコート膜11は、必須の膜ではなく、例えば、(i)ポリシリコン半導体薄膜13と基材10との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基材10内の不純物が半導体装置1の構成層に侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよかったり、応力の影響がなかったり、バリア性を考慮する必要がなかったり、非耐熱性基板を用いない場合には設ける必要はない。
Next, as shown in FIG. 1A, an
アンダーコート膜11は基材10の全面に設けられていてもよいが、その機能や目的に応じて必要な領域のみに設けられていてもよい。なお、図1(A)に示す例では、アンダーコート膜11を全面に形成している。
The
アンダーコート膜11は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、2層以上を積層してもよい。
The
アンダーコート膜11を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常1nm以上200nm以下程度の範囲内であることが好ましく、3nm以上50nm以下程度の範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜をアンダーコート膜11として形成する場合には、3nm以上10nm以下程度の範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜をアンダーコート膜11として形成する場合には、5nm以上50nm以下程度の範囲内であることがより好ましい。一方、アンダーコート膜11を応力緩和膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、100nm以上1000nm以下程度の範囲内であることが好ましく、成膜時間の点からは100nm以上500nm以下程度の範囲内であることがより好ましい。
The thickness when the
アンダーコート膜11は、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。
The
次に、図1(B)に示すように、アンダーコート膜11上にノンドープのアモルファスシリコン膜21aを形成する。このアモルファスシリコン膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法でアモルファスシリコン膜21aを成膜する場合には、例えば、成膜温度:室温、成膜圧力:0.2Pa、ガス:アルゴンの成膜条件で例えば厚さ50nmの厚さで成膜できる。なお、CVD法でアモルファスシリコン膜を成膜することも可能であり、その場合には25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiH4が使用されるので、成膜後に約450℃の脱水素処理(真空中で1時間程度)が必要となる。
Next, as shown in FIG. 1B, a non-doped
次に、図1(C)に示すように、レーザー照射22等のアニール処理を行ってアモルファスシリコン膜21aを多結晶化してポリシリコン膜21pに変化させる。レーザー照射22等のアニール処理は、アモルファスシリコン膜21aを多結晶化させてポリシリコン膜21pにする結晶化手段である。レーザー照射22での結晶化手段は、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーを用いて行うことができる。例えば、波長308nmのXeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec(FWHM(半値幅):full width at half-maximum)、エネルギー密度:200〜300mJ/cm2、室温の条件下で行うことができる。なお、ここでは、レーザー照射22による結晶化手段を好ましく適用した例を示したが、従来の全体加熱するアニール処理であってもよい。
Next, as shown in FIG. 1C, annealing treatment such as
次に、図1(D)に示すように、ポリシリコン膜21p上にイオン注入マスク23を形成する。イオン注入マスク23は、ポリシリコン膜21p上にレジストを形成した後にパターニングすることによって形成することができる。こうして形成されたイオン注入マスク23はイオンを遮蔽するように作用し、その結果、ポリシリコン膜21pの所定領域となるマスク開口部にのみイオンを注入することができる。
Next, as shown in FIG. 1D, an
そうしたレジストとしては、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて形成される。このレジストはイオン注入マスク23として用いられるので、少なくともレジストが設けられた部位では、その下のポリシリコン半導体薄膜にはイオンが注入されないことが望ましい。イオン注入マスク23として機能するレジストの厚さは、注入元素の種類と注入電圧によっても異なるが、少なくとも500nm以上であることが好ましい。なお、イオン注入マスク23として機能するレジストの厚さの上限は特に限定されないが、パターン精度等の観点から、1500nm以下程度の厚さであることが好ましい。
As such a resist, for example, various positive photoresists on the market are preferably used, and the resist is formed on the entire surface by means of a spinner or the like and dried and cured. Since this resist is used as the
なお、従来は、ポリシリコン膜21p上に酸化ケイ素膜を形成し、その酸化ケイ素膜上にさらにレジスト膜を形成し、その後レジスト膜をパターニングして酸化ケイ素膜のエッチングマスクとし、その後酸化ケイ素膜をパターニングした後にレジスト膜を除去することによって、パターニングされた酸化ケイ素膜をイオン注入マスクとして用いていた。しかしながら、本発明では、ポリシリコン膜21p上に直接形成したレジストマスクをイオン注入マスク23として用いるので、工数削減を実現できる。本発明がこうした工程削減を実現できる理由は、イオン注入をレジストマスク(イオン注入マスク23)で行い、そのレジストマスクを除去した後に汚染防止膜として作用する後述のシリコン薄膜25を半導体薄膜上に形成した状態でイオン注入を行うので、そのシリコン薄膜25がイオン注入元素の揮発を防いでいるためである。したがって、本発明と前記従来例とは、イオン注入マスク23としてレジストマスクを用いるか(本発明)酸化ケイ素膜を用いるか(従来例)が異なるため、イオン注入マスク23として酸化ケイ素膜をパターニングする必要がなく、そのため、チャネル領域を覆ってイオン注入元素による汚染を抑制している従来の酸化ケイ素膜の成膜工程、その酸化ケイ素膜のエッチング工程及びその酸化ケイ素膜の剥離工程が必要なくなるのである。
Conventionally, a silicon oxide film is formed on the
また、従来のように酸化ケイ素膜をイオン注入マスクとして用いると、それを除去する際には通常フッ酸を用いるが、そのフッ酸がポリシリコン膜21pの欠陥部分を通過し、アンダーコート膜11に到達し、アンダーコート膜11を侵食してポリシリコン膜が剥離する現象が確率的に起こるという問題があった。また、酸化ケイ素膜からなる従来のイオン注入マスクを除去する際にドライエッチングを用いた場合には、ポリシリコン膜21pも一部エッチングされてしまうという問題があった。本発明では、レジストをイオン注入マスク23として用いているので上記の問題を無くすことができた。
Further, when a silicon oxide film is used as an ion implantation mask as in the prior art, hydrofluoric acid is usually used to remove it, but the hydrofluoric acid passes through a defective portion of the
イオン注入マスク23として機能するレジストパターンの形成自体は従来公知の手段を適用できる。具体例としては、東京応化工業株式会社製の商品名「OFPR800」等のレジストを、スピンコート法等で成膜し、フォトマスクを用いてフォトリソグラフィでパターニングしてイオン注入マスク23を形成することができる。
Conventionally known means can be applied to the formation of the resist pattern itself that functions as the
イオン注入マスク23を形成した後、図1(D)に示すようにイオン注入24を行う。イオン注入24は、例えば、リン(P)を注入電圧:10keV、室温下で、5×1014イオン/cm2〜2×1015イオン/cm2のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、ポリシリコン膜21pにイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入によりポリシリコン膜21pにソース側拡散領域13s及びドレイン側拡散領域13dが形成され、さらに両膜13s,13dの間に、チャネル領域13cが形成される。
After the
本発明でのイオン注入は、イオン注入マスク23が設けられていない開口部に直接イオン注入するので、例えば従来のように、ポリシリコン半導体薄膜上のゲート絶縁膜の上に形成されたゲート電極をイオン注入マスクとしてイオン注入する場合のように、注入したイオンがゲート絶縁膜内に残ることがなく、ゲート絶縁膜内に残るイオンの影響(例えば、ゲートリーク電流の増加や絶縁破壊等の問題)を考慮する必要がないという利点がある。また、加速電圧を低く抑えることができるため、基材10の発熱が比較的小さく、プラスチック基板などの非耐熱基板を用いた場合でも比較的短時間でイオン注入を完了することができるという利点がある。
In the ion implantation according to the present invention, ions are directly implanted into the opening where the
次に、図1(E)に示すように、イオン注入マスク23をウェットエッチング法やドライエッチング法により除去する。この工程では、イオン注入マスク23の除去に先立って、イオン注入マスク23の表面にイオン注入により形成された変質層をプラズマアッシングで分解・揮発除去し、その後引き続いて、残りのイオン注入マスク23を除去する。なお、「変質層」とは、イオン注入によりレジストマスク23の表面が化学的に変化した部分であり、ウェットエッチングされにくい部分である。実際に、アセトン溶液を用いたるウェットエッチングでは変質層を完全に除去することはできないことを確認している。この変質層の厚さは、イオン注入深さと同程度であると考えられ、実際に、イオン注入種を燐とし、加速電圧を10keVとし、イオン注入量を5×10+14cm−2としたイオン注入では、シミュレーション結果ではイオン注入深さは70nm程度であったが、プラズマアッシングでイオン注入マスク23を80nm以上エッチングした後にウェットエッチングをすれば、レジストを完全に除去することができた。
Next, as shown in FIG. 1E, the
ここで用いるプラズマアッシングは、ドライエッチャーと呼ばれる市販の装置を用い、一例として、酸素ガス流量:50sccm、印加電力:100W、圧力:3Pa、処理時間:2分間、の条件で行うことができる。具体的には、チャンバー内を所定のガス雰囲気とした後、カソード電極板上にTFT素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極板との間にRF発振器で高周波電圧を印加することにより、プラズマを発生させる装置を用いる。なお、プラズマアッシングだけでもイオン注入マスク23をすべて除去することが可能であるが、イオン注入マスク23がすべて除去された後にシリコン層13cがプラズマに曝されることによりダメージを受けるので、上記のように、プラズマアッシングで処理した後にウェットエッチングで処理することが好ましい。
The plasma ashing used here can be performed using a commercially available apparatus called a dry etcher under conditions of an oxygen gas flow rate: 50 sccm, applied power: 100 W, pressure: 3 Pa, and processing time: 2 minutes. Specifically, after the inside of the chamber is set to a predetermined gas atmosphere, a substrate in the process of fabricating the TFT element is placed on the cathode electrode plate, and a high frequency is generated by an RF oscillator between the cathode electrode plate and the opposing anode electrode plate. A device that generates plasma by applying a voltage is used. Although it is possible to remove all of the
次に、図1(F)に示すように、チャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dで構成されたポリシリコン半導体薄膜13の上に、シリコン薄膜25を形成する。このシリコン膜25は、引き続いて行う活性化工程において、ソース側拡散領域13s及びドレイン側拡散領域13dに含まれるドーピング元素がチャネル領域13cに汚染するのを防ぐ汚染防止膜として作用する。
Next, as shown in FIG. 1F, a silicon
シリコン薄膜25の厚さは、10nm以上50nm以下が好ましい。その範囲の厚さでシリコン薄膜25を成膜することにより、半導体特性を均一且つ良好なものとすることができる。その厚さが10nm未満では、後述する活性化工程で、ソース側拡散領域13s及びドレイン側拡散領域13dに含まれるドーピング元素が雰囲気中に揮発することがあり、その結果、揮発したドーピング元素がチャネル領域13cに吸着し又は浸入してそのチャネル領域13cを汚染して半導体特性を低下させることがある。一方、その厚さが50nmを超えると、後の工程で、ソース側拡散領域13s及びドレイン側拡散領域13dと、それぞれに接続するソース電極15s及びドレイン電極15dとの間の抵抗が高くなるので、良好な半導体特性を得ることができないことがある。なお、活性化時のドーピング元素の拡散を考慮すると、シリコン薄膜25の好ましい厚さは10nm以上50nm以下程度である。
The thickness of the silicon
シリコン薄膜25は、図1(B)で形成したアモルファスシリコン膜21aと同じ組成で成膜することが好ましい。例えば、図1(B)でのアモルファスシリコン膜21aをスパッタリング法で成膜した場合においては、そのアモルファスシリコン膜21aの成膜時と同じシリコンターゲットを用い、同じスパッタリング条件でシリコン薄膜25を成膜する。このように、アモルファスシリコン膜21aと同じ条件で成膜することで、ターゲットを変更しない、条件設定し易い、等の成膜プロセスの簡素化を図ることができるとともに、ポリシリコン半導体薄膜13の半導体特性を低下させないという効果がある。
The silicon
半導体特性に対しては、このシリコン薄膜25は、ドレイン側拡散領域13d上及びソース側拡散領域13s上に上記範囲の厚さで形成されているので、引き続いて行う活性化工程時における汚染防止膜としての作用を、各拡散領域13s,13dと各電極15s,15dとの間の抵抗増を抑制した態様の下で実現することができるという効果がある。その結果、ポリシリコン半導体薄膜13上にシリコン薄膜25を形成しても好ましい半導体特性を維持することができる。
For semiconductor characteristics, this silicon
図1(F)に示すように、シリコン薄膜25を形成した後にさらに引き続いて、ポリシリコン膜21pにイオン注入して形成されたソース側拡散領域13s及びドレイン側拡散領域13d(図1(D)参照)に、レーザー26を照射して両膜13s,13dを活性化する。この活性化工程は、図1(C)の結晶化工程でアモルファスシリコンからポリシリコンに相変化したシリコン膜が、図1(D)のイオン注入工程でのイオンの注入により原子構造が乱れてアモルファス相に変化するので、そのアモルファス相を再びポリシリコン相に再結晶させる工程である。
As shown in FIG. 1 (F), after forming the silicon
本発明においては、図1(D)(E)で示したイオン注入用のマスク23を除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜25を形成し(図1(F))、そのシリコン薄膜25の上方からレーザー26を照射してポリシリコン半導体薄膜を活性化している(図1(F))。そのため、ゲート絶縁膜をポリシリコン半導体薄膜上に設けた後にレーザーを照射するという従来の態様で問題になっていた「レーザー光がゲート絶縁膜内で干渉して活性化が不均一になる」という問題が生じない。この問題は、詳しくは、ポリシリコン半導体薄膜上にレーザー光に対して透明な膜(例えばゲート絶縁膜SiO2)を形成した状態でレーザー光を照射すると、透明な膜内で多重反射が起こり、透明な膜を貫通する光は透明な膜の膜厚及び光学定数に依存することになる。そのため、透明な膜内の基板内膜厚分布又は基板間の膜厚に違いがあると、ポリシリコン半導体薄膜上に入射するレーザー光の強度が変化し、活性化が不均一になるという問題である。しかしながら、本発明では、レーザー光に対して透明な膜が無い状態でレーザ光による活性化を行うため、活性化が不均一にならない。
In the present invention, after removing the
さらに、本発明においては、シリコン薄膜25がポリシリコン半導体薄膜上に設けられているので、ソース側拡散領域13s及びドレイン側拡散領域13dにドーズされた元素は、シリコン薄膜25が設けられていない場合に比べ、レーザー照射時に揮発する量が少なく、揮発した当該元素がポリシリコン半導体膜のチャネル領域13cを汚染する度合を著しく小さくする。なお、上記において、「汚染されていない」と「実質的に汚染されていない」とは同義であり、ここでいうように、「揮発した当該元素がポリシリコン半導体膜のチャネル領域13cを汚染する度合を著しく小さくする」ことに基づくものであって、少なくともソース側拡散領域13s及びドレイン側拡散領域13dから揮発したイオン注入元素によっては、ポリシリコン半導体膜のチャネル領域13cは汚染されていない。
Further, in the present invention, since the silicon
仮にシリコン薄膜25がアモルファス相でポリシリコン膜21p上に形成されていた場合であっても、この活性化工程ではそのシリコン薄膜25を結晶化させてポリシリコン相とすることができるので、結果として、ポリシリコン相からなるシリコン半導体薄膜13上には、ポリシリコン相からなるシリコン薄膜25が形成されていることになり、さらに、リン等のドーピング元素の汚染が小さいポリシリコン相からなるチャネル領域13c上には、そのチャネル領域13cと同一組成のシリコン薄膜25がポリシリコン相で形成されていることになる。
Even if the silicon
この活性化工程で用いるレーザー26とは、一般的にいうレーザーのことであるが、活性化を実現できるものであればレーザー以外のエネルギービームであってもよい。レーザーとしては、上記結晶化工程時と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec(FWHM)、エネルギー密度:100〜325mJ/cm2、室温の条件下で行うことができる。
The
上記の活性化工程の後には、通常、ポリシリコン半導体薄膜13の欠陥を低減処理するための酸素プラズマによる欠陥処理を施してもよい。酸素プラズマ処理は、一例として、RF100W、1Torr、150℃の条件下で行われ、その後においては、120℃の条件下での乾燥処理が施される。
After the above activation step, defect processing with oxygen plasma for reducing the defects of the polysilicon semiconductor thin film 13 may be usually performed. For example, the oxygen plasma treatment is performed under the conditions of
次に、図2(G)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF6等を用いることができる。なお、ポリシリコン半導体薄膜13上に形成したシリコン薄膜25は除去されず、ポリシリコン半導体薄膜13上に残った態様でそのポリシリコン半導体薄膜13と一体となってアイランド化される。
Next, as shown in FIG. 2G, dry etching is performed to form islands. As the etching gas, SF 6 or the like can be used. Note that the silicon
次に、図2(H)に示すように、ソース側拡散領域13s、チャネル領域13c及びドレイン側拡散領域13dを覆うように、基材上の全面に又は必要とされる所定の領域に、絶縁膜14を形成する。絶縁膜としては、一般的に用いられているものを採用できるが、通常、酸化ケイ素膜を好ましく挙げることができる。絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件で厚さ約100nmの酸化ケイ素を形成する。
Next, as shown in FIG. 2 (H), insulation is performed on the entire surface of the base material or a predetermined region so as to cover the source
次に、図2(I)に示すように、ソース側拡散領域13s及びドレイン側拡散領域13d上の絶縁膜14をフォトリソグラフィを用いて選択的にエッチングし、コンタクトホール27を形成する。例えば、絶縁膜14上にレジスト膜を形成した後、フォトマスクを用いたフォトリソグラフィにより露光・現像してレジスト膜をパターニングし、その後、そのパターニングにより露出したコンタクトホール形成部の絶縁膜14(例えば酸化ケイ素膜)を、例えば2%HF溶液を用いてウェットエッチングして除去してコンタクトホール27を形成する。その後においては、プラズマアッシング法によりエッチングマスクとして利用したレジスト膜を除去する。なお、プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることにより、レジストのみを除去する方法のことである。こうして、ポリシリコン半導体薄膜13のチャネル領域13c上にゲート絶縁膜14gを形成するとともに、ソース側拡散領域13s上及びドレイン側拡散領域13d上にコンタクトホール27,27を有するように絶縁膜14を形成する。
Next, as shown in FIG. 2I, the insulating
なお、従来例として、図2(H)に示すゲート絶縁膜を形成した後にゲート電極を所定のパターンで形成し、その後にイオン注入し、その後にレーザー活性化処理を行ってイオン注入した拡散領域を再結晶化する方法もあるが、本発明では、そうしたイオン注入やレーザー活性化はゲート絶縁膜等を形成する前に済ませているので、ゲート絶縁膜14gとコンタクトホール27,27を形成した後においては、特別な処理を行うことなく、各電極(ゲート電極15g、ソース電極15s、ドレイン電極15d)を形成するだけである。
As a conventional example, after forming the gate insulating film shown in FIG. 2 (H), a gate electrode is formed in a predetermined pattern, and then ion implantation is performed, and then a laser activation process is performed to perform ion implantation. However, in the present invention, such ion implantation and laser activation are completed before the gate insulating film and the like are formed. Therefore, after the
次に、図2(J)に示すように、ゲート電極15g、ソース電極15s及びドレイン電極15dを形成する。ゲート電極15gはゲート絶縁膜14g上に形成され、ソース電極15sはコンタクトホール27によって露出したソース側拡散領域13sに接続するように形成され、ドレイン電極15dはコンタクトホール27によって露出したドレイン電極15dに接続するように形成される。具体的には、図2(I)でゲート絶縁膜14gやコンタクトホール27,27を形成した後の全面に、例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、レジストパターンをフォトリソグラフィで形成した後にウェットエッチングでそのアルミニウム膜をパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを所定パターンとなるように形成する。
Next, as illustrated in FIG. 2J, a
なお、ゲート電極15gを形成するための電極材料は特に限定されず、アルミニウム、タングステン、タンタル、モリブデンのいずれかの金属、又はその金属を含む合金又は複合金属を好ましく用いることができる。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極15g、ソース電極15s、ドレイン電極15dの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。
Note that an electrode material for forming the
次に、図2(K)に示すように、必要に応じて高圧水蒸気処理を行う。高圧水蒸気処理は、各電極(ゲート電極15g、ソース電極15s、ドレイン電極15d)を形成した後に行うことが好ましい。その理由は、電極材料を全面に形成した直後(すなわち各電極をエッチング形成する前)に行った場合には、その電極材料の材質にもよるが、電極材料が変質してエッチングが良好に行われない可能性があるためである。高圧水蒸気処理工程での処理条件は、100℃を超え、300℃未満の温度と、1気圧(0.1MPa)を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うことが好ましい。この処理条件においては、圧力が20気圧(2.0MPa)以下であることが特に好ましい。
Next, as shown in FIG. 2 (K), high-pressure steam treatment is performed as necessary. The high-pressure steam treatment is preferably performed after forming each electrode (
こうした高圧水蒸気処理は、ゲート絶縁膜14gをスパッタリング法で形成した場合に特に有効である。すなわち、酸化ケイ素からなるゲート絶縁膜14gは、スパッタリング法の成膜原理により300℃を下回る温度で形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜14gは、化学量論組成からずれ易く、シリコン半導体膜13との界面の欠陥密度が高くなり易いが、本発明における高圧水蒸気処理工程を適用することによって、水蒸気の酸化効果によって酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果(トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い)が得られるという利点がある。
Such high-pressure steam treatment is particularly effective when the
最後に、図2(L)に示すように、素子全体を覆うように保護膜18を形成する。保護膜18としては、酸化ケイ素膜を好ましく挙げることができる。保護膜18は、例えばRFマグネトロンスパッタリングにより、約20nm程度の厚さで形成することが好ましい。こうして図3に示す一実施形態の半導体装置1を製造することができる。
Finally, as shown in FIG. 2L, a
以上説明したように、本発明の半導体装置の製造方法によれば、図1(D)(E)で示したイオン注入用のマスク23を除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜25を形成し(図1(F))、そのシリコン薄膜25の上方からレーザー26を照射してポリシリコン半導体薄膜を活性化する方法を採用するので、従来問題になっていたようなレーザー光がゲート絶縁膜内で干渉して活性化が不均一になる、ということがない。また、レーザー活性化時には、シリコン薄膜がポリシリコン半導体薄膜上に設けられているので、従来問題になっていたような拡散領域にドーズされた元素が揮発してチャネル領域13cを汚染するのを防ぐことができる。その結果、本発明の製造方法によれば、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染を防いだポリシリコン半導体薄膜を有する半導体装置を製造できる。こうした効果を奏する本発明においては、低コストのもとで半導体装置を製造することができるとともに、均一な活性化処理によって製造歩留まりがよく、しかも特性にも優れた半導体装置を得ることができるので、液晶ディスプレイや有機ELディスプレイ等の表示装置のアクティブマトリックス駆動の薄膜トランジスタに好ましく適用できる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, after removing the
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. In addition, this invention is not limited to a following example.
(実施例1)
基材10として厚さ0.7mmのガラス基板(コーニング1737)を用い、その上に、アンダーコート膜11として酸化ケイ素からなる厚さ300nmのバッファー膜(シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層)を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ50nmのノンドープアモルファスシリコン膜21aを形成した。その後、全面にレーザー光(XeClエキシマレーザー、300Hz発振、照射面でのエネルギー密度325mJ/cm2、レーザーパルス幅20nsec)を照射してポリシリコン膜21pに変化させた。このポリシリコン膜21pの上にフォトリソグラフィによりイオン注入マスク23として作用するレジストマスクを形成した後、イオン注入し(Pイオンを10keVの加速電圧で、5×1014イオン/cm2注入)、ポリシリコン膜21pの開口部をソース側拡散領域13s、ドレイン側拡散領域13dとした。引き続いて、イオン注入マスク23として用いたレジストを除去した。
Example 1
A 0.7 mm-thick glass substrate (Corning 1737) is used as the
レジストマスクを除去した後のポリシリコン膜21p上の全面に、上記ノンドープアモルファスシリコン膜の形成条件と同じスパッタ条件(ターゲット、スパッタ雰囲気を同一条件とした)で、厚さ10nmのシリコン薄膜25を形成した。そのシリコン薄膜25の上方からXeClエキシマレーザーを用い、パルス幅:30nsec(FWHM)、エネルギー密度:225mJ/cm2、室温の条件下でレーザー照射26して活性化させた。この活性化工程は、イオン注入によってポリシリコン相からアモルファスシリコン相に変化してしまったソース側拡散領域13s及びドレイン側拡散領域13dのシリコン膜をポリシリコン相に再結晶化させる工程である。
A silicon
その後、シリコン薄膜25が積層された態様でポリシリコン膜21pをフォトリソグラフィによりアイランド化し(SF6ガスを用いたドライエッチング)、その後、それらを覆うように8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件でSiO2膜からなる厚さ100nmのゲート絶縁膜をスパッタ法で形成し、その後、そのゲート絶縁膜にフォトリソグラフィでコンタクトホール27を形成し(フッ酸を用いたエッチング)、その後、アルミニウムからなる厚さ200nmの電極層をスパッタ法で形成し、フォトリソグラフィで各電極(ゲート電極15g、ソース電極15s、ドレイン電極15d)を形成した。その後、基板全体を5気圧(0.5MPa)・150℃の高圧水蒸気処理を6時間行って、実施例1の半導体装置を作製した。
Thereafter, the
(比較例1)
実施例1において、ポリシリコン膜21p上にシリコン薄膜25を設けずにレーザー照射26した他は、実施例1と同様にして比較例1の半導体装置を作製した。
(Comparative Example 1)
A semiconductor device of Comparative Example 1 was fabricated in the same manner as in Example 1 except that
(評価)
実施例1と比較例1の半導体装置の閾値電圧を測定した。この閾値電圧は、半導体アナライザーにより測定した。なお、確認実験として、実施例1及び比較例1の半導体装置のチャネル面積を100%とした場合、それぞれのチャネル面積を50%にした半導体装置と30%にした半導体装置とをそれぞれ作製して比較する実験を行った。その結果、比較例1の半導体装置については、チャネル面積を100%から、50%、30%と小さくするにしたがって閾値電圧が低下する傾向があった。この傾向は、実施例1の半導体装置についても僅かに見られたが、低下傾向の大きさは、比較例1についての確認実験結果の方が実施例1の確認実験結果の場合よりも著しく大きかった。
(Evaluation)
The threshold voltages of the semiconductor devices of Example 1 and Comparative Example 1 were measured. This threshold voltage was measured with a semiconductor analyzer. As a confirmation experiment, when the channel areas of the semiconductor devices of Example 1 and Comparative Example 1 are set to 100%, a semiconductor device having a channel area of 50% and a semiconductor device having a channel area of 30% are manufactured. A comparative experiment was performed. As a result, the threshold voltage of the semiconductor device of Comparative Example 1 tended to decrease as the channel area was reduced from 100% to 50% and 30%. Although this tendency was slightly observed in the semiconductor device of Example 1, the magnitude of the decreasing tendency was significantly larger in the confirmation experiment result for Comparative Example 1 than in the confirmation experiment result in Example 1. It was.
この理由は次のとおりである。汚染防止膜として作用するシリコン薄膜を設けていない比較例1及びその確認実験において、ソース側拡散領域及びドレイン側拡散領域から位置的に離れるほどドーピング元素の揮発に基づいた汚染の程度は減少するが、チャネル面積を50%や30%とした場合のように、チャネル領域が小さいとチャネル内の各場所とソース側拡散領域及びドレイン側拡散領域との距離が小さくなる。そのため、結果として、チャネル面積が小さくなるほどチャネル領域の平均的な汚染の度合が高くなるためであると考えられる。一方、汚染防止膜として作用するシリコン薄膜を設けた実施例1の半導体装置は、比較例1の半導体装置よりもチャネル領域の汚染が防がれているため、比較例1の場合に比べて閾値電圧の低下が著しく小さくなっている。こうしたことから、比較例1の半導体装置は閾値電圧が低下し、ばらつきが大きく、デバイスの信頼性が低下するものとなってしまう。 The reason for this is as follows. In Comparative Example 1 in which the silicon thin film that acts as a contamination prevention film is not provided and its confirmation experiment, the degree of contamination based on the volatilization of the doping element decreases as the distance from the source diffusion region and the drain diffusion region increases. As in the case where the channel area is 50% or 30%, when the channel region is small, the distance between each location in the channel and the source side diffusion region and the drain side diffusion region becomes small. Therefore, as a result, it is considered that the average contamination degree of the channel region increases as the channel area decreases. On the other hand, in the semiconductor device of Example 1 provided with the silicon thin film that acts as a contamination prevention film, the channel region is prevented from being contaminated more than the semiconductor device of Comparative Example 1, so that the threshold value is higher than that of Comparative Example 1. The voltage drop is significantly smaller. For this reason, the threshold voltage of the semiconductor device of Comparative Example 1 is reduced, the variation is large, and the reliability of the device is reduced.
1 半導体装置
10 基材
11 アンダーコート膜
13 ポリシリコン半導体薄膜
13s ソース側拡散領域
13c チャネル領域
13d ドレイン側拡散領域
14 絶縁膜
14g ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
18 保護膜
21a アモルファスシリコン膜
21p ポリシリコン膜
22 レーザーアニール
23 イオン注入マスク
24 イオン注入
25 シリコン薄膜
26 レーザー
27 コンタクトホール
28 高圧水蒸気処理
DESCRIPTION OF
Claims (5)
前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成するために、該ポリシリコン半導体薄膜上にマスクを形成する工程と、
前記マスクの上方からイオン注入して前記ポリシリコン半導体薄膜にソース側拡散領域及びドレイン側拡散領域を形成する工程と、
前記マスクを除去する工程と、
前記マスクを除去したポリシリコン半導体薄膜上にシリコン薄膜を形成する工程と、
前記シリコン薄膜の上方からレーザーを照射して前記ポリシリコン半導体薄膜を活性化する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a polysilicon semiconductor thin film on a substrate;
Forming a mask on the polysilicon semiconductor thin film in order to form a channel region, a source side diffusion region and a drain side diffusion region in the polysilicon semiconductor thin film;
Forming a source side diffusion region and a drain side diffusion region in the polysilicon semiconductor thin film by ion implantation from above the mask;
Removing the mask;
Forming a silicon thin film on the polysilicon semiconductor thin film from which the mask has been removed;
Irradiating a laser from above the silicon thin film to activate the polysilicon semiconductor thin film;
A method for manufacturing a semiconductor device, comprising:
前記シリコン薄膜を選択的に除去することなく前記ポリシリコン半導体薄膜をアイランド化する工程と、
アイランド化したポリシリコン半導体薄膜及びシリコン薄膜を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、
を含む、請求項1に記載の半導体装置の製造方法。 After the activation step,
Converting the polysilicon semiconductor thin film into an island without selectively removing the silicon thin film;
Forming a gate insulating film so as to cover the island-formed polysilicon semiconductor thin film and the silicon thin film;
Forming a gate electrode on the gate insulating film;
Forming a source electrode and a drain electrode respectively connected to the source side diffusion region and the drain side diffusion region;
The manufacturing method of the semiconductor device of Claim 1 containing this.
前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、
前記ポリシリコン半導体薄膜上に形成されたシリコン薄膜と、
前記ポリシリコン半導体薄膜及び前記シリコン薄膜を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極と、を少なくとも有することを特徴とする半導体装置。 A substrate;
A polysilicon semiconductor thin film having a channel region, a source side diffusion region and a drain side diffusion region formed on the substrate,
A silicon thin film formed on the polysilicon semiconductor thin film;
A gate insulating film formed so as to cover the polysilicon semiconductor thin film and the silicon thin film;
A gate electrode formed on the gate insulating film;
A semiconductor device comprising at least a source electrode and a drain electrode respectively connected to the source side diffusion region and the drain side diffusion region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282321A JP5515276B2 (en) | 2008-10-31 | 2008-10-31 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282321A JP5515276B2 (en) | 2008-10-31 | 2008-10-31 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109290A true JP2010109290A (en) | 2010-05-13 |
JP5515276B2 JP5515276B2 (en) | 2014-06-11 |
Family
ID=42298406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282321A Expired - Fee Related JP5515276B2 (en) | 2008-10-31 | 2008-10-31 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515276B2 (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188268A (en) * | 1992-12-16 | 1994-07-08 | Casio Comput Co Ltd | Manufacture of thin film transistor |
JPH06216157A (en) * | 1993-01-18 | 1994-08-05 | Semiconductor Energy Lab Co Ltd | Manufacture for mis-type semiconductor device |
JPH07211909A (en) * | 1994-01-24 | 1995-08-11 | Sanyo Electric Co Ltd | Thin film transistor and its manufacture |
JPH0823105A (en) * | 1994-05-02 | 1996-01-23 | Sony Corp | Manufacture of semiconductor chip for display |
JPH0855993A (en) * | 1994-08-12 | 1996-02-27 | Fuji Xerox Co Ltd | Thin film transistor |
JPH09266318A (en) * | 1996-03-29 | 1997-10-07 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
JPH11204435A (en) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and preparation of the same |
JP2001077372A (en) * | 1999-09-08 | 2001-03-23 | Canon Inc | Thin film transistor |
JP2003298064A (en) * | 2002-04-01 | 2003-10-17 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2005285830A (en) * | 2004-03-26 | 2005-10-13 | Dainippon Printing Co Ltd | Method for forming gate insulating film, process for fabricating thin-film transistor, and the thin-film transistor |
JP2008027985A (en) * | 2006-07-18 | 2008-02-07 | Dainippon Printing Co Ltd | Method and apparatus of manufacturing polycrystalline silicon film, and thin film transistor substrate |
-
2008
- 2008-10-31 JP JP2008282321A patent/JP5515276B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188268A (en) * | 1992-12-16 | 1994-07-08 | Casio Comput Co Ltd | Manufacture of thin film transistor |
JPH06216157A (en) * | 1993-01-18 | 1994-08-05 | Semiconductor Energy Lab Co Ltd | Manufacture for mis-type semiconductor device |
JPH07211909A (en) * | 1994-01-24 | 1995-08-11 | Sanyo Electric Co Ltd | Thin film transistor and its manufacture |
JPH0823105A (en) * | 1994-05-02 | 1996-01-23 | Sony Corp | Manufacture of semiconductor chip for display |
JPH0855993A (en) * | 1994-08-12 | 1996-02-27 | Fuji Xerox Co Ltd | Thin film transistor |
JPH09266318A (en) * | 1996-03-29 | 1997-10-07 | Matsushita Electric Ind Co Ltd | Manufacture of thin film transistor |
JPH11204435A (en) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and preparation of the same |
JP2001077372A (en) * | 1999-09-08 | 2001-03-23 | Canon Inc | Thin film transistor |
JP2003298064A (en) * | 2002-04-01 | 2003-10-17 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2005285830A (en) * | 2004-03-26 | 2005-10-13 | Dainippon Printing Co Ltd | Method for forming gate insulating film, process for fabricating thin-film transistor, and the thin-film transistor |
JP2008027985A (en) * | 2006-07-18 | 2008-02-07 | Dainippon Printing Co Ltd | Method and apparatus of manufacturing polycrystalline silicon film, and thin film transistor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5515276B2 (en) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170110323A1 (en) | Method of forming patterned metal film layer and preparation method of transistor and array substrate | |
WO2012117439A1 (en) | Thin-film semiconductor device and manufacturing method therefor | |
JP2001332741A (en) | Method for manufacturing thin film transistor | |
JP2012212714A (en) | Thin film transistor array substrate, method of manufacturing the same, and display device | |
JP5211645B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP5515266B2 (en) | Thin film transistor substrate for display and manufacturing method thereof | |
JP2002164283A (en) | Method of forming polycrystalline semiconductor film | |
JPH0547791A (en) | Fabrication of thin film transistor | |
JP2009246093A (en) | Thin film transistor substrate, manufacturing method thereof, and display apparatus | |
JP4675433B2 (en) | Method for manufacturing semiconductor device | |
JP5515276B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2010177325A (en) | Method for manufacturing thin film transistor | |
JP2006324368A (en) | Thin-film transistor mounted panel and manufacturing method therefor | |
JP4579054B2 (en) | Thin film transistor mounted panel and method for manufacturing the same | |
JP5125436B2 (en) | Manufacturing method of semiconductor device | |
JP5332030B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP5499525B2 (en) | Semiconductor device manufacturing method and display device | |
JP2010278095A (en) | Method of manufacturing thin film transistor substrate, and intermediate structure for forming thin film transistor substrate | |
JP2008028001A (en) | Thin-film transistor substrate and its manufacturing method | |
JP2001166335A (en) | Semiconductor device, liquid crystal display device, and manufacturing method for semiconductor device and liquid crystal display device | |
JP3358284B2 (en) | Method for manufacturing thin film transistor | |
JP4466423B2 (en) | Thin film transistor manufacturing method and liquid crystal display device manufacturing method | |
JP4527004B2 (en) | Method for manufacturing thin film transistor mounted panel | |
JP3279280B2 (en) | Method for manufacturing thin film semiconductor device | |
KR20190124788A (en) | Thin film transistors and manufacturing method thereof, display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |