JP5332030B2 - Thin film transistor substrate and manufacturing method thereof - Google Patents
Thin film transistor substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5332030B2 JP5332030B2 JP2007338657A JP2007338657A JP5332030B2 JP 5332030 B2 JP5332030 B2 JP 5332030B2 JP 2007338657 A JP2007338657 A JP 2007338657A JP 2007338657 A JP2007338657 A JP 2007338657A JP 5332030 B2 JP5332030 B2 JP 5332030B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- treatment
- manufacturing
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、薄膜トランジスタ基板の特性を向上させることができる薄膜トランジスタ基板の製造方法、及びその方法で得られた薄膜トランジスタ基板に関する。 The present invention relates to a method for manufacturing a thin film transistor substrate capable of improving the characteristics of the thin film transistor substrate, and a thin film transistor substrate obtained by the method.
液晶ディスプレイや有機ELディスプレイ等のアクティブマトリクス駆動型の表示装置において、薄膜トランジスタ(以下、TFTともいう。)は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。TFTはできるだけ高性能であることが求められているが、その特性は種々の要素に影響される。その中でも最も影響される要素は、電気を流すシリコン半導体のチャネル部分に直接接触しているゲート絶縁膜の特性乃至性質である。この傾向は、ポリシリコンTFTにおいては特に顕著な傾向であり、ポリシリコンTFTの特性はゲート絶縁膜の特性乃至性質によって決定されていると言っても過言ではない。 In an active matrix driving display device such as a liquid crystal display or an organic EL display, a thin film transistor (hereinafter also referred to as TFT) constitutes a switching element provided in each pixel and a peripheral circuit on a display substrate of the display device. It is used as a circuit element. Although TFTs are required to have as high performance as possible, their characteristics are affected by various factors. Among them, the most influential factor is the characteristics or properties of the gate insulating film that is in direct contact with the channel portion of the silicon semiconductor through which electricity flows. This tendency is particularly remarkable in the polysilicon TFT, and it is no exaggeration to say that the characteristics of the polysilicon TFT are determined by the characteristics or properties of the gate insulating film.
ポリシリコンTFTにおいては、ゲート絶縁膜として、ポリシリコン半導体膜との相性の良さから、酸化ケイ素膜が用いられるケースが多い。この酸化ケイ素膜を高性能化する手法として、高圧水蒸気処理といわれる手法が提案されている(例えば特許文献1を参照)。この手法は、TFTを0.2MPa以上20MPa以下で150℃以上600℃以下の高圧水蒸気雰囲気下で熱処理することで、酸化ケイ素膜及びその界面の性質を改善し、TFTの特性を向上させる手法である。詳しくは、高圧水蒸気処理は、酸化ケイ素の構造を変化させたり、ダングリングボンドの酸化を促して終端させたりする作用があると考えられており、その結果として、ポリシリコンTFTの特性が向上すると考えられている。 In a polysilicon TFT, a silicon oxide film is often used as a gate insulating film because of its good compatibility with a polysilicon semiconductor film. As a technique for improving the performance of this silicon oxide film, a technique called high-pressure steam treatment has been proposed (see, for example, Patent Document 1). In this method, the TFT is heat-treated in a high-pressure steam atmosphere of 0.2 to 20 MPa and 150 to 600 ° C., thereby improving the properties of the silicon oxide film and its interface and improving the characteristics of the TFT. is there. Specifically, the high-pressure steam treatment is considered to have an action of changing the structure of silicon oxide or promoting dangling bonds to be oxidized, and as a result, the characteristics of the polysilicon TFT are improved. It is considered.
ところで、TFTの構造には、主としてアモルファスシリコンTFTに用いられるボトムゲート型(あるいは、逆スタガー型)と、主としてポリシリコンTFTに用いられるトップゲート型(あるいは、プレナー型)の2種類の構造がある。ボトムゲート型のTFTにおいては、層構成が、ゲート電極、ゲート絶縁膜、シリコン半導体膜の順になり、またプロセスとしてもゲート絶縁膜とシリコン半導体膜とを連続成膜する場合がほとんどなので、ゲート絶縁膜に対する高圧水蒸気処理はあまり用いられていない。一方、トップゲート型のTFTにおいては、ゲート絶縁膜を形成した後、ゲート絶縁膜に対する処理が可能であり、通常はここで上記特許文献1で提案された高圧水蒸気処理が行われる。
By the way, there are two types of TFT structures: a bottom gate type (or reverse stagger type) mainly used for amorphous silicon TFTs and a top gate type (or planar type) mainly used for polysilicon TFTs. . In bottom-gate TFTs, the layer structure is in the order of gate electrode, gate insulating film, and silicon semiconductor film, and the gate insulating film and silicon semiconductor film are almost always formed as a process. High-pressure steam treatment for membranes is rarely used. On the other hand, in the top gate type TFT, after the gate insulating film is formed, the gate insulating film can be processed. Usually, the high-pressure steam processing proposed in
上記特許文献1で提案された高圧水蒸気処理は、他のアニール処理と同様、温度が高いほど効果が高く、最低でも250℃以上の温度条件下(圧力は通常1.3MPa程度である。)で行うことが必要であると言われている。
しかしながら、上記した条件下での水蒸気処理では、TFTの製造装置として高温と高圧に耐えられる圧力容器を準備しなければならないという問題がある。また、例えばTFTを形成する基板が耐熱性の低い安価なガラス基板やプラスチック基板である場合にも、高い温度と高い圧力を含む高圧水蒸気処理は適用しにくいという問題もある。 However, in the steam treatment under the above-described conditions, there is a problem that a pressure vessel that can withstand high temperatures and high pressures must be prepared as a TFT manufacturing apparatus. In addition, for example, even when the substrate on which the TFT is formed is an inexpensive glass substrate or plastic substrate with low heat resistance, there is a problem that high-pressure steam treatment including high temperature and high pressure is difficult to apply.
こうした問題に対し、例えば上記温度に満たない条件で水蒸気処理することが考えられるが、処理温度を低下させるにしたがい、そのTFT特性の向上効果も低下する傾向があった。その理由としては、温度が低いことで水蒸気分子の分子運動が少なくなることと、水蒸気の飽和蒸気圧が低くなるために処理に寄与する水蒸気分子の分子数が少なくなることが挙げられる。 To deal with such problems, for example, it is conceivable to perform steam treatment under conditions lower than the above temperature. However, as the treatment temperature is lowered, the effect of improving the TFT characteristics tends to be lowered. The reason for this is that the molecular motion of water vapor molecules decreases due to the low temperature, and the number of molecules of water vapor molecules contributing to the treatment decreases because the saturated vapor pressure of water vapor decreases.
なお、特許文献2には、シリコン半導体膜形成後や、ゲート絶縁膜の形成後や、ソース−ドレイン電極の形成後や、TFTの完成後に高圧水蒸気処理を行ってもよいことが提案されているが、この場合の高圧水蒸気処理は、ポリシリコン膜の捕獲準位密度を低減することを目的とした処理であり、上記特許文献1の高圧水蒸気処理とは異なっている。また、同文献2には、ゲート絶縁膜を形成する前のポリシリコン膜に対して酸素プラズマ処理を施しているが、その酸素プラズマ処理は、ポリシリコン膜の特性向上を直接の目的として行われている。
Note that
本発明は、上記課題を解決するためになされたものであって、その目的は、従来のような高い温度と高い圧力を含む高圧水蒸気処理をゲート絶縁膜に対して適用しなくても、TFTの特性を向上させることができる薄膜トランジスタ基板の製造方法、及びその方法によって得られた薄膜トランジスタ基板を提供することにある。 The present invention has been made in order to solve the above-described problems. The object of the present invention is to provide a TFT without applying a high-pressure steam treatment including a high temperature and a high pressure to the gate insulating film as in the prior art. It is in providing the manufacturing method of the thin-film transistor substrate which can improve the characteristic of this, and the thin-film transistor substrate obtained by the method.
本発明者らは上記の問題に対して研究を重ねた結果、ゲート絶縁膜に対し、単に酸素プラズマ処理のみを行った場合や高圧水蒸気処理のみを行った場合に比べ、酸素プラズマ処理と水蒸気処理とをその順で行うことにより、TFTの特性を向上させることができることを見出し、本発明を完成した。 As a result of repeated research on the above problems, the present inventors have found that the oxygen plasma treatment and the water vapor treatment are performed on the gate insulating film as compared with the case where only the oxygen plasma treatment is performed or only the high pressure water vapor treatment is performed. It was found that the characteristics of the TFT can be improved by performing the steps in that order, and the present invention has been completed.
すなわち、本発明の薄膜トランジスタ基板の製造方法は、酸化ケイ素からなるゲート絶縁膜を備えた薄膜トランジスタ基板の製造方法において、前記ゲート絶縁膜に対し、酸素プラズマ処理を行った後に水蒸気処理を行うことを特徴とする。 That is, the method for manufacturing a thin film transistor substrate of the present invention is characterized in that in the method for manufacturing a thin film transistor substrate provided with a gate insulating film made of silicon oxide, the gate insulating film is subjected to an oxygen plasma treatment and then subjected to a water vapor treatment. And
この発明では、酸素プラズマ処理によってゲート絶縁膜の少なくとも表面に酸素原子が取り込まれ、その後に行われる水蒸気処理によってその酸素原子がゲート絶縁膜内に存在するダングリングボンドを終端するように作用すると考えられる。こうした本発明によれば、TFTの特性を従来同様に高めることができる。特に、従来のような高い温度や圧力下で水蒸気処理を行わなくても、従来同様のTFT特性を得ることができる。 In this invention, it is considered that oxygen atoms are taken into at least the surface of the gate insulating film by the oxygen plasma treatment, and that oxygen atoms act to terminate dangling bonds existing in the gate insulating film by the subsequent water vapor treatment. It is done. According to the present invention, the TFT characteristics can be improved as in the prior art. In particular, TFT characteristics similar to those of the prior art can be obtained without performing the water vapor treatment at a high temperature and pressure as in the prior art.
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記酸素プラズマ処理を100℃以上200℃以下の温度条件下で行うように構成する。 As a preferred embodiment of the method for producing a thin film transistor substrate of the present invention, the oxygen plasma treatment is performed under a temperature condition of 100 ° C. or higher and 200 ° C. or lower.
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記酸素プラズマ処理での酸素プラズマを、当該薄膜トランジスタ基板の処理室とは異なる室で生成して前記処理室に導入するように構成する。 As a preferred embodiment of the method for manufacturing a thin film transistor substrate of the present invention, oxygen plasma in the oxygen plasma treatment is generated in a chamber different from the treatment chamber of the thin film transistor substrate and introduced into the treatment chamber.
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記水蒸気処理を、0.1MPaを超え飽和蒸気圧以下の圧力と、100℃以上200℃以下の温度とからなる条件下で行うように構成する。 As a preferred embodiment of the method for producing a thin film transistor substrate according to the present invention, the water vapor treatment is performed under conditions including a pressure exceeding 0.1 MPa and a saturated vapor pressure and a temperature not lower than 100 ° C. and not higher than 200 ° C. .
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、前記ゲート絶縁膜をスパッタリング法で形成するように構成する。 As a preferred embodiment of the method for manufacturing a thin film transistor substrate of the present invention, the gate insulating film is formed by a sputtering method.
本発明の薄膜トランジスタ基板の製造方法の好ましい態様として、少なくとも、基板上にシリコン半導体膜を形成する工程と、前記ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とをその順で有する薄膜トランジスタ基板の製造方法において、前記酸素プラズマ処理を前記ゲート電極形成前に行うように構成する。 As a preferred embodiment of the method for manufacturing a thin film transistor substrate of the present invention, a thin film transistor having at least a step of forming a silicon semiconductor film on the substrate, a step of forming the gate insulating film, and a step of forming a gate electrode in that order. In the substrate manufacturing method, the oxygen plasma treatment is performed before the gate electrode is formed.
前記の態様において、前記水蒸気処理を前記ゲート電極形成後に行うように構成する。 In the above aspect, the steam treatment is performed after the gate electrode is formed.
前記のゲート電極形成工程においては、電極材料をアルミニウム、タングステン、タンタル、モリブデンのいずれかの金属、又は該金属を含む合金又は複合金属とするように構成することが好ましい。 In the gate electrode formation step, it is preferable that the electrode material be a metal of aluminum, tungsten, tantalum, or molybdenum, or an alloy or composite metal containing the metal.
上記課題を解決するための本発明の薄膜トランジスタ基板は、上記本発明に係る薄膜トランジスタ基板の製造方法で製造されてなることを特徴とする。 The thin film transistor substrate of the present invention for solving the above-mentioned problems is manufactured by the method for manufacturing a thin film transistor substrate according to the present invention.
本発明の薄膜トランジスタ基板の製造方法によれば、TFTの特性を従来同様に高めることができ、特に、従来のような高い温度や圧力下で水蒸気処理を行わなくても、従来同様のTFT特性を得ることができる。 According to the method for manufacturing a thin film transistor substrate of the present invention, the TFT characteristics can be improved as in the conventional case. Can be obtained.
本発明の薄膜トランジスタ基板によれば、上記本発明のTFT基板の製造方法によって、TFT特性に優れるとともに低コストのTFT基板を提供できる。その結果、製造歩留まりがよく、特性に優れた、液晶ディスプレイや有機ELディスプレイ等に適用可能なTFT基板を提供できる。 According to the thin film transistor substrate of the present invention, the TFT substrate manufacturing method of the present invention can provide a TFT substrate having excellent TFT characteristics and low cost. As a result, it is possible to provide a TFT substrate that can be applied to a liquid crystal display, an organic EL display, or the like that has good manufacturing yield and excellent characteristics.
以下、本発明の薄膜トランジスタ基板の製造方法、及びその方法で得られた薄膜トランジスタ基板について詳細に説明する。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。 Hereinafter, the manufacturing method of the thin film transistor substrate of the present invention and the thin film transistor substrate obtained by the method will be described in detail. In addition, this invention is not limited to the form of drawing or the following embodiment.
(薄膜トランジスタ基板)
図1は、本発明の製造方法で得られる薄膜トランジスタ基板の一例を示す模式的な断面図である。本発明の製造方法で得られる薄膜トランジスタ基板(以下、「TFT基板」ともいう。)は、酸化ケイ素からなるゲート絶縁膜を備えたTFT基板において、そのゲート絶縁膜に対し、酸素プラズマ処理を行った後に水蒸気処理を行った結果として得られたものである。例えば図1においては、基板10側から、少なくとも、多結晶シリコン半導体膜13(ソース側拡散膜13s、チャネル膜13c及びドレイン側拡散膜13d)と、ゲート絶縁膜14gと、ゲート電極15gとがその順で設けられたトップゲート・トップコンタクト型のTFT基板1において、そのゲート絶縁膜14gに対し、酸素プラズマ処理を行った後に水蒸気処理を行って得られたものである。
(Thin film transistor substrate)
FIG. 1 is a schematic cross-sectional view showing an example of a thin film transistor substrate obtained by the manufacturing method of the present invention. A thin film transistor substrate (hereinafter also referred to as “TFT substrate”) obtained by the manufacturing method of the present invention is a TFT substrate provided with a gate insulating film made of silicon oxide, and the gate insulating film was subjected to oxygen plasma treatment. This was obtained as a result of the subsequent steam treatment. For example, in FIG. 1, at least the polycrystalline silicon semiconductor film 13 (source
図1に示すTFT基板1は、より詳しくは、基板10と、基板10上に必要に応じて設けられたアンダーコート膜11と、アンダーコート膜11上に設けられた多結晶シリコン半導体膜13(ソース側拡散膜13s、チャネル膜13c及びドレイン側拡散膜13d)と、その多結晶シリコン半導体膜13上の主にチャネル膜13c上に設けられたゲート絶縁膜14gと、ゲート絶縁膜14gとの間にコンタクトホールを有するように多結晶シリコン半導体膜13上に設けられた絶縁膜14と、ゲート絶縁膜14g上に設けられたゲート電極15gと、コンタクトホールを介して設けられたソース電極15s及びドレイン電極15dと、さらに全体を覆うように設けられた保護膜18とを有している。
More specifically, the
(薄膜トランジスタ基板の製造方法)
図2〜図4は、本発明のTFT基板の製造方法を示す工程図である。本発明のTFT基板1の製造方法は、酸化ケイ素からなるゲート絶縁膜に対し、酸素プラズマ処理行った後に水蒸気処理を行うことに特徴があり、より詳しくは、少なくとも、基板10上にシリコン半導体膜13を形成する工程と、酸化ケイ素からなるゲート絶縁膜14gを形成する工程と、ゲート電極15gを形成する工程とをその順で有し、酸素プラズマ処理をゲート電極15gを形成する前のゲート絶縁膜14gに対して行い、水蒸気処理をゲート電極15gを形成する前又は形成した後に行うことにある。以下においては、図1に示すゲートオーバーラップ構造のTFT基板1を例にして、図2〜図4に示した製造工程順に説明するが、本発明のTFT基板の製造方法は、以下の構成要素の具体例及び図示の工程例に限定されず、本発明の上記特徴を有する範囲で変更されたものであってもよい。例えばセルフアライン構造のTFT基板であっても、LDD構造のTFT基板であっても構わない。
(Thin Film Transistor Substrate Manufacturing Method)
2 to 4 are process diagrams showing the manufacturing method of the TFT substrate of the present invention. The manufacturing method of the
(各構成要素)
先ず、基板10を準備する。基板10は、TFT基板1の支持基板をなすものであり、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが5μm〜300μm程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板(プラスチック基板ともいう。)の使用は、TFT基板1をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
(Each component)
First, the
また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、厚さが0.05mm〜3.0mm程の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。 Moreover, as an inorganic substrate, a glass substrate, a silicon substrate, a ceramic substrate etc. can be mentioned, for example. The glass substrate may be a glass substrate for liquid crystal displays having a thickness of about 0.05 mm to 3.0 mm, or may be an inexpensive alkali-free glass substrate that is slightly inferior in heat resistance.
次に、図2(A)に示すように、準備された基板10上に必要に応じてアンダーコート膜11を形成する。アンダーコート膜11は、必須の膜ではなく、例えば、(i)シリコン膜13と基板10との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基板10内の不純物がTFTに侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよい場合、応力の影響がない場合、バリア性を考慮する必要がない場合、非耐熱性基板を用いない場合等には設ける必要はない。
Next, as shown in FIG. 2A, an
アンダーコート膜11は基板10の全面に設けられていてもよいし、必要な領域のみに設けられていてもよい。なお、図2(A)に示す例では、アンダーコート膜11を全面に形成している。
The
アンダーコート膜11は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その目的に応じて、単層で設けてもよいし、2層以上を積層してもよい。
The
アンダーコート膜11を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常1nm〜200nmの範囲内であることが好ましく、3nm〜50nmの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜をアンダーコート膜11として形成する場合には、3nm〜10nmの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜をアンダーコート膜11として形成する場合には、5nm〜50nmの範囲内であることがより好ましい。一方、アンダーコート膜11を応力緩和膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、100nm以上1000nm以下の範囲内であることが好ましく、成膜時間の点からは100nm以上500nm以下の範囲内であることがより好ましい。
The thickness when the
アンダーコート膜11は、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。
The
次に、図2(B)に示すように、アンダーコート膜11上にノンドープの非晶質シリコン膜21aを形成する。この非晶質シリコン膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法で非晶質シリコン膜21aを成膜する場合には、例えば、成膜温度:室温、成膜圧力:0.2Pa、ガス:アルゴンの成膜条件で例えば厚さ50nmの厚さで成膜できる。なお、CVD法で非晶質シリコン膜を成膜することも可能であり、その場合には25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiH4が使用されるので、成膜後に約450℃の脱水素処理(真空中で1時間程度)が必要となる。
Next, as shown in FIG. 2B, a non-doped
次に、図2(C)に示すように、レーザー照射22を行って非晶質シリコン膜21aを多結晶化して多結晶シリコン膜21pに変化させる。レーザー照射22は、非晶質シリコン膜21aを多結晶化させて多結晶シリコン膜21pにする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーを用いて行うことができる。例えば、波長308nmのXeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec(FWHM(半値幅):full width at half-maximum)、エネルギー密度:200mJ/cm2〜300mJ/cm2、室温の条件下で行うことができる。
Next, as shown in FIG. 2C,
次に、図2(D)に示すように、多結晶シリコン膜21p上にパターニングされた酸化ケイ素膜23を形成する。先ず、多結晶シリコン膜21p上に酸化ケイ素膜23を形成し、さらにレジスト膜(図示しない)を形成し、その後レジスト膜をパターニングすることで酸化ケイ素膜23をパターニングし、その後レジスト膜を除去して、図2(D)に示す形態となる。パターニングされた酸化ケイ素膜23は、多結晶シリコン膜21pの所定領域に添加される不純物イオンを遮蔽するためのマスクとして作用する。
Next, as shown in FIG. 2D, a patterned
酸化ケイ素膜23は、例えばRFマグネトロンスパッタリング法で厚さ50nm〜150nm程度に形成される。この酸化ケイ素23、少なくとも後述の多結晶シリコン半導体膜13の欠陥処理工程前に、例えば2%HF溶液を用いたウエットエッチングにより除去される。パターニングを行うレジスト膜は、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば700nm程度の厚さで形成される。
The
酸化ケイ素膜23をパターニングした後、図2(D)に示すようにイオン注入24を行う。イオン注入24は、例えば、リン(P)を注入電圧:10keV、室温下で、5×1014イオン/cm2〜2×1015イオン/cm2のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、多結晶シリコン膜21pにイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入により多結晶シリコン膜21pにソース側拡散膜13s及びドレイン側拡散膜13dが形成され、さらに両膜13s,13dの間に、チャネル膜13cが形成される。
After the
次に、図3(E)に示すように、酸化ケイ素膜23を2%HF溶液やドライエッチング法により除去する。ドライエッチング法は、真空容器内でプラズマ化したエッチングガス、例えば、フッ素系ガス(例えばCF4)と酸素ガスとで酸化ケイ素膜23を分解して除去する方法である。ドライエッチング法は、ドライエッチャーと呼ばれる市販の装置(図示しない)を用い、例えば、ガス:CF4ガス、酸素ガス、ガス流量:CF4/95sccm、酸素/5sccm、印加電力:500W、圧力:6.6Pa、処理時間:10分間、の条件で行うことができる。具体的には、チャンバー内を所定のガス雰囲気とした後、カソード電極板上にTFT素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にRF発振器で高周波電圧を印加することにより、プラズマを発生させる装置を用いる。なお、このドライエッチングは、後述の活性化処理の後に行ってもよい。
Next, as shown in FIG. 3E, the
ここでは、酸化ケイ素膜23をイオン注入用のマスクとして用いているが、酸化ケイ素膜23の代わりにレジスト膜をイオン注入用のマスクとしてもよい。なお、その場合には、レジスト膜は後述の活性化処理前に除去される。
Here, although the
次に、図3(F)に示すように、形成されたソース側拡散膜13s及びドレイン側拡散膜13dにエネルギービーム25を照射して両膜13s,13dを活性化する。エネルギービーム25としては、上記と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec(FWHM)、エネルギー密度:100mJ/cm2〜250mJ/cm2、室温の条件下で行うことができる。また、多結晶シリコン膜21p上に形成された酸化ケイ素膜23を活性化処理後に除去する場合は、下記の欠陥処理工程前にウエットエッチング、又はプラズマエッチングにより除去する。
Next, as shown in FIG. 3F, the formed source-
この活性化処理後においては、多結晶シリコン膜21pの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。ここでの酸素プラズマ処理は、少なくとも酸素ガスを含むガス雰囲気中での放電によってプラズマを発生させた状態に、活性化処理後の多結晶シリコン膜を曝す処理であり、多結晶シリコン膜中の捕獲準位として働くダングリングボンドや結晶粒界に存在する欠陥を終端する。こうした酸素プラズマ処理は、多結晶シリコン膜の電気伝導度を高めることができるという効果がある。
After the activation process, a defect process using oxygen plasma is performed to reduce defects in the
酸素プラズマ処理は、例えば酸素ガスを満たしたチャンバー内を例えば133Paの圧力に制御し、容量結合型平行平板電極(2つの平らな電極が対向して置かれた状態のもの。)の電極間に基板を設置してプラズマを発生させて行う。この容量結合型平行平板電極において、基板を設置する電極を接地して接地電位とし、対向する電極を電源に接続し、処理条件の例としては、例えば、基板を200℃程度の所定の温度で加熱した温度条件下で例えば13.56MHz、100Wでプラズマを発生させ、例えば1時間の酸素プラズマ処理を行う。 In the oxygen plasma treatment, for example, the inside of a chamber filled with oxygen gas is controlled to a pressure of, for example, 133 Pa, and between capacitively coupled parallel plate electrodes (two flat electrodes are placed facing each other). This is done by installing a substrate and generating plasma. In this capacitively coupled parallel plate electrode, the electrode on which the substrate is installed is grounded to a ground potential, the opposite electrode is connected to a power source, and examples of processing conditions include, for example, the substrate at a predetermined temperature of about 200 ° C. Plasma is generated at, for example, 13.56 MHz and 100 W under a heated temperature condition, and for example, oxygen plasma treatment is performed for 1 hour.
次に、図3(G)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF6等を用いることができる。 Next, as shown in FIG. 3G, dry etching is performed to form islands. As the etching gas, SF 6 or the like can be used.
次に、図3(H)に示すように、ソース側拡散膜13s、チャネル膜13c及びドレイン側拡散膜13dを含む全面に、酸化ケイ素からなる絶縁膜14を形成する。絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件で厚さ約100nmの酸化ケイ素を形成する。
Next, as shown in FIG. 3H, an insulating
図3(H)に示す工程において、酸化ケイ素からなる絶縁膜14を形成した後、その絶縁膜14に対して酸素プラズマ処理26を行う。酸素プラズマ処理26は、所定のプラズマ条件に調整されたチャンバー内で行う。例えば、酸素ガスを満たしたチャンバー内を例えば133Paの圧力に制御し、容量結合型平行平板電極(2つの平らな電極が対向して置かれた状態)の電極間に基板を設置してプラズマを発生させて行う。この容量結合型平行平板電極において、基板を設置する電極を接地して接地電位とし、対向する電極を電源に接続し、基板を所定の温度で加熱した温度条件下で例えば13.56Hz、300Wでプラズマを発生させ、例えば1時間の酸素プラズマ処理26を行う。なお、ここで例示した133Paの圧力や、13.56Hz、300W等のプラズマ条件は特に限定されない。また、酸素プラズマ処理26の処理温度としては、100℃以上、200℃以下で行うことが好ましい。酸素プラズマ処理26の温度が100℃未満では、処理が不十分で求める効果が得られないことがあり、一方、その温度が200℃を超えると、非耐熱性基板を使用した場合にその非耐熱性基板に対するダメージが生じる可能性がある。高い処理効果を得ることができるという観点から、より好ましい温度は150℃以上200℃以下である。
In the step shown in FIG. 3H, after the insulating
ところで、酸素プラズマ処理の方法としては、上記のような通常の容量結合型平行平板電極を用いてなるプラズマ中での処理で構わないが、この場合、酸素プラズマ処理26中に酸化ケイ素からなるゲート絶縁膜14gがプラズマダメージを受ける可能性がある。酸素プラズマ処理によってもたらされるダメージの多くは後述の水蒸気処理28によって回復されるので、本プロセスでは、酸素プラズマ処理26によるダメージは本質的には問題とならない。しかし、水蒸気処理28の効果をより高く保つため、プラズマダメージのない手法、すなわちリモートプラズマといわれる、別室で生成したプラズマ中で生成した酸素プラズマを輸送することでゲート絶縁膜14gに対して処理する方法が好ましい。すなわち、酸素プラズマ処理26での酸素プラズマを、TFT基板1の処理室とは異なる室で生成して前記処理室に導入するリモートプラズマ装置を用いることが好ましい。なお、図5は、リモートプラズマ装置の一例を示す模式図であり、こうしたリモートプラズマ装置を利用できる。
By the way, as a method of the oxygen plasma treatment, a treatment in plasma using the above-described ordinary capacitively coupled parallel plate electrode may be used. In this case, a gate made of silicon oxide during the
なお、酸素プラズマ処理26は、図4(I)に示す工程後、すなわち絶縁膜14をレジストプロセスを用いて選択的にエッチングしてコンタクトホール27を形成した後に行っても構わない。しかし、ゲート電極15gを形成した後では、酸素プラズマ処理時の酸素がゲート電極15gを通過してゲート絶縁膜14gに到達しにくいことが考えられるので、ゲート電極15gを形成する前に酸素プラズマ処理を行うことが好ましい。なお、ゲート電極15gとして、酸素透過性の高い電極材料を用いたり、後述の水蒸気処理により酸素の運動性の向上が期待できる電極材料を用いたりする場合はその限りではない。
Note that the
次に、図4(I)に示すように、ソース側拡散膜13s及びドレイン側拡散膜13d上の絶縁膜14をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール27を形成する。例えば、絶縁膜14上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部の絶縁膜14を、例えば2%HF溶液を用いてウエットエッチングしてコンタクトホール27を形成し、その後、プラズマアッシング法によりレジスト膜を除去する。プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることで、レジストのみを除去する方法のことである。こうして、多結晶シリコン半導体膜13上の主にチャネル膜13c上に設けられたゲート絶縁膜14gと、ゲート絶縁膜14gとの間にコンタクトホール27を有するように多結晶シリコン半導体膜13上に設けられた絶縁膜14とを形成する。
Next, as shown in FIG. 4I, the
次に、図4(J)に示すように、全面に例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを形成する。なお、ゲート絶縁膜14g上に設けられたゲート電極15gは、後述の水蒸気処理を行った際におそらく触媒として作用すると考えられ、その水蒸気処理で与えられた水蒸気を活性な原子状水素や原子状酸素にしてゲート絶縁膜14g内に供給するように作用すると考えられる。こうしたゲート電極15gを形成するための電極材料は特に限定されず、アルミニウムと同様の触媒効果を奏する材料を用いることができるが、例えばタングステン、タンタル、モリブデンのいずれかの金属、又はその金属を含む合金又は複合金属が好ましい。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極15g、ソース電極15s、ドレイン電極15dの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。
Next, as shown in FIG. 4J, after depositing, for example, an aluminum (Al) film having a thickness of 200 nm on the entire surface, patterning is performed by wet etching to form a
次に、図4(K)に示すように、水蒸気処理を行う。この水蒸気処理は、ゲート電極15gを形成する前にゲート絶縁膜14gに対して行ってもよいが、このように、ゲート絶縁膜14g上にゲート電極15gを形成した後に行うことが好ましい。こうした水蒸気処理により、ゲート絶縁膜14gを構成する酸化ケイ素のネットワーク構造の構造緩和作用と、ダングリングボンド酸化作用との2つの作用を行うことができ、その結果、ゲート絶縁膜14gの特性を向上させ、TFT特性を向上させることができる。なお、上記特許文献2に記載の従来の高圧水蒸気処理は、シリコン半導体膜の捕獲準位密度を低減するためにシリコン半導体膜形成直後に行われるのが一般的であるが、本発明では、水蒸気処理をゲート電極15gを形成した後に行った方が有効である。その理由は現時点では明らかではないが、ゲート電極15gを構成する金属層の触媒効果により、活性な原子状水素や原子状酸素が発生し、その作用で高い効果が得られていると考えられる。
Next, as shown in FIG. 4K, steam treatment is performed. The water vapor treatment may be performed on the
水蒸気処理工程での処理条件は、100℃以上、200℃以下の温度と、1気圧(0.1MPa)を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うことが好ましい。この処理条件においては、圧力が20気圧(2.0MPa)以下であることが特に好ましく、この圧力以下で水蒸気処理を行うことにより、高い圧力に対応した圧力容器を必要としないという利点がある。例えば250℃の飽和蒸気圧は39気圧(3.9MPa)にもなるので、そうした温度条件の場合には、飽和蒸気圧よりも低い圧力条件(例えば、1.0MPa〜2.0MPa)とすることが好ましい。 The treatment conditions in the water vapor treatment step are preferably performed in an atmosphere composed of a temperature of 100 ° C. or more and 200 ° C. or less and a pressure exceeding 1 atm (0.1 MPa) and a saturated vapor pressure or less. Under these treatment conditions, the pressure is particularly preferably 20 atm (2.0 MPa) or less, and by performing the steam treatment at this pressure or less, there is an advantage that a pressure vessel corresponding to a high pressure is not required. For example, since the saturated vapor pressure at 250 ° C. is 39 atmospheres (3.9 MPa), in such a temperature condition, the pressure condition is lower than the saturated vapor pressure (for example, 1.0 MPa to 2.0 MPa). Is preferred.
また、水蒸気処理工程での処理条件は、150℃〜200℃の温度と、飽和蒸気圧とからなる雰囲気下で行うことが好ましい。飽和蒸気圧での水蒸気処理は、圧力容器内に水をやや過剰に入れておけばその条件管理が容易であることから好ましい。しかし、温度が高い場合には圧力がかなり高くなってしまうので、その温度の上限は200℃が好ましい。各温度の飽和蒸気圧は、150℃では5気圧(0.5MPa)、180℃では10気圧(1MPa)、200℃では15気圧(1.5MPa)である。こうした条件下で行う水蒸気処理は、圧力を容易に行うことができるので、工業上特に好ましい。 Moreover, it is preferable to perform the process conditions in a water vapor treatment process in the atmosphere which consists of the temperature of 150 to 200 degreeC, and a saturated vapor pressure. The steam treatment at the saturated vapor pressure is preferable because the condition management is easy if water is put in a slight excess in the pressure vessel. However, when the temperature is high, the pressure becomes considerably high, so the upper limit of the temperature is preferably 200 ° C. The saturated vapor pressure at each temperature is 5 atm (0.5 MPa) at 150 ° C., 10 atm (1 MPa) at 180 ° C., and 15 atm (1.5 MPa) at 200 ° C. The steam treatment performed under these conditions is particularly preferable industrially because the pressure can be easily applied.
この水蒸気処理は、ゲート絶縁膜14gをスパッタリング法で形成した場合に特に有効である。すなわち、酸化ケイ素からなるゲート絶縁膜14gは、スパッタリング法の成膜原理により300℃を下回る温度で形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜14gは、化学量論組成からずれ易く、シリコン半導体膜13との界面の欠陥密度が高くなり易いが、本発明における酸素プラズマ処理工程と水蒸気処理工程とをその順で適用することによって、酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果(トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い)が得られるという利点がある。一方、ゲート絶縁膜14gをCVD法で形成する場合は、膜形成が化学反応を利用している関係で、ダングリングボンドに既に原料由来の有機官能基が結合しており、改質すべき部分が構造的な歪であったり、あるいは、官能基を置換する反応であったりするので、酸素プラズマ処理と水蒸気処理の効果がスパッタリング法で成膜したゲート絶縁膜に比べると低い。そのため、両者を比較した場合には、スパッタリング法で形成したゲート絶縁膜14gがより好ましいと言える。
This water vapor treatment is particularly effective when the
水蒸気処理は、図4(K)に示すように、エッチングによって各電極(ゲート電極15g、ソース電極15s、ドレイン電極15d)を形成した後に行うことが好ましい。その理由は、電極層を形成した直後(すなわち電極層をエッチングする前)に行った場合には、その電極層の材質にもよるが、電極層が変質してエッチングが良好に行われない可能性があるためである。
The water vapor treatment is preferably performed after each electrode (
最後に、図4(L)に示すように、素子全体を覆うように保護膜18を形成する。保護膜18としては、酸化ケイ素膜を好ましく挙げることができる。保護膜18は、例えばRFマグネトロンスパッタリングにより、約20nm程度の厚さで形成することが好ましい。こうして図1に示す一実施形態のTFT基板1を製造することができる。
Finally, as shown in FIG. 4L, a
(酸素プラズマ処理と水蒸気処理の作用)
次に、ゲート絶縁膜14gに対して酸素プラズマ処理26と水蒸気処理28とをその順で行う理由を説明する。本発明では、酸素プラズマ処理26をゲート絶縁膜形成後に行い、その後さらに水蒸気処理28をゲート絶縁膜14gに対して行うことにより、ゲート絶縁膜14gの特性を向上させてTFT基板1の特性(電荷移動度等)を向上させることができる。なお、図3(H)及び図4(I)に示すように、ゲート絶縁膜14gは絶縁膜14を全面に成膜した後にパターニングして形成されるので、「ゲート絶縁膜14gに対する酸素プラズマ処理」とは、パターニングする前の絶縁膜14に対する酸素プラズマ処理であってもよいし、パターニングした後のゲート絶縁膜14gに対する酸素プラズマ処理であってもよいが、ゲート絶縁膜14g上にゲート電極を形成した後に酸素プラズマ処理を行っても、そのゲート電極が酸素透過性でない限り、ゲート絶縁膜14gに対する効果は通常は生じない。
(Operation of oxygen plasma treatment and steam treatment)
Next, the reason why the
本発明での酸素プラズマ処理26は、上記のように、酸化ケイ素からなるゲート絶縁膜14gに対して、又は、ゲート絶縁膜14gをパターン形成する前の酸化ケイ素からなる絶縁膜14に対して行われる。一方、従来の一般的な酸素プラズマ処理は多結晶シリコン膜に対して行われるものであり、その多結晶シリコン膜中の捕獲準位として働くダングリングボンドや結晶粒界に存在する欠陥を終端するための処理として適用され、そして、その結果として電気伝導度を高める等の特性向上に寄与する。これに対し、本発明での酸素プラズマ処理26は、ゲート絶縁膜形成後に行われるものであり、多結晶シリコン膜に対して行う酸素プラズマ処理ではなく、酸化ケイ素からなるゲート絶縁膜内に酸素を導入するための処理である。
As described above, the
例えば、酸素プラズマ処理26を酸素の運動性が高い高温条件(例えば350℃以上)で行った場合には、酸素が十分に存在するゲート絶縁膜14gの表面では酸素とダングリングボンドとの会合確率が高く、また、表面に限らずゲート絶縁膜14gの内部に導入された酸素とダングリングボンドとの会合確率が高く、いずれの部位であってもダングリングボンドの消滅に寄与すると考えられる。しかしながら、酸素プラズマ処理26を酸素の運動性が低い低温条件(例えば300℃以下)で行った場合においては、ゲート絶縁膜14gの表面には十分な酸素を存在させることができ、また、ゲート絶縁膜14gの内部にもある程度の酸素を導入することができると考えられるが、ゲート絶縁膜14gの内部で酸素とダングリングボンドとを高い確率で会合させるには至らないと考えられる。
For example, when the
このとき、ゲート絶縁膜14gの内部での酸素の会合のし易さは、ゲート絶縁膜14gを構成する酸化ケイ素の膜質にも依存すると考えられる。例えば、ゲート絶縁膜14gが柱状構造の酸化ケイ素で構成されている場合、その柱状構造の粒界等には酸素が拡散し易いと考えられる。この拡散ももちろん温度が高いほうが効果的であるので、酸素プラズマにゲート絶縁膜14gを暴露する際の処理温度も高いほうが望ましい。
At this time, it is considered that the ease of association of oxygen inside the
しかし、本発明では、この酸素プラズマ処理の後に水蒸気処理を行うことにより、酸素プラズマ処理のみを施した場合や、水蒸気処理のみを施した場合に比べ、ゲート絶縁膜14gに高いアニール効果がもたらされることがわかった。すなわち、酸素プラズマ処理後に行われる水蒸気処理によって、酸化ケイ素膜(ゲート絶縁膜)のネットワークの運動性を著しく向上させることができるので、酸素プラズマ処理の温度をあまり高くしなくても、ゲート絶縁膜14g内で酸素を十分に拡散させることができる。具体的には、350℃以上の高温条件で酸素プラズマ処理を行った場合はもちろん、仮に200℃以下の低温条件で酸素プラズマ処理を行った場合であっても、その後の水蒸気処理によってゲート絶縁膜14gに導入された酸素の運動性を高めることができ、その結果、酸素とダングリングボンドとの会合確率を高めることができ、ダングリングボンドの消滅を促すことができると考えられる。なお、「アニール効果」とは、絶縁膜中に存在する電気的な欠陥、すなわち欠陥準位を消滅させる、あるいは、不活性化させることで、例えばトランジスタの特性を向上させる効果を指す。
However, in the present invention, by performing the water vapor treatment after the oxygen plasma treatment, the
水蒸気処理28は、一般的には、酸化ケイ素からなるゲート絶縁膜14gを形成した後の基板を例えば0.1MPa以上の水蒸気雰囲気下に曝すことで、酸化ケイ素の構造変化を促し、その特性を向上させる処理である。この水蒸気処理は水蒸気の作用により、酸化ケイ素膜の構造変化とダングリングボンドの酸化とを促す作用があると考えられており、その結果としてTFTの特性を著しく向上させることができる。この水蒸気処理28は、ゲート絶縁膜に対するアニール処理と同様、処理温度が高いほど効果が高く、より高い効果を求めるのであれば最低でも250℃以上の温度が必要であるとされている。これより低い温度では、温度が低下するに従いその処理の効果も低くなってしまうが、その理由としては、温度が低いことで分子運動が少なくなることと、水蒸気の飽和蒸気圧が低くなるために処理に寄与する分子数が少なくなることが挙げられる。
In general, the
なお、水蒸気処理は、酸化ケイ素のネットワーク構造の構造緩和の作用とダングリングボンドの酸化作用の2つの効果があると考えられる。ネットワーク構造の構造緩和作用には水分子の水素結合作用が寄与し、水素結合によりネットワーク運動の活性化エネルギーが低下して、より安定なエネルギー状態へと構造変化すると考えられが、その際に化学反応を伴うわけではない。一方、ダングリングボンドの酸化作用は水分子とケイ素の反応であるため、酸素を抜き取られた水分子、すなわち原子状水素は、他の原子状水素と結合して水素ガスとなって膜中から排出されるか、他の水分子と反応してH3O+イオンの状態で排出される必要がある。分子の運動が盛んな高温領域ではそうした反応も多数発生すると考えられるが、運動性が低くなる低温では逆に原子状水素が酸素の引抜を生じて、ダングリングボンドが消滅しないと考えられる。 In addition, it is thought that the water vapor treatment has two effects, that is, a structure relaxation action of the silicon oxide network structure and an oxidation action of dangling bonds. It is thought that the hydrogen bonding action of water molecules contributes to the structure relaxation effect of the network structure, and the activation energy of the network motion is reduced by the hydrogen bond, and the structure changes to a more stable energy state. It does not involve a reaction. On the other hand, since the dangling bond oxidation action is a reaction between water molecules and silicon, water molecules from which oxygen has been extracted, that is, atomic hydrogen, combines with other atomic hydrogen to form hydrogen gas from the inside of the film. It must be discharged or reacted with other water molecules and discharged in the state of H 3 O + ions. It is considered that many such reactions occur in the high temperature region where the movement of molecules is active. However, at low temperatures where the mobility is low, it is considered that atomic hydrogen causes oxygen extraction and dangling bonds do not disappear.
また、前述のように、高い温度で水蒸気処理を施すと処理の効果が高いため、ゲート絶縁膜14g以外の部分の不具合(例えば多結晶シリコン半導体膜中にある欠陥等)に対しても効果が及んでしまうので酸素プラズマ処理と水蒸気処理との組合せによる効果の増大が見えにくくなる。しかし、水蒸気処理の温度が低い場合には、例えば多結晶シリコン半導体膜に及ぶ効果の程度がそれほど高くないため、酸素プラズマ処理と水蒸気処理との組合せによる処理効果の増大が如実にわかる。ちなみに、酸素プラズマ処理のみを施した場合には、250℃の処理を行っても表面層が酸化されるのみである。
Further, as described above, when the water vapor treatment is performed at a high temperature, the effect of the treatment is high, so that it is also effective for defects other than the
(他の実施形態)
上記した第1の実施形態以外の複数の実施形態をさらに例示して本発明のTFT基板の製造方法について説明する。以下においては、(1)セルフアライン構造のTFT基板を製造する第2の実施形態、(2)高温プロセスでセルフアライン構造のTFT基板を製造する第3の実施形態、(3)LDD構造のTFT基板を製造する第4の実施形態、(4)ゲートオーバーラップ構造を用いたRFIDやICtag等の回路を形成する第5の実施形態の各例について説明する。
(Other embodiments)
A method for manufacturing a TFT substrate of the present invention will be described by further illustrating a plurality of embodiments other than the first embodiment described above. In the following, (1) a second embodiment for manufacturing a TFT substrate having a self-aligned structure, (2) a third embodiment for manufacturing a TFT substrate having a self-aligned structure by a high-temperature process, and (3) a TFT having an LDD structure. Each example of the fourth embodiment for manufacturing a substrate and (4) the fifth embodiment for forming a circuit such as an RFID or an IC tag using a gate overlap structure will be described.
(1)先ず、セルフアライン構造のTFT基板を製造する第2の実施形態について説明する。このセルフアライン構造のTFT基板を製造するための各工程は、上記した第1の実施形態の工程とほぼ同じであるので、ここでは主に工程順について説明する。 (1) First, a second embodiment for manufacturing a self-aligned TFT substrate will be described. Since each process for manufacturing the TFT substrate having the self-aligned structure is substantially the same as the process of the first embodiment, the process order will be mainly described here.
第2の実施形態に係るセルフアライン構造のTFT基板の製造方法は、シリコン膜成膜工程、シリコン膜結晶化(レーザー照射)工程、シリコン膜欠陥終端処理工程、絶縁膜成膜工程、酸素プラズマ処理工程、ゲート電極層成膜工程、ゲート電極エッチング工程、イオン注入工程、活性化(レーザーアニール)工程、エッチングによるシリコン膜のアイランド化(ゲート絶縁膜も同時にアイランド化される)工程、層間絶縁膜成膜工程、層間絶縁膜エッチング(同時にゲート絶縁膜もエッチングされる)工程、ソース−ドレイン電極層成膜工程、ソース−ドレイン電極エッチング工程、水蒸気処理工程の順からなる各工程を有している。 A manufacturing method of a TFT substrate having a self-aligned structure according to the second embodiment includes a silicon film forming process, a silicon film crystallization (laser irradiation) process, a silicon film defect termination process, an insulating film forming process, and an oxygen plasma process. Process, gate electrode layer deposition process, gate electrode etching process, ion implantation process, activation (laser annealing) process, silicon film islanding by etching (gate insulating film is also islanded at the same time), interlayer insulating film formation Each step includes a film process, an interlayer insulating film etching (a gate insulating film is also etched at the same time) process, a source / drain electrode layer film forming process, a source / drain electrode etching process, and a water vapor treatment process.
この製造方法は、エッチングされたゲート電極をマスクとしてイオン注入することから、所謂セルフアラインプロセスとも呼ばれる。なお、上記ではゲート絶縁膜のエッチングがシリコン膜のアイランド化工程と同時に行われるが、このゲート絶縁膜のエッチング工程を、シリコン膜のアイランド化工程と同時ではなく、ゲート電極のエッチング工程後に行ってもよい。その場合には、ゲート絶縁膜はゲート電極と同じ形状になる。 This manufacturing method is also referred to as a so-called self-alignment process because ions are implanted using the etched gate electrode as a mask. In the above, the etching of the gate insulating film is performed at the same time as the silicon film islanding process, but this gate insulating film etching process is performed not after the silicon film islanding process but after the gate electrode etching process. Also good. In that case, the gate insulating film has the same shape as the gate electrode.
こうしたセルフアライン構造のTFT基板の製造において、従来では、絶縁膜形成工程後の酸素プラズマ処理は行っていなかったが、本発明では絶縁膜形成工程後に酸素プラズマ処理を行う。さらに、水蒸気処理を、層間絶縁膜成膜工程後、又は、ソース−ドレイン電極エッチング工程後に行う。セルフアラインプロセスでは、ゲート絶縁膜の形成とゲート電極層の形成を連続して行うことができるというメリットがあるが、そうした工程上のメリットを考慮しても、特性上の観点から、絶縁膜形成工程後に酸素プラズマ処理を行うことが好ましい。ただし、この場合の水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件(温度、圧力、時間)が設定される。 In manufacturing a TFT substrate having such a self-aligned structure, conventionally, oxygen plasma treatment after the insulating film forming step has not been performed, but in the present invention, oxygen plasma treatment is performed after the insulating film forming step. Further, the water vapor treatment is performed after the interlayer insulating film forming step or after the source-drain electrode etching step. The self-alignment process has the merit that the formation of the gate insulating film and the gate electrode layer can be performed continuously. It is preferable to perform oxygen plasma treatment after the process. However, since the water vapor treatment in this case is a treatment for the gate insulating film through the interlayer insulating film, conditions (temperature, pressure, time) for allowing water vapor to permeate sufficiently are set.
(2)次に、一般的に行われている高温プロセスでセルフアライン構造のTFT基板を製造する第3の実施形態について説明する。この第3の実施形態に係る製造方法は、第2の実施形態と同様のセルフアライン構造のTFT基板の製造方法であるが、上記第2の実施形態ではレーザーを用いて活性化を行っているのに対し、この第3の実施形態では、高温雰囲気内での熱処理によって活性化を行っている点で所謂高温プロセスと呼んでいる(ただし、一般的には、この温度でも、単結晶シリコンのプロセスよりも温度が低いため、「低温ポリシリコンプロセス」と呼ばれることもある)。このセルフアライン構造のTFT基板を製造するための各工程は、上記第1の実施形態の工程とほぼ同じであるので、ここでは主に工程順について説明する。 (2) Next, a third embodiment in which a TFT substrate having a self-aligned structure is manufactured by a high-temperature process that is generally performed will be described. The manufacturing method according to the third embodiment is a method for manufacturing a TFT substrate having a self-aligned structure similar to that of the second embodiment. In the second embodiment, activation is performed using a laser. On the other hand, the third embodiment is called a so-called high-temperature process in that activation is performed by heat treatment in a high-temperature atmosphere. Because of the lower temperature than the process, it is sometimes called the “low temperature polysilicon process”). Each process for manufacturing the self-aligned TFT substrate is substantially the same as the process of the first embodiment, and therefore, the process order will be mainly described here.
第3の実施形態に係るTFT基板の製造方法は、シリコン膜成膜工程、シリコン膜結晶化(レーザー照射)工程、シリコン膜欠陥終端処理工程、シリコン膜エッチング工程、絶縁膜成膜工程、酸素プラズマ処理工程、ゲート電極層成膜工程、ゲート電極エッチング工程、イオン注入工程、熱活性化(例えば500℃前後での熱処理による活性化)工程、層間絶縁膜成膜工程、層間絶縁膜エッチング(同時にゲート絶縁膜もエッチングされる)工程、ソース−ドレイン電極層成膜工程、ソース−ドレイン電極エッチング工程、水蒸気処理工程の順からなる各工程を有している。 The TFT substrate manufacturing method according to the third embodiment includes a silicon film forming process, a silicon film crystallization (laser irradiation) process, a silicon film defect termination process, a silicon film etching process, an insulating film forming process, and an oxygen plasma. Treatment process, gate electrode layer deposition process, gate electrode etching process, ion implantation process, thermal activation (eg, activation by heat treatment at around 500 ° C.) process, interlayer insulation film deposition process, interlayer insulation film etching (simultaneously gated) The insulating film is also etched), the source-drain electrode layer forming step, the source-drain electrode etching step, and the water vapor treatment step.
この製造方法においても、上記第2の実施形態と同様、エッチングされたゲート電極をマスクとしてイオン注入することから、所謂セルフアラインプロセスとも呼ばれる。なお、上記ではゲート絶縁膜のエッチングが層間絶縁膜のエッチング工程と同時に行われるが、このゲート絶縁膜のエッチング工程を、層間絶縁膜のエッチング工程と同時ではなく、ゲート電極のエッチング工程後に行ってもよい。その場合には、ゲート絶縁膜はゲート電極と同じ形状になる。また、熱活性化工程は、イオン注入工程後ではなく、層間絶縁膜エッチング工程後であってもよい。 This manufacturing method is also called a so-called self-alignment process because ions are implanted using the etched gate electrode as a mask, as in the second embodiment. In the above, the gate insulating film is etched at the same time as the interlayer insulating film etching process. However, the gate insulating film etching process is performed not after the interlayer insulating film etching process but after the gate electrode etching process. Also good. In that case, the gate insulating film has the same shape as the gate electrode. Further, the thermal activation step may be after the interlayer insulating film etching step, not after the ion implantation step.
こうしたセルフアライン構造のTFT基板の製造において、従来では、絶縁膜形成工程後の酸素プラズマ処理は行っていなかったが、本発明では絶縁膜形成工程後に酸素プラズマ処理を行う。さらに、水蒸気処理を、層間絶縁膜成膜工程後、又は、ソース−ドレイン電極エッチング工程後に行う。第2の実施形態の場合と同様、セルフアラインプロセスでは、ゲート絶縁膜の形成とゲート電極層の形成を連続して行うことができるというメリットがあるが、そうした工程上のメリットを考慮しても、特性上の観点から、絶縁膜形成工程後に酸素プラズマ処理を行うことが好ましい。ただし、この場合の水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件(温度、圧力、時間)が設定される。 In manufacturing a TFT substrate having such a self-aligned structure, conventionally, oxygen plasma treatment after the insulating film forming step has not been performed, but in the present invention, oxygen plasma treatment is performed after the insulating film forming step. Further, the water vapor treatment is performed after the interlayer insulating film forming step or after the source-drain electrode etching step. As in the case of the second embodiment, the self-alignment process has an advantage that the formation of the gate insulating film and the gate electrode layer can be continuously performed. From the viewpoint of characteristics, oxygen plasma treatment is preferably performed after the insulating film formation step. However, since the water vapor treatment in this case is a treatment for the gate insulating film through the interlayer insulating film, conditions (temperature, pressure, time) for allowing water vapor to permeate sufficiently are set.
(3)次に、LDD構造のTFT基板を製造する第4の実施形態について説明する。LDD(Lightly Doped Drain)構造は、いわゆるゲート端にソース拡散領域(ソース拡散膜13s)及びドレイン拡散領域(ドレイン拡散膜13d)よりも低濃度領域を設け、電界を緩和し劣化を防ぐ構造である。こうしたLDD構造を設けることにより、リーク電流を低減し、信頼性を向上させることができる。なお、シリコン半導体膜13に形成される低濃度領域は、TFT基板を平面視した場合に、ゲート電極の端部(ゲート端のこと)に位置するシリコン半導体膜の部分に形成される領域である。
(3) Next, a fourth embodiment for manufacturing a TFT substrate having an LDD structure will be described. The LDD (Lightly Doped Drain) structure is a structure in which a lightly doped region is provided at a so-called gate end as compared with a source diffusion region (
こうした第4の実施形態に係るLDD構造のTFT基板の製造方法は、上記第2又は第3の実施形態の製造方法のイオン注入工程の前後に、LDD構造に係る低濃度領域を形成するための追加のイオン注入工程とマスク形成工程を追加することにより構成できる。すなわち、ゲート電極エッチング工程後に、イオン注入工程(低濃度領域形成用)、マスク形成工程(ソース−ドレイン拡散領域形成用)、イオン注入工程(ソース−ドレイン拡散領域形成用)の順で構成し、その後、活性化工程に続く。その他の工程は上記第3の実施形態の製造方法と同じであり、特に酸素プラズマ処理や水蒸気処理のタイミングやその効果も上記第3の実施形態の製造方法と同じである。ただし、この場合の水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件(温度、圧力、時間)が設定される。 The manufacturing method of the LDD structure TFT substrate according to the fourth embodiment is for forming a low concentration region according to the LDD structure before and after the ion implantation step of the manufacturing method of the second or third embodiment. It can be configured by adding an additional ion implantation step and a mask formation step. That is, after the gate electrode etching step, an ion implantation step (for low concentration region formation), a mask formation step (for source-drain diffusion region formation), and an ion implantation step (for source-drain diffusion region formation) are configured in this order. Thereafter, the activation process is continued. Other steps are the same as those of the manufacturing method of the third embodiment, and in particular, the timing of oxygen plasma processing and water vapor processing and the effects thereof are also the same as those of the manufacturing method of the third embodiment. However, since the water vapor treatment in this case is a treatment for the gate insulating film through the interlayer insulating film, conditions (temperature, pressure, time) for allowing water vapor to permeate sufficiently are set.
(4)次に、より具体的な第5の実施形態について説明する。この第5の実施形態は、ゲートオーバーラップ構造を用いたRFID(Radio Frequency Identification)、ICtagなどの回路を形成する実施形態である。この場合の製造方法として、例えば上記第1の実施形態の製造方法において、最後の電極(ゲート電極、ソース電極、ドレイン電極)エッチング工程後に、さらに、層間絶縁膜成膜工程、層間絶縁膜エッチング工程、配線電極成膜工程、配線電極エッチング工程、をその順で追加することにより構成できる。その他の工程は上記第1の実施形態の製造方法と同じである。 (4) Next, a more specific fifth embodiment will be described. In the fifth embodiment, a circuit such as an RFID (Radio Frequency Identification) or an IC tag using a gate overlap structure is formed. As a manufacturing method in this case, for example, in the manufacturing method of the first embodiment, after the last electrode (gate electrode, source electrode, drain electrode) etching step, an interlayer insulating film forming step, an interlayer insulating film etching step are further performed. The wiring electrode film forming step and the wiring electrode etching step can be added in that order. Other steps are the same as those of the manufacturing method of the first embodiment.
この製造方法においても、酸素プラズマ処理を絶縁膜形成工程直後に行うとともに、水蒸気処理を、電極エッチング工程後行われる層間絶縁膜成膜工程後、又は、最後の配線電極エッチング工程後に行う。ただし、この場合の水蒸気処理は層間絶縁膜を介したゲート絶縁膜に対する処理であるので、水蒸気が十分に浸透するための条件(温度、圧力、時間)が設定される。なお、層間絶縁膜がシリコン半導体膜のパッシベーション層の機能を持つので、保護膜は特に必要ないが、追加で形成してもよい。その場合も水蒸気処理の後で保護膜を形成するとよい。 Also in this manufacturing method, the oxygen plasma treatment is performed immediately after the insulating film forming step, and the water vapor treatment is performed after the interlayer insulating film forming step performed after the electrode etching step or after the last wiring electrode etching step. However, since the water vapor treatment in this case is a treatment for the gate insulating film through the interlayer insulating film, conditions (temperature, pressure, time) for allowing water vapor to permeate sufficiently are set. Note that since the interlayer insulating film functions as a passivation layer of the silicon semiconductor film, a protective film is not particularly required, but may be additionally formed. In that case, a protective film may be formed after the steam treatment.
この第5の実施形態と同様の製造方法を適用できる具体的な例としては、例えば、セルフアライン構造とLDD構造を有するRFIDを製造する場合、金属の反射電極を持つ反射型ディスプレイ(電子ペーパー、反射液晶など)を製造する場合、トップエミッション型の有機ELディスプレイを製造する場合、透過型液晶ディスプレイを製造する場合、ボトムエミッション型有機ELディスプレイを製造する場合、のいずれの場合においても本発明を適用できる。 As a specific example to which the manufacturing method similar to the fifth embodiment can be applied, for example, when manufacturing an RFID having a self-aligned structure and an LDD structure, a reflective display (electronic paper, In the case of manufacturing a reflective liquid crystal, manufacturing a top emission type organic EL display, manufacturing a transmission type liquid crystal display, or manufacturing a bottom emission type organic EL display, the present invention is applied. Applicable.
以下の実験例及び実施例により本発明をさらに詳しく説明する。 The following experimental examples and examples further illustrate the present invention.
(実験例1)
シリコンウエハ(P型、抵抗率10Ωcm)を準備し、その上に厚さ100nmの酸化ケイ素からなる絶縁膜を形成し、さらに厚さ200nmのアルミニウム電極を形成して、試料を作製した。ここで、酸化ケイ素からなるゲート絶縁膜は、8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件でRFマグネトロンスパッタ法で形成し、また、アルミニウム電極もスパッタ法で形成した。
(Experimental example 1)
A silicon wafer (P type,
酸素プラズマ処理は、酸化ケイ素からなる絶縁膜を形成した後、アルミニウム電極を形成する前に行った。この酸素プラズマ処理は、チャンバー内を酸素ガスで満たし、133Paの圧力に制御し、容量結合型平行平板電極で、基板を設置する電極側は接地電位とし、また所定の基板加熱を行い、対抗する電極を電源の接続し、13.56MHz、300Wを1時間印加することで処理した。一方、水蒸気処理は、アルミニウム電極を形成した後に、所定の温度で所定の水蒸気圧力雰囲気下で3時間行った。 The oxygen plasma treatment was performed after forming the insulating film made of silicon oxide and before forming the aluminum electrode. This oxygen plasma treatment is performed by filling the chamber with oxygen gas and controlling the pressure to 133 Pa, using a capacitively coupled parallel plate electrode, setting the substrate side to the ground potential, and performing predetermined substrate heating. The electrode was connected to a power source and processed by applying 13.56 MHz and 300 W for 1 hour. On the other hand, the water vapor treatment was performed for 3 hours at a predetermined temperature and in a predetermined water vapor pressure atmosphere after forming the aluminum electrode.
評価は、シリコン/絶縁膜界面に存在する欠陥密度を測定して行った。具体的には、図6に示すように、電圧をサイクリックに印加して容量測定を行い、その電圧に対する容量の変化から、シリコン/絶縁膜界面に存在する欠陥密度を評価した。その結果を図7に示した。なお、図7に示す結果は、酸素プラズマ処理と水蒸気処理の温度をいずれも260℃としたとき、及び150℃としたときの結果である。 The evaluation was performed by measuring the density of defects present at the silicon / insulating film interface. Specifically, as shown in FIG. 6, the capacitance was measured by applying a voltage cyclically, and the defect density existing at the silicon / insulating film interface was evaluated from the change in the capacitance with respect to the voltage. The results are shown in FIG. The results shown in FIG. 7 are the results when the temperatures of the oxygen plasma treatment and the water vapor treatment are both 260 ° C. and 150 ° C.
図7にも示すように、酸素プラズマ処理(260℃)と水蒸気処理(260℃、1.3MPa)を施した試料の欠陥密度は7×1010/cm2eVであり、水蒸気処理(260℃、1.3MPa)だけを施した試料の欠陥密度は8×1010/cm2eVであり、酸素プラズマ処理も水蒸気処理も行わない試料の欠陥密度は5×1012/cm2eVであった。また、酸素プラズマ処理(150℃)と水蒸気処理(150℃、0.5MPa)を施した試料の欠陥密度は1.2×1011/cm2eVであり、水蒸気処理(150℃、0.5MPa)だけを施した試料の欠陥密度は4.3×1011/cm2eVであり、酸素プラズマ処理も水蒸気処理も行わない試料の欠陥密度は5×1012/cm2eVであった。 As shown in FIG. 7, the defect density of the sample subjected to the oxygen plasma treatment (260 ° C.) and the water vapor treatment (260 ° C., 1.3 MPa) is 7 × 10 10 / cm 2 eV, and the water vapor treatment (260 ° C. , 1.3 MPa), the defect density of the sample was 8 × 10 10 / cm 2 eV, and the defect density of the sample that was not subjected to oxygen plasma treatment or water vapor treatment was 5 × 10 12 / cm 2 eV. . The defect density of the sample subjected to oxygen plasma treatment (150 ° C.) and water vapor treatment (150 ° C., 0.5 MPa) is 1.2 × 10 11 / cm 2 eV, and water vapor treatment (150 ° C., 0.5 MPa). ) Was 4.3 × 10 11 / cm 2 eV, and the sample without oxygen plasma treatment and water vapor treatment was 5 × 10 12 / cm 2 eV.
この結果から、ゲート絶縁膜に対して酸素プラズマ処理と水蒸気処理とを併用した場合と、水蒸気処理のみを行った場合とを比較すると、処理温度が260℃と150℃のいずれの場合も、酸素プラズマ処理と水蒸気処理を併用した場合の欠陥密度が最も低くなっていた。 From this result, when the oxygen plasma treatment and the water vapor treatment are used in combination with the case where only the water vapor treatment is performed on the gate insulating film, oxygen treatment is performed in both cases where the treatment temperature is 260 ° C. and 150 ° C. The defect density when the plasma treatment and the steam treatment were used together was the lowest.
一方で、欠陥密度の低減効果の観点からみると、150℃で酸素プラズマ処理と水蒸気処理とを併用した場合が最も効果があることがわかる。つまり、260℃で処理した場合においては、酸素プラズマ処理と水蒸気処理を併用した場合の低減効果は7×1010/5×1012=0.014倍であり、水蒸気処理のみの場合の低減効果は8×1010/5×1012=0.016倍であり、両者の差は0.016/0.014=1.14倍であったのに対し、150℃で処理した場合においては、酸素プラズマ処理と水蒸気処理を併用した場合の低減効果は1.2×1011/5×1012=0.024倍であり、水蒸気処理のみの場合の低減効果は4.3×1011/5×1012=0.086倍であり、両者の差は0.086/0.024=3.58倍であった。したがって、低温(この実験例では150℃)における欠陥密度の低減効果において、特に酸素プラズマ処理と水蒸気処理とを併用することが好ましいことがわかったので、低温処理の利点を生かしながら、欠陥密度の低減を図ることができる。 On the other hand, from the viewpoint of the effect of reducing the defect density, it can be seen that the combination of oxygen plasma treatment and water vapor treatment at 150 ° C. is most effective. That is, in the case of treatment at 260 ° C., reducing effect when used in combination with oxygen plasma treatment and the steam treatment was 7 × 10 10/5 × 10 12 = 0.014 times, reduction in the case of only steam treatment an 8 × 10 10/5 × 10 12 = 0.016 times, the difference between contrast was 0.016 / 0.014 = 1.14 times, when treated with 0.99 ° C. is, reducing effect when used in combination with oxygen plasma treatment and the steam treatment was 1.2 × 10 11/5 × 10 12 = 0.024 times, the effect of reducing the case where only steam treatment 4.3 × 10 11/5 × 10 12 = 0.086 times, and the difference between them was 0.086 / 0.024 = 3.58 times. Therefore, it was found that it is preferable to use both the oxygen plasma treatment and the water vapor treatment in combination with the effect of reducing the defect density at a low temperature (150 ° C. in this experimental example). Reduction can be achieved.
(実施例1)
次に、上記実験例1で示した処理条件と同じ処理条件を適用して、図1に示す態様のTFT基板1を作製した。TFT基板1は、基板10として厚さ0.7mmのガラス基板(コーニング1737)を用い、その上に、アンダーコート膜11として酸化ケイ素からなる厚さ300nmのバッファー膜(シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層)を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ50nmのノンドープ非晶質シリコン膜21aを形成した。その後、全面にレーザー光を照射して(例えば、XeClエキシマレーザー、300Hz発振、照射面でのエネルギー密度300mJ/cm2、レーザーパルス幅20nsec)、多結晶シリコン膜21pを形成した。この多結晶シリコン膜21pの上にフォトリソ法によりイオン注入用のレジストマスクを形成した後、イオン注入し(Pイオンを10keVの加速電圧で、5×1014イオン/cm2注入)、イオン注入用のマスクに用いたレジストを除去した後、さらに注入したイオンの活性化処理として、結晶化と同様にエキシマレーザーを照射した。ただし、照射面でのエネルギー密度を200mJ/cm2とした。その後、シリコン膜をフォトリソ法によりアイランド化し(SF6ガスを用いたドライエッチング)、その後、8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件でSiO2膜からなる厚さ100nmのゲート絶縁膜をスパッタ法で形成した。ゲート絶縁膜を形成した後、250℃・1時間の温度条件で酸素プラズマ処理を行った後、引き続いて、そのゲート絶縁膜にフォトリソ法でコンタクトホールを形成し(フッ酸を用いたエッチング)、その後、アルミニウムからなる厚さ200nmの電極層をスパッタ法で形成し、フォトリソ法で電極パターンを形成した。その後、基板全体に対し260℃・1.3MPa・3時間の条件で水蒸気処理を行った。得られたTFT基板について、トランジスタとしての電気測定を(アジレント社、電気測定器4156C)を用いて行い、電流−電圧特性から移動度を計算した。
Example 1
Next, the same processing conditions as those shown in Experimental Example 1 were applied to manufacture the
(実施例2)
実施例1において、酸素プラズマ処理の温度を150℃とし、水蒸気処理の温度と圧力を150℃・0.5MPaに変更した他は、実施例1と同様にして実施例2のTFT基板を作製した。
(Example 2)
A TFT substrate of Example 2 was produced in the same manner as in Example 1 except that the temperature of oxygen plasma treatment was changed to 150 ° C. and the temperature and pressure of water vapor treatment were changed to 150 ° C. and 0.5 MPa in Example 1. .
(比較例1)
実施例1において、酸素プラズマ処理を行わず、水蒸気処理のみを実施例1と同じ条件で行った他は、実施例1と同様にして比較例1のTFT基板を作製した。
(Comparative Example 1)
A TFT substrate of Comparative Example 1 was produced in the same manner as in Example 1 except that oxygen plasma treatment was not performed in Example 1 and only water vapor treatment was performed under the same conditions as in Example 1.
(比較例2)
実施例1において、酸素プラズマ処理を行わず、水蒸気処理のみを実施例2と同じ条件で行った他は、実施例1と同様にして比較例2のTFT基板を作製した
(Comparative Example 2)
A TFT substrate of Comparative Example 2 was produced in the same manner as in Example 1 except that oxygen plasma treatment was not performed in Example 1 and only water vapor treatment was performed under the same conditions as in Example 2.
(比較例3)
実施例1において、酸素プラズマ処理も水蒸気処理も行わず、その他は実施例1と同様にして比較例3のTFT基板を作製した。
(Comparative Example 3)
A TFT substrate of Comparative Example 3 was produced in the same manner as in Example 1 except that oxygen plasma treatment and water vapor treatment were not performed in Example 1.
(結果)
TFT基板1に対し、酸素プラズマ処理(260℃)と水蒸気処理(260℃、1.3MPa)を施した実施例1のTFT基板の電荷移動度は170cm2/VsVであり、水蒸気処理(260℃、1.3MPa)だけを施した比較例1のTFT基板の電荷移動度は150cm2/Vsであり、酸素プラズマ処理も水蒸気処理も行わない比較例3のTFT基板の電荷移動度は1cm2/Vsであった。また、酸素プラズマ処理(150℃)と水蒸気処理(150℃、0.5MPa)を施した実施例2のTFT基板の電荷移動度は110cm2/Vsであり、水蒸気処理(150℃、0.5MPa)だけを施した比較例2のTFT基板の欠陥密度は70cm2/Vsであり、酸素プラズマ処理も水蒸気処理も行わない比較例3のTFT基板の電荷移動度は1cm2/Vsであった。
(result)
The charge mobility of the TFT substrate of Example 1 in which oxygen plasma treatment (260 ° C.) and water vapor treatment (260 ° C., 1.3 MPa) was applied to the
この結果から、ゲート絶縁膜に対して酸素プラズマ処理と水蒸気処理とを併用した実施例1,2のTFT基板と、水蒸気処理のみを行った比較例1,2のTFT基板とを比較すると、処理温度が260℃と150℃のいずれの場合も、酸素プラズマ処理と水蒸気処理を併用した場合の電荷移動度が最も高くなっていた。 From this result, when the TFT substrate of Examples 1 and 2 in which oxygen plasma treatment and water vapor treatment are used in combination with the gate insulating film is compared with the TFT substrate of Comparative Examples 1 and 2 in which only water vapor treatment is performed, In both cases where the temperature was 260 ° C. and 150 ° C., the charge mobility was highest when the oxygen plasma treatment and the water vapor treatment were used in combination.
また、上記同様、電荷移動度の向上効果の観点からみると、150℃で酸素プラズマ処理と水蒸気処理とを併用した実施例1,2のTFT基板が最も効果があることがわかる。つまり、260℃で処理した場合においては、酸素プラズマ処理と水蒸気処理を併用した実施例1のTFT基板の電荷移動度の向上効果は170/1=170倍であり、水蒸気処理のみの比較例1のTFT基板の電荷移動度の向上効果は150/1=150倍であり、両者の差は170/150=1.13倍であったのに対し、150℃で処理した場合においては、酸素プラズマ処理と水蒸気処理を併用した実施例2のTFT基板の電荷移動度の向上効果は110/1=110倍であり、水蒸気処理のみの比較例2のTFT基板の電荷移動度の向上効果は70/1=70倍であり、両者の差は110/70=1.57倍であった。したがって、低温(この実施例と比較例では150℃)における電荷移動度の向上効果において、特に酸素プラズマ処理と水蒸気処理とを併用することが好ましいことがわかったので、低温処理の利点を生かしながら、電荷移動度の向上を図ることができる。 Further, as described above, from the viewpoint of the effect of improving the charge mobility, it can be seen that the TFT substrates of Examples 1 and 2 using oxygen plasma treatment and water vapor treatment at 150 ° C. are most effective. That is, when treated at 260 ° C., the effect of improving the charge mobility of the TFT substrate of Example 1 using both the oxygen plasma treatment and the steam treatment is 170/1 = 170 times, and Comparative Example 1 in which only the steam treatment is performed. The effect of improving the charge mobility of the TFT substrate was 150/1 = 150 times, and the difference between the two was 170/150 = 1.13 times. The effect of improving the charge mobility of the TFT substrate of Example 2 using both the treatment and the steam treatment is 110/1 = 110 times, and the effect of improving the charge mobility of the TFT substrate of Comparative Example 2 using only the steam treatment is 70 / 1 = 70 times, and the difference between the two was 110/70 = 1.57 times. Therefore, it has been found that it is preferable to use both the oxygen plasma treatment and the water vapor treatment in the effect of improving the charge mobility at a low temperature (150 ° C. in this example and the comparative example). Thus, the charge mobility can be improved.
1 TFT基板
10 基板
11 アンダーコート膜
13 多結晶シリコン半導体膜
13s ソース側拡散膜
13c チャネル膜
13d ドレイン側拡散膜
14 絶縁膜
14g ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
18 保護膜
21a 非晶質シリコン膜
21p 多結晶シリコン膜
22 レーザーアニール
23 酸化ケイ素膜
24 イオン注入
25 エネルギービーム
26 酸素プラズマ処理
27 コンタクトホール
28 水蒸気処理
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338657A JP5332030B2 (en) | 2007-12-28 | 2007-12-28 | Thin film transistor substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338657A JP5332030B2 (en) | 2007-12-28 | 2007-12-28 | Thin film transistor substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158883A JP2009158883A (en) | 2009-07-16 |
JP5332030B2 true JP5332030B2 (en) | 2013-11-06 |
Family
ID=40962537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007338657A Expired - Fee Related JP5332030B2 (en) | 2007-12-28 | 2007-12-28 | Thin film transistor substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5332030B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101056229B1 (en) | 2009-10-12 | 2011-08-11 | 삼성모바일디스플레이주식회사 | An organic light emitting display device comprising a thin film transistor, a method of manufacturing the same, and a thin film transistor |
TWI570809B (en) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | Semiconductor device and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267279A (en) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH07321106A (en) * | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | Modifying method for silicon oxide thin film and manufacture of thin film transistor |
KR100412743B1 (en) * | 1999-03-30 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | Method of manufacturing thin-film transistor |
JP2001168029A (en) * | 1999-12-10 | 2001-06-22 | Sony Corp | Method of forming semiconductor film and method of manufacturing thin film semiconductor device |
JP2001207269A (en) * | 2000-01-25 | 2001-07-31 | Sharp Corp | Plasma treating system |
JP2003229371A (en) * | 2002-02-04 | 2003-08-15 | Crystage Co Ltd | Remote plasma treatment apparatus |
JP2003282872A (en) * | 2002-03-20 | 2003-10-03 | Japan Science & Technology Corp | Method for producing substrate material and semiconductor device including plasma processing |
JP2004288864A (en) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment |
-
2007
- 2007-12-28 JP JP2007338657A patent/JP5332030B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009158883A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735229B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
KR20110025768A (en) | Thin film transistor and display device | |
US8530901B2 (en) | Film transistor and method for fabricating the same | |
JP5211645B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP5515266B2 (en) | Thin film transistor substrate for display and manufacturing method thereof | |
JP6142300B2 (en) | Thin film transistor manufacturing method | |
JP4729881B2 (en) | Thin film semiconductor device manufacturing method and thin film semiconductor device | |
JP5332030B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP4610080B2 (en) | Method for manufacturing semiconductor device | |
JP2004063845A (en) | Manufacturing method of thin-film transistor, manufacturing method of flat panel display device, the thin-film transistor, and the flat panel display device | |
TWI305055B (en) | Semiconductor device and method of manufacturing the same | |
KR20160089592A (en) | Method for manufacturing oxide thin film transistor | |
JP2008147207A (en) | Thin-film transistor substrate | |
JP2010177325A (en) | Method for manufacturing thin film transistor | |
JP2006324368A (en) | Thin-film transistor mounted panel and manufacturing method therefor | |
JP2010262965A (en) | Method of manufacturing transistor | |
JP5125436B2 (en) | Manufacturing method of semiconductor device | |
JP2006339205A (en) | Method of manufacturing thin-film transistor mounting panel and manufacturing method thereof | |
CN100456440C (en) | Manufacturing method of multi-crystal siliconthin film transistor assembly of high pressure steam annealing | |
JP5515276B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5505815B2 (en) | Semiconductor device | |
JP2008034726A (en) | Semiconductor device, and manufacturing method thereof | |
JP4527004B2 (en) | Method for manufacturing thin film transistor mounted panel | |
TWI261359B (en) | Method for forming a complementary metal-oxide semiconductor thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |