JP2006324368A - Thin-film transistor mounted panel and manufacturing method therefor - Google Patents
Thin-film transistor mounted panel and manufacturing method therefor Download PDFInfo
- Publication number
- JP2006324368A JP2006324368A JP2005144914A JP2005144914A JP2006324368A JP 2006324368 A JP2006324368 A JP 2006324368A JP 2005144914 A JP2005144914 A JP 2005144914A JP 2005144914 A JP2005144914 A JP 2005144914A JP 2006324368 A JP2006324368 A JP 2006324368A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- plastic substrate
- film transistor
- buffer layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、薄膜トランジスタ搭載パネル及びその製造方法に関し、更に詳しくは、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難い構造からなる薄膜トランジスタ搭載パネル、及びその製造方法に関するものである。 The present invention relates to a thin film transistor mounting panel and a manufacturing method thereof, and more particularly to a thin film transistor mounting panel having a structure in which a thin film transistor formed on a plastic substrate is difficult to peel from the plastic substrate, and a manufacturing method thereof.
アクティブマトリクス駆動型の表示装置において、ポリシリコン薄膜トランジスタ(以下、TFTという。)は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やPDAなど、モバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するTFT搭載パネルが望まれている。近年、ガラス基板の代わりにプラスチック基板を用いたTFT搭載パネルが提案されている。 In an active matrix drive type display device, a polysilicon thin film transistor (hereinafter referred to as TFT) is used as a switching element provided in each pixel or a circuit element constituting a peripheral circuit on a display substrate of the display device. Yes. A liquid crystal display panel, which is one of active matrix drive type display devices, is often used for mobile display applications such as mobile phones and PDAs, and a panel with a TFT mounted with further weight reduction and impact resistance is desired. Yes. In recent years, a TFT mounting panel using a plastic substrate instead of a glass substrate has been proposed.
プラスチック基板を用いたTFT搭載パネルの作製方法としては、主に2種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でTFTを作製し、その後、ガラス基板からTFTを剥離し、剥離したTFTをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上にバッファ層を介して直接TFTを作製する方法である(例えば特許文献1、2を参照)。
前者の方法は、ガラス基板上にTFTを作製するという従来技術を使用できることから、高い性能を有するTFTを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。 The former method can use a conventional technique of manufacturing a TFT on a glass substrate, so that a TFT having high performance can be manufactured. However, since a complicated process of peeling and bonding is added, an increase in manufacturing cost is inevitable. There is a difficulty.
後者の方法は、プラスチック基板を用いることから、ガラス基材を用いるよりも材料コストと工数を抑制できるが、TFTの製造工程中に加わる熱履歴によってプラスチック基板とバッファ層との界面で剥離が生じてTFTがプラスチック基板から剥離し易くなるという問題がある。TFTの製造工程中に加わる熱履歴としては、例えば、(i)プラスチック基板上に形成したアモルファスシリコンをポリシリコン化するためのレーザーアニール、(ii)ポリシリコン薄膜の所定領域に不純物イオンを添加した後に熱活性化するためのレーザーアニール、(iii)ポリシリコン薄膜を欠陥低減処理するための酸素プラズマ処理、(iv)シリコン表面のダングリングボンドをなくし、ポリシリコンとゲート絶縁膜との界面のリークパスをなくすための水素プラズマ処理、(v)各工程後に行われる乾燥処理、等の熱履歴が挙げられる。 Since the latter method uses a plastic substrate, material costs and man-hours can be reduced as compared with the case of using a glass substrate, but peeling occurs at the interface between the plastic substrate and the buffer layer due to the thermal history applied during the TFT manufacturing process. Therefore, there is a problem that the TFT is easily peeled off from the plastic substrate. The thermal history applied during the TFT manufacturing process includes, for example, (i) laser annealing to convert amorphous silicon formed on a plastic substrate into polysilicon, and (ii) impurity ions added to a predetermined region of the polysilicon thin film. Laser annealing for thermal activation later, (iii) Oxygen plasma treatment for defect reduction treatment of polysilicon thin film, (iv) Leakage path at the interface between polysilicon and gate insulating film by eliminating dangling bonds on silicon surface Thermal history such as hydrogen plasma treatment for eliminating water, (v) drying treatment performed after each step, and the like.
本発明は、上記課題を解決するためになされたものであって、その目的は、TFT製造工程中に加わる各種の熱履歴によっても、プラスチック基板上に形成された薄膜トランジスタがそのプラスチック基板とバッファ層との界面剥離に基づいて剥離することのない薄膜トランジスタ搭載パネル、及びその製造方法を提供することにある。 The present invention has been made in order to solve the above-described problems. The object of the present invention is to provide a thin film transistor formed on a plastic substrate and its buffer layer by various thermal histories applied during the TFT manufacturing process. It is an object to provide a thin film transistor mounting panel that does not peel based on the interface peeling between the thin film transistor and a method for manufacturing the same.
本発明者は上記問題を解決するための検討を行っている過程で、プラスチック基板とバッファ層との間に無機密着層を形成したとき、TFT製造工程中に加わる各種の熱履歴によっても、プラスチック基板上に形成された薄膜トランジスタの剥離が生じ難いことを見出し、その知見に基づいて本発明を完成させた。 In the course of studying to solve the above problems, the present inventor formed a plastic layer even when an inorganic adhesion layer was formed between the plastic substrate and the buffer layer, due to various thermal histories applied during the TFT manufacturing process. It was found that the thin film transistor formed on the substrate was not easily peeled off, and the present invention was completed based on the knowledge.
すなわち、本発明の薄膜トランジスタ搭載パネルは、プラスチック基板上にバッファ層を介してポリシリコン薄膜が形成されてなる薄膜トランジスタ搭載パネルであって、前記プラスチック基板と前記バッファ層との間に、無機密着層が形成されていることを特徴とする。 That is, the thin film transistor mounting panel of the present invention is a thin film transistor mounting panel in which a polysilicon thin film is formed on a plastic substrate via a buffer layer, and an inorganic adhesion layer is provided between the plastic substrate and the buffer layer. It is formed.
この発明によれば、プラスチック基板とバッファ層との間に無機密着層を形成することにより、薄膜トランジスタ作製時の各種の熱履歴が加わった場合であっても、プラスチック基板とバッファ層との界面での剥離を防ぐことができる。その結果、プラスチック基板上に形成された薄膜トランジスタの剥離を防ぐことができ、製造歩留まりのよい薄膜トランジスタ搭載パネルを提供できる。 According to the present invention, an inorganic adhesion layer is formed between the plastic substrate and the buffer layer, so that even when various thermal histories are applied at the time of manufacturing the thin film transistor, the interface between the plastic substrate and the buffer layer is applied. Can be prevented from peeling. As a result, peeling of the thin film transistor formed over the plastic substrate can be prevented, and a thin film transistor mounting panel with a high manufacturing yield can be provided.
本発明の薄膜トランジスタ搭載パネルにおいて、前記無機密着層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。 In the thin film transistor mounting panel of the present invention, the inorganic adhesion layer may be made of any one selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, silicon nitride, and silicon oxynitride. preferable.
本発明の薄膜トランジスタ搭載パネルにおいて、前記バッファ層が、酸化シリコンであることが好ましい。 In the thin film transistor mounting panel of the present invention, the buffer layer is preferably silicon oxide.
酸化シリコンからなるバッファ層は、プラスチック基板又は無機密着層に含まれる不純物イオン等が半導体薄膜に拡散するのを防ぐように作用するので、半導体薄膜の特性劣化を防ぐことができる。 Since the buffer layer made of silicon oxide functions to prevent impurity ions contained in the plastic substrate or the inorganic adhesion layer from diffusing into the semiconductor thin film, it is possible to prevent deterioration of the characteristics of the semiconductor thin film.
上記課題を解決するための本発明の薄膜トランジスタ搭載パネルの製造方法は、プラスチック基板上に無機密着層を形成する工程と、前記無機密着層上にバッファ層を形成する工程と、前記バッファ層上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールによって熱活性化して不純物拡散領域を形成する工程とを有することを特徴とする。 In order to solve the above problems, a method for manufacturing a thin film transistor-mounted panel according to the present invention includes a step of forming an inorganic adhesion layer on a plastic substrate, a step of forming a buffer layer on the inorganic adhesion layer, and a step of forming on the buffer layer. A process of forming an amorphous silicon thin film, a process of forming a polysilicon thin film by laser annealing the amorphous silicon thin film, and impurity diffusion by adding impurity ions to a predetermined region of the polysilicon thin film and then thermally activating by laser annealing Forming a region.
この発明によれば、プラスチック基板とバッファ層との間に無機密着層を形成するので、その無機密着層がその後の工程で加わる熱履歴に基づく剥離を防ぐように作用する。その結果、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。 According to this invention, since the inorganic adhesion layer is formed between the plastic substrate and the buffer layer, the inorganic adhesion layer acts to prevent peeling based on the thermal history applied in the subsequent process. As a result, it is possible to prevent interfacial peeling that occurs during the manufacturing process, and to improve the manufacturing yield.
本発明の薄膜トランジスタ搭載パネルの製造方法において、前記無機密着層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。 In the method for manufacturing a thin film transistor mounting panel according to the present invention, the inorganic adhesion layer is selected from any of the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, silicon nitride, and silicon oxynitride. It is preferable to become.
以上説明したように、本発明の薄膜トランジスタ搭載パネルによれば、薄膜トランジスタ作製時の各種の熱履歴が加わった場合であっても、プラスチック基板とバッファ層との界面での剥離が起こり難いので、プラスチック基板上に形成された薄膜トランジスタの剥離を防ぐことができ、製造歩留まりのよい薄膜トランジスタ搭載パネルを提供できる。 As described above, according to the thin film transistor mounting panel of the present invention, even when various thermal histories are applied at the time of manufacturing the thin film transistor, peeling at the interface between the plastic substrate and the buffer layer hardly occurs. A thin film transistor mounting panel with high manufacturing yield can be provided because peeling of the thin film transistor formed over the substrate can be prevented.
本発明の薄膜トランジスタ搭載パネルの製造方法によれば、形成された無機密着層がその後の工程で加わる熱履歴に基づく剥離を防ぐように作用するので、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。 According to the method for manufacturing a thin film transistor-equipped panel of the present invention, the formed inorganic adhesion layer acts to prevent peeling based on the thermal history applied in the subsequent process, so that it is possible to prevent interface peeling that occurs during the manufacturing process. And the manufacturing yield can be improved.
上記本発明の薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板上にTFTが形成されているので、例えば有機EL素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。 Since the thin film transistor mounting panel of the present invention has TFTs formed on a flexible plastic substrate, a flexible display can be designed by combining with an organic EL element, for example.
以下、本発明の薄膜トランジスタ搭載パネル及びその製造方法について詳細に説明する。図1は、本発明の薄膜トランジスタ搭載パネルのTFT素子部の一例を示す模式断面図であり、図2及び図3は、本発明の薄膜トランジスタ搭載パネルの製造工程を示す説明図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。 Hereinafter, the thin film transistor mounting panel and the manufacturing method thereof according to the present invention will be described in detail. FIG. 1 is a schematic cross-sectional view showing an example of a TFT element portion of a thin film transistor mounting panel according to the present invention, and FIGS. 2 and 3 are explanatory diagrams showing manufacturing steps of the thin film transistor mounting panel according to the present invention. In addition, this invention is not limited to the form of drawing or the following embodiment.
本発明の薄膜トランジスタ搭載パネルは、プラスチック基板上にバッファ層を介してポリシリコン薄膜が形成されてなるものであって、例えば、アクティブマトリックス駆動型の表示装置を構成するディスプレイパネルとして利用可能なものである。本発明においては、プラスチック基板とバッファ層との間に、無機密着層が形成されていることを特徴とする。 The thin film transistor mounting panel of the present invention is formed by forming a polysilicon thin film on a plastic substrate through a buffer layer, and can be used, for example, as a display panel constituting an active matrix drive type display device. is there. The present invention is characterized in that an inorganic adhesion layer is formed between the plastic substrate and the buffer layer.
より詳しくは、本発明の薄膜トランジスタ搭載パネルのTFT素子部1は、図1に示すように、プラスチック基板10と、プラスチック基板10上に形成された無機密着層11と、無機密着層11上に形成されたバッファ層12と、バッファ層12上に形成されたポリシリコン半導体薄膜13(ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13d)と、そのポリシリコン半導体薄膜13上に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極15(ソース電極15s、ゲート電極15g及びドレイン電極15d)とを有している。以下においては、図1に示すTFT素子部の構造形態を例にして、図2及び図3に基づいた製造工程順に説明するが、本発明の薄膜トランジスタ搭載パネル及びその製造方法は、図示の例に限定されず、少なくともプラスチック基板とバッファ層を介して形成されたポリシリコン半導体薄膜との間に、無機密着層が形成された形態であれば、他の形態であってもよい。
More specifically, as shown in FIG. 1, the
プラスチック基板10は、薄膜トランジスタの回路基板をなすものであり、例えば、ポリエーテルサルホン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。プラスチック基板10としては、厚さが5μm〜300μm程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成されたパネルをフレキシブルなものとすることができる。
The
先ず、準備されたプラスチック基板10上に無機密着層11を形成する(図2(A)を参照)。無機密着層11は、TFTが形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板10上の全面に形成してもよい。無機密着層11は、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかの材料で形成される。このうち、クロム、チタン、アルミニウム、又はシリコン等からなる金属系の無機密着層は、TFTの製造工程中の熱履歴によっても、プラスチック基板とバッファ層との剥離を効果的に防ぐことができる。また、酸化クロムや酸化チタン等の金属酸化物系の材料からなる無機密着層は、組成中に含まれる金属原子がプラスチック基板10と作用するために密着効果を生み出し、TFT製造工程中の熱履歴による剥離を防止する。
First, the
無機密着層11の厚さは、層を構成する材質によってその範囲は若干異なるが、通常1〜200nmの範囲内であることが好ましく、3〜50nmの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はシリコンからなる金属系の無機密着層の場合には、3〜10nmの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、又は酸窒化シリコンからなる化合物系の無機密着層の場合には、5〜50nmの範囲内であることがより好ましい。
Although the range of the thickness of the
無機密着層11の形成には、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。
The
次に、図2(A)に示すように、無機密着層11上にバッファ層12を形成する。バッファ層12は、TFTが形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板10上の全面に形成してもよい。バッファ層12は、通常、酸化シリコンで形成される。バッファ層12は、プラスチック基板又は無機密着層に含まれる不純物イオン等が半導体薄膜に拡散するのを防ぐように作用するので、半導体薄膜の特性劣化を防ぐことができる。
Next, as shown in FIG. 2A, the
バッファ層12の厚さは、通常100〜3000nmの範囲内であることが好ましく、膜応力の観点からは100〜1500nmの範囲内であることがより好ましい。バッファ層12の形成には、酸素雰囲気中でシリコンをスパッタするRFマグネトロンスパッタリング法や、プラズマCVD法等の方法で形成することができる。
The thickness of the
次に、図2(B)に示すように、バッファ層12上にノンドープのアモルファスシリコン薄膜21aを形成する。このアモルファスシリコン薄膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法でアモルファスシリコン薄膜を成膜する場合には、例えば、成膜温度:室温、成膜圧力:1.0Pa、ガス:アルゴンの成膜条件で例えば厚さ50nmの厚さで成膜できる。なお、CVD法でアモルファスシリコン薄膜を成膜する場合も25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiH4が使用されるので、成膜後に約400℃の脱水素処理(真空中で1時間程度)が必要となる。上記の無機密着層11は、この脱水素処理時に加わる熱に対して効果があり、この脱水素処理時の熱に基づいたプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 2B, a non-doped amorphous silicon
次に、図2(C)に示すように、レーザーアニール22を行ってアモルファスシリコン薄膜21aを結晶化して低抵抗のポリシリコン薄膜21pに変化させる。レーザーアニール22は、アモルファスシリコン薄膜21aを結晶化させてポリシリコン薄膜21p(多結晶シリコン薄膜)にする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーで行うことができる。例えば、XeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec、エネルギー密度:400mJ/cm2、室温の条件下で行うことができる。上記の無機密着層11は、この工程で加わるレーザーアニールの熱に対して顕著に効果があり、このレーザーアニールの熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 2C,
次に、図2(D)に示すように、ポリシリコン薄膜21p上にレジスト膜23を形成し、その後レジスト膜23をパターニングする。レジスト膜23は、例えばポジ型フォトレジスト等が好ましく用いられる。レジスト膜23は、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて形成される。上記の無機密着層11は、この工程で加わる乾燥処理の熱に対しても効果があり、この乾燥処理の熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 2D, a resist
レジスト膜をパターニングした後、図2(D)に示すようにイオン注入24を行う。イオン注入24は、例えば、リン(P)を注入電圧:10keV、室温下で、2×1015/cm2のドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン薄膜にソース側拡散膜13s及びドレイン側拡散膜13dが形成され、さらに両膜13s,13dの間に、半導体チャネル膜13cが形成される
After patterning the resist film,
次に、図2(E)に示すように、形成されたソース側拡散膜13s及びドレイン側拡散膜13dにエネルギービーム25を照射して両膜13s,13dを活性化する。エネルギービーム25としては、上記と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec、エネルギー密度:250mJ/cm2、室温の条件下で行うことができる。上記の無機密着層11は、この工程で加わるエネルギービームの熱に対しても効果があり、このエネルギービームの熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 2E, the formed source-
なお、上記の活性化処理の後には、通常、ポリシリコン薄膜の欠陥を低減処理するための酸素プラズマ処理が施される。酸素プラズマ処理は、一例として、RF100W、1Torr、150℃の条件下で行われ、その後においては、120℃の条件下での乾燥処理が施される。上記の無機密着層11は、この工程で加わる酸素プラズマ発生時の熱及びその後の乾燥時の熱に対しても効果があり、これらの熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
In addition, after the above activation treatment, an oxygen plasma treatment for reducing the defects of the polysilicon thin film is usually performed. For example, the oxygen plasma treatment is performed under the conditions of
次に、図3(F)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF6等を用いることができる。アイランドが形成された後においては、水洗、及び120℃の条件下での洗浄及び乾燥処理が施される。上記の無機密着層11は、この工程で加わる乾燥時の熱に対しても効果があり、これらの熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 3F, dry etching is performed to form islands. As the etching gas, SF 6 or the like can be used. After the island is formed, washing with water, and washing and drying under a condition of 120 ° C. are performed. The
次に、図3(G)に示すように、ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13dを含む全面にゲート絶縁膜14を形成する。ゲート絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiO2ターゲットに投入電力:1.0kW(=3W/cm2)、圧力:1.0Pa、ガス:アルゴン+O2(50%)の成膜条件で厚さ約100nmの酸化シリコンを形成した。
Next, as shown in FIG. 3G, the
次に、図3(H)に示すように、ソース側拡散膜13s及びドレイン側拡散膜13d上のゲート絶縁膜14をマスクを用いて選択的にエッチングすることにより、コンタクトホール26,26を形成する。このときのエッチングとしては、例えば2%HF溶液を用いたウエットエッチングを適用できる。その後、洗浄工程と乾燥工程が施される。上記の無機密着層11は、この乾燥工程で加わる熱に対しても効果があり、その熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 3H, contact holes 26 and 26 are formed by selectively etching the
次に、図3(I)に示すように、全面に例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを形成する。なお、電極材料は、Cu、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。上記の無機密着層11は、この工程のウエットエッチング後に加わる洗浄・乾燥工程時の熱に対しても効果があり、その熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Next, as shown in FIG. 3I, an aluminum (Al) film having a thickness of, for example, 200 nm is deposited on the entire surface, and then patterned by wet etching to form a
最後に、酸化シリコンからなる保護層(図示しない)を形成した後、図3(J)に示すように、水素プラズマ27による処理を行って多結晶ポリシリコン薄膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のダングリングボンドをなくし、ポリシリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図3(J)に示す一態様の薄膜トランジスタが製造される。上記の無機密着層11は、この工程の水素プラズマ処理時に加わる熱に対しても効果があり、その熱に基づくプラスチック基板10とバッファ層12との界面剥離を防ぐことができる。
Finally, after forming a protective layer (not shown) made of silicon oxide, as shown in FIG. 3J, treatment with
以上のように、本発明によれば、無機密着層が形成されていることにより、薄膜トランジスタ作製時の複数の工程での熱が加わった場合であっても、プラスチック基板とバッファ層との界面剥離を防ぐことができる。こうして製造された本発明の薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板の上にTFTが形成された形態であるので、例えば有機EL素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。 As described above, according to the present invention, since the inorganic adhesion layer is formed, even when heat is applied in a plurality of steps at the time of manufacturing the thin film transistor, the interface separation between the plastic substrate and the buffer layer is performed. Can be prevented. The thin-film transistor mounting panel of the present invention thus manufactured has a form in which TFTs are formed on a flexible plastic substrate. Therefore, a flexible display can be designed by combining with an organic EL element, for example. .
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. In addition, this invention is not limited to a following example.
(実施例1)
プラスチック基板として厚さ0.2mmで100mm×100mmのポリエチレンナフタレート(PEN)を用い、そのプラスチック基板上に、無機密着層としてのアルミニウム膜をDCスパッタリング法(成膜圧力0.2Pa(アルゴン)、投入電力1kW、成膜時間10秒)により厚さ5nm形成した後、さらにバッファ層としての酸化シリコンをRFマグネトロンスパッタリング法(成膜圧力0.3Pa(アルゴン:酸素=3:1)、投入電力2kW、成膜時間2時間)により厚さ1200nm形成した。さらに、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。
Example 1
Using polyethylene naphthalate (PEN) having a thickness of 0.2 mm and a thickness of 100 mm × 100 mm as a plastic substrate, an aluminum film as an inorganic adhesion layer is formed on the plastic substrate by a DC sputtering method (deposition pressure 0.2 Pa (argon), After forming a thickness of 5 nm by an input power of 1 kW and a film formation time of 10 seconds, silicon oxide as a buffer layer was further formed by RF magnetron sputtering (film formation pressure 0.3 Pa (argon: oxygen = 3: 1), input power 2 kW. And a film formation time of 2 hours). Further, amorphous silicon was formed to a thickness of 50 nm by RF magnetron sputtering (film formation temperature: room temperature, film formation pressure: 1.0 Pa (argon)).
その後、上述した図2(B)〜図3(J)の工程の説明欄で例示した条件に基づいてTFT搭載パネルを作製した。なお、このTFT搭載パネル製造工程においては、具体的には以下に示すような熱履歴が加わった。先ず、図2(B)のアモルファスシリコン薄膜形成工程では、アモルファスシリコン薄膜を形成した後に400℃の脱水素処理(真空中で1時間)を行った。次の図2(C)の結晶化工程では、XeClエキシマレーザーを用いたレーザーアニールをエネルギー密度400mJ/cm2、パルス幅30nsec、室温、照射回数20回の条件で照射した。図2(D)のパターニング及びイオン注入工程では、パターニング後に120℃の乾燥処理を行うと共に、さらにその後、リンを注入電圧10keV、室温下で、2×1015/cm2のドープレベルとなるようにイオン注入した。図2(E)の活性化工程では、XeClエキシマレーザーを用い、パルス幅30nsec、エネルギー密度250mJ/cm2、室温の条件下で活性化処理を行った。その活性化処理後には、酸素プラズマ処理をRF100W、1Torr、150℃の条件下で行い、その後、120℃の条件下での乾燥処理を行った。次いで、図3(F)のアイランド形成工程では、120℃の乾燥処理を施し、その後、図3(H)のコンタクトホール形成工程では、120℃の乾燥処理を施し、さらに、図3(I)のウエットエッチング工程では、120℃の熱処理を施し、さらに、図3(J)の水素プラズマ処理工程では、RF200W、1Torr、150℃の処理を行った。こうした各熱履歴を経てTFT搭載パネルを製造した。
After that, a TFT-mounted panel was manufactured based on the conditions exemplified in the description column of the steps of FIGS. 2B to 3J described above. In addition, in this TFT mounting panel manufacturing process, the following thermal history was added specifically. First, in the amorphous silicon thin film forming step in FIG. 2B, after the amorphous silicon thin film was formed, a dehydrogenation treatment at 400 ° C. (for 1 hour in a vacuum) was performed. In the next crystallization step of FIG. 2C, laser annealing using a XeCl excimer laser was performed under the conditions of an energy density of 400 mJ / cm 2 , a pulse width of 30 nsec, room temperature, and the number of irradiations of 20 times. In the patterning and ion implantation process of FIG. 2D, a drying process at 120 ° C. is performed after the patterning, and then phosphorus is doped at a doping level of 2 × 10 15 / cm 2 at an implantation voltage of 10 keV and room temperature. Ion implantation. In the activation step of FIG. 2E, activation treatment was performed using a XeCl excimer laser under conditions of a pulse width of 30 nsec, an energy density of 250 mJ / cm 2 , and room temperature. After the activation treatment, an oxygen plasma treatment was performed under the conditions of
(実施例2〜9)
無機密着層の種類、その膜厚又はプラスチック基板を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
(Examples 2-9)
A thin film transistor mounting panel was manufactured in the same manner as in Example 1 except that the kind of the inorganic adhesion layer, its film thickness, or the plastic substrate was changed as shown in Table 1.
(比較例1,2)
無機密着層を形成せず、その他の構成については実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
(Comparative Examples 1 and 2)
A thin film transistor mounting panel was manufactured in the same manner as in Example 1 except that the inorganic adhesion layer was not formed.
(密着性評価)
密着性(耐剥離性)は、スコッチメンディングテープ(住友スリーエム製、長さ30m×幅12mm)を用い、そのテープの一部(長さ30mm)を作製したTFT上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の結果を表1に示した。密着性の評価は、剥離も亀裂も全く生じていなかったものを◎とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを○とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを△とし、素子部分に剥離が生じていて使用が難しいものを×とした。表1の結果からもわかるように、好ましい無機密着層としては、金属系の無機密着層を形成することが好ましく、特に好ましくはAlとCrであった。
(Adhesion evaluation)
Adhesion (peeling resistance) was determined by using a scotch mending tape (manufactured by Sumitomo 3M, length 30
1 TFT素子部
10 プラスチック基板
11 無機密着層
12 バッファ層
13 ポリシリコン半導体薄膜
13s ソース側拡散膜
13c 半導体チャネル膜
13d ドレイン側拡散膜
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a アモルファスシリコン薄膜
21p ポリシリコン薄膜
22 レーザーアニール
23 レジスト膜
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 水素プラズマ
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144914A JP2006324368A (en) | 2005-05-18 | 2005-05-18 | Thin-film transistor mounted panel and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144914A JP2006324368A (en) | 2005-05-18 | 2005-05-18 | Thin-film transistor mounted panel and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324368A true JP2006324368A (en) | 2006-11-30 |
Family
ID=37543836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144914A Pending JP2006324368A (en) | 2005-05-18 | 2005-05-18 | Thin-film transistor mounted panel and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324368A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009835A (en) * | 2010-05-21 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9024312B2 (en) | 2009-09-30 | 2015-05-05 | Dai Nippon Printing Co., Ltd. | Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor |
US9202892B2 (en) | 2012-01-13 | 2015-12-01 | Boe Technology Group Co., Ltd. | Manufacturing method of TFT array substrate |
WO2020031404A1 (en) * | 2018-08-08 | 2020-02-13 | 株式会社ニコン | Method for manufacturing transistor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273015A (en) * | 2002-03-14 | 2003-09-26 | Fumimasa Yo | Method of manufacturing semiconductor device |
JP2004071979A (en) * | 2002-08-08 | 2004-03-04 | Toshiba Corp | Active matrix display device and method for manufacturing the same |
JP2004214546A (en) * | 2003-01-08 | 2004-07-29 | Seiko Epson Corp | Transistor, manufacturing method thereof, semiconductor integrated circuit, and display |
JP2004304072A (en) * | 2003-03-31 | 2004-10-28 | Fuji Photo Film Co Ltd | CRYSTALLINE Si LAYER CONTAINING SUBSTRATE, ITS MANUFACTURING METHOD, AND CRYSTALLINE Si DEVICE USING CRYSTALLINE Si LAYER-CONTAINING SUBSTRATE |
JP2005303299A (en) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | Electronic device and method of manufacturing the same |
-
2005
- 2005-05-18 JP JP2005144914A patent/JP2006324368A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273015A (en) * | 2002-03-14 | 2003-09-26 | Fumimasa Yo | Method of manufacturing semiconductor device |
JP2004071979A (en) * | 2002-08-08 | 2004-03-04 | Toshiba Corp | Active matrix display device and method for manufacturing the same |
JP2004214546A (en) * | 2003-01-08 | 2004-07-29 | Seiko Epson Corp | Transistor, manufacturing method thereof, semiconductor integrated circuit, and display |
JP2004304072A (en) * | 2003-03-31 | 2004-10-28 | Fuji Photo Film Co Ltd | CRYSTALLINE Si LAYER CONTAINING SUBSTRATE, ITS MANUFACTURING METHOD, AND CRYSTALLINE Si DEVICE USING CRYSTALLINE Si LAYER-CONTAINING SUBSTRATE |
JP2005303299A (en) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | Electronic device and method of manufacturing the same |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9024312B2 (en) | 2009-09-30 | 2015-05-05 | Dai Nippon Printing Co., Ltd. | Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor |
KR20160130876A (en) | 2009-09-30 | 2016-11-14 | 다이니폰 인사츠 가부시키가이샤 | Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor |
JP2012009835A (en) * | 2010-05-21 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9577108B2 (en) | 2010-05-21 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9202892B2 (en) | 2012-01-13 | 2015-12-01 | Boe Technology Group Co., Ltd. | Manufacturing method of TFT array substrate |
WO2020031404A1 (en) * | 2018-08-08 | 2020-02-13 | 株式会社ニコン | Method for manufacturing transistor |
TWI726290B (en) * | 2018-08-08 | 2021-05-01 | 日商尼康股份有限公司 | Manufacturing method of transistor |
JPWO2020031404A1 (en) * | 2018-08-08 | 2021-08-12 | 株式会社ニコン | Transistor manufacturing method |
JP7127685B2 (en) | 2018-08-08 | 2022-08-30 | 株式会社ニコン | Method of manufacturing a transistor |
US11522145B2 (en) | 2018-08-08 | 2022-12-06 | Nikon Corporation | Method for manufacturing transistor comprising removal of oxide film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6987284B2 (en) | Active matrix type display device and method of manufacturing the same | |
TW200524168A (en) | Method for manufacturing semiconductor device | |
KR20040045354A (en) | Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same | |
JP2005303299A (en) | Electronic device and method of manufacturing the same | |
JP2007305701A (en) | Thin film transistor, method for manufacturing the same and display device | |
JP5515266B2 (en) | Thin film transistor substrate for display and manufacturing method thereof | |
US20050085020A1 (en) | Semiconductor device and method for fabricating the same | |
US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
JP5211645B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP2006324368A (en) | Thin-film transistor mounted panel and manufacturing method therefor | |
KR20000017056A (en) | Semiconductor device manufacturing method | |
JP4579054B2 (en) | Thin film transistor mounted panel and method for manufacturing the same | |
JP2008147207A (en) | Thin-film transistor substrate | |
JP5960626B2 (en) | Manufacturing method of semiconductor device provided with thin film transistor | |
JP2008028001A (en) | Thin-film transistor substrate and its manufacturing method | |
JP2009246093A (en) | Thin film transistor substrate, manufacturing method thereof, and display apparatus | |
JP4527004B2 (en) | Method for manufacturing thin film transistor mounted panel | |
JP5332030B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP2010278095A (en) | Method of manufacturing thin film transistor substrate, and intermediate structure for forming thin film transistor substrate | |
KR20040105359A (en) | Method for manufacturing thin film transistor | |
JP5125436B2 (en) | Manufacturing method of semiconductor device | |
JP2002043577A (en) | Thin film semiconductor device and its manufacturing method | |
CN107342298A (en) | Display device, array base palte and its manufacture method | |
JP2004327872A (en) | Thin film transistor, its manufacturing method, display device using the thin film transistor and its manufacturing method | |
JP2007095989A (en) | Method of manufacturing thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |