JPH09264907A - 波形表示装置 - Google Patents

波形表示装置

Info

Publication number
JPH09264907A
JPH09264907A JP7450596A JP7450596A JPH09264907A JP H09264907 A JPH09264907 A JP H09264907A JP 7450596 A JP7450596 A JP 7450596A JP 7450596 A JP7450596 A JP 7450596A JP H09264907 A JPH09264907 A JP H09264907A
Authority
JP
Japan
Prior art keywords
signal
level
data
output
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7450596A
Other languages
English (en)
Inventor
Nobuyuki Narita
信幸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7450596A priority Critical patent/JPH09264907A/ja
Publication of JPH09264907A publication Critical patent/JPH09264907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】アナログ/ディジタル混載のLSIを論理シミ
ュレータによりシステム検証を行う時に、ディジタル回
路からアナログ回路への入力信号が適切なものかどうか
を容易に確認できるようにする。 【解決手段】論理回路の検証をする論理シミュレータ3
0入出力波形を波形表示部に表示する波形表示装置40
として、前記論理シミュレーションの入出力と接続され
るデータバス13の各信号を入力するデータ入力手段
と、前記論理シミュレーションの出力データ14を数値
に対応するレベルデータに変換するレベル変換手段41
と、このレベル変換手段41およびデータ入力手段から
の各データ信号を切替えて前記波形表示部43に供給す
る切替手段42とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSIの論理回路の
検証時に行われる論理シミュレーション結果の動作波形
を表示する波形表示装置に関し、特にアナログ/ディジ
タル混載のLSIにおける論理シミュレータを用いてシ
ステム検証を行う場合の波形表示装置に関する。
【0002】
【従来の技術】従来からアナログ/ディジタル混載LS
Iの開発においては、論理シミュレーションや回路シミ
ュレーションによって設計の妥当性を検証していた。特
に信号処理をディジタル回路で行った後、ディジタル,
アナログ変換回路(以下DACという)を介して、アナ
ログ信号を処理する場合、ロジック部から出力された信
号が所望の特性を満たすかどうかの検証を行う必要があ
り、論理シミュレータによる検証が行われていた。
【0003】従来の論理シミュレーションによるロジッ
ク回路の検証方法について、図3のブロック図を用いて
説明する。図3において、ディジタルロジック回路11
とDAC12からなるアナログ/ディジタル混載回路の
被試験回路10が論理シミュレータ30により試験さ
れ、その結果が波形表示装置40aに表示される。論理
シミュレータ30からの複数のディジタル信号が入力バ
ス13から入力され、ロジック回路11によって数値演
算された後、データバス14を経由し、更にDAC12
を介してアナログ信号に変換され、アナログ出力端子1
5から出力される。
【0004】このような回路を検証するために、ロジッ
ク回路11は論理シミュレータ30によって、DAC1
2は回路シミュレータ(図示せず)によって、それぞれ
個別に検証を行い、LSIのレイアウトの際に接続する
という方法がとられる。
【0005】この検証方法において、信号処理を行うロ
ジック回路11を検証するため、入力バス13から入力
されるディジタル信号と、ロジック回路11によって演
算されるであろう期待値のパターンを作成し、論理シミ
ュレーションから得られた出力パターンと期待値を比較
することでロジック回路11の検証を行っていた。通
常、ロジック回路11の期待値パターンは、VHDLな
どの機能レベルのシミュレーションから得ることができ
る。
【0006】図4は図3の波形表示装置40aで入力信
号と出力信号をバス表記によって表示した場合の出力画
面例の表示図である。図において、信号名表示エリア3
に表示されている信号名1および信号名2は、それぞれ
図3の入力バス13およびデータバス14の信号名であ
り、信号名1は8ビットの信号を、信号名2は4ビット
の信号バス表記したものである。また、信号表示エリア
4には信号名1の信号6、および信号名2の信号7が表
示されている。信号名1および信号名2は、バス表記さ
れているため信号6および信号7には、信号値25およ
び信号値26が表示されている。
【0007】同様に図5も図3の波形表示装置40aで
入力信号をバス表記し、出力信号を各信号線毎に表示し
た場合の出力画面例の表示図である。図において、図4
と同様に新合名表示エリア3に表示さえている信号名1
は、図3の入力バス13の信号名であり、信号名1は8
ビットの信号をバス表記したものである。また、信号名
17〜20は、図の3データバス14の信号名を各信号
線毎に表示したものである。信号表示エリア4には信号
名1の信号6および信号名17〜20のそれぞれの信号
21〜24が表示されている。信号名1は、バス表記さ
れているため信号6には、信号値25が表示されてい
る。
【0008】このように従来の波形表示システムは、図
4の信号名2ようにバス表記と、図5の信号名17〜2
0ようなバス展開後の各信号線毎の表記をメニュー選択
によってどちらかの表示方法が選択可能となっていた。
この例では、信号名2についてのみ述べたが、信号名1
についても同様に表示切替えが可能である。
【0009】一方、図3のロジック回路11の検証を行
う場合、論理シミュレータで得られた結果を、図4ある
いは、図5のように表示し、その期待値パターンを波形
表示システムによって読み取ることで、シミュレーショ
ン結果と期待値パターンを比較し、両者が異なる箇所に
ついてカラー表示や強調表示をすることで、ユーザーが
容易に不適合箇所を発見できるような機能を持ってい
る。また、DAC12は回路シミュレータを用いて、ロ
ジック回路11とは別に検証を行っていた。
【0010】
【発明が解決しようとする課題】上述したように、従来
の波形表示装置による方法では、ロジック回路11につ
いては容易に検証が行えるが、データバス14から出力
された信号が、図4および図5で示したようにディジタ
ルパターンとして出力されるため、DAC12の入力信
号として適切なものかどうかの判定が困難であると言う
問題点があった。
【0011】本発明の目的は、このような問題を解決
し、DACの入力信号を容易に判定できるようにした波
形表示装置を提供することにある。
【0012】
【課題を解決するための手段】本発明の構成は、論理回
路の検証をする論理シミュレーションの入出力波形を波
形表示部に表示する波形表示装置において、前記論理シ
ミュレーションの入出力と接続されるデータバスの各信
号を入力するデータ入力手段と、前記論理シミュレーシ
ョンの出力データを数値に対応するレベルデータに変換
するレベル変換手段と、このレベル変換手段および前記
データ入力手段からの各データ信号を切替えて前記波形
表示部に供給する切替え手段とを備えることを特徴とす
る。
【0013】本発明において、レベル変換手段がデジタ
ル・アナログ変換手段とすることができ、レベル変換手
段に、出力データレベルの上限、下限、参考値等の基準
線レベルを前記波形表示部に供給するレベル出力手段を
含むものとすることができる。
【0014】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。図1は本発明の一実施の形態を説明するブ
ロック図である。この図には、ロジック回路11とこの
回路11の出力をアナログ信号に変換するディジタル・
アナログ変換部(DAC)12とを含むアナログ/ディ
ジタル混載のLSIである被試験回路30と、論理シミ
ュレータ30と、本発明の構成を示す波形表示装置40
とを示している。
【0015】この波形表示装置40は、ディジタル入力
をアナログ的なレベル信号に変換するレベル変換部41
と、表示のためにディジタル入力信号とレベル信号とを
切替えて出力する切替部42と、この切替部42からの
各出力を画面表示するCRT等の表示部43とから構成
され、さらに基準レベルを供給するレベル出力部44を
付加することもできる。
【0016】図2(a)は本実施形態により波形表示し
た出力画面の表示図である。信号名表示エリア3には、
信号名1のおよび信号名2のが表示され、信号表示エリ
ア4には信号6と信号7が表示されており、時刻(5)
に従って信号値が変化している。信号6はバスのデータ
を図5で説明した従来の表示方法で出力したものであ
る。図1における信号7は、本実施形態による表示例で
あり、バスデータを数値変換しその値に応じた水平線を
描画することで疑似アナログ波形を得ている。
【0017】図における信号7の表示方法を詳しく説明
する。図2(b)は信号7を描画する領域を拡大し、説
明のための補助線を加えた表示図である。図2(b)に
おいて、信号7は基準線8と基準線9の間に描画され
る。初めに信号7の最大値と最小値を表示すべき時刻に
わたって求め、最小値を基準線8に描画し、最大値を基
準線9に描画する。そして、その中間値は、その値の最
小値との差、基準線9と基準線8との差の比から得る事
ができる。このように各時刻におけるデータを基準線8
からの距離として重みづけ、水平線を描画することで疑
似アナログ波形を得る事ができる。なお、これら基準線
8,9の他に参考値として、例えば0レベルなどを表示
することもできる。
【0018】また、疑似アナログ波形の表示と従来のバ
ス表記の表示をメニューによって切替える事で、従来の
論理値による検証も実施する事ができる。
【0019】
【発明の効果】以上説明したように、本発明は、データ
バス上の信号を2進法で表現された数値と見なし、数値
に応じた水平線を描画し、データバスの信号を疑似アナ
ログ表示することにより、DACの入力データとして適
切なデータであるかどうか容易に判断する事が可能とな
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を説明する回路ブロ
ック図である。
【図2】本実施の形態の二つの画面表示例を示す表示図
である。
【図3】従来例の波形表示装置により論理シミュレータ
の波形表示をした場合のブロック図である。
【図4】従来例の波形表示装置により入力信号と出力信
号とをバス表記により表示した場合の出力表示図であ
る。
【図5】従来例の波形表示装置により入力信号をバス表
記により、出力信号を信号線毎に表示した場内の出力表
示図である。
【符号の説明】
1,2,17〜20 信号名 3 信号名表示エリア 4 信号表示エリア 5 時刻 6,7,21〜24 信号 8,9 基準線 10 被試験回路 11 ロジック回路 12 DAC 13 入力バス 14 データバス 15 アナログ出力端子 25,26 信号値 30 論理シミュレータ 40,40a 波形表示装置 41 レベル変換部 42 入力切替部 43 表示部 44 レベル出力部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 論理回路の検証をする論理シミュレーシ
    ョンの入出力波形を波形表示部に表示する波形表示装置
    において、前記論理シミュレーションの入出力と接続さ
    れるデータバスの各信号を入力するデータ入力手段と、
    前記論理シミュレーションの出力データを数値に対応す
    るレベルデータに変換するレベル変換手段と、このレベ
    ル変換手段および前記データ入力手段からの各データ信
    号を切替えて前記波形表示部に供給する切替え手段とを
    備えることを特徴とする波形表示装置。
  2. 【請求項2】 レベル変換手段がデジタル・アナログ変
    換手段である請求項1記載の波形表示装置。
  3. 【請求項3】 レベル変換手段が、出力データレベルの
    上限、下限、参考値等の基準線レベルを前記波形表示部
    に供給するレベル出力手段を含むものである請求項1ま
    たは2記載の波形表示装置。
JP7450596A 1996-03-28 1996-03-28 波形表示装置 Pending JPH09264907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7450596A JPH09264907A (ja) 1996-03-28 1996-03-28 波形表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7450596A JPH09264907A (ja) 1996-03-28 1996-03-28 波形表示装置

Publications (1)

Publication Number Publication Date
JPH09264907A true JPH09264907A (ja) 1997-10-07

Family

ID=13549254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7450596A Pending JPH09264907A (ja) 1996-03-28 1996-03-28 波形表示装置

Country Status (1)

Country Link
JP (1) JPH09264907A (ja)

Similar Documents

Publication Publication Date Title
US6546536B1 (en) System and method for disabling schematics
JP2001134469A (ja) 半導体試験用プログラムデバッグ装置
JPH09264907A (ja) 波形表示装置
JPH0772215A (ja) 集積回路試験装置のテストステーション制御回路
JPH0219488B2 (ja)
JPH05150810A (ja) 操作盤
JPH0746129A (ja) D/aコンバータおよびd/aコンバータの試験方法
JP5293461B2 (ja) スキャンチェーンの生成方法、スキャンチェーンの生成プログラムおよび集積回路
JPH09127196A (ja) Icテスタ
JPS58115575A (ja) グラフ図形作成システム
JP2000147018A (ja) オシロスコープのメニュー階層表示方法及びメニュー階層表示オシロスコープ
JPH06152412A (ja) 半導体集積回路装置
JPH06186292A (ja) Lsi検査装置
JPH02207342A (ja) シミュレーション結果表示装置
JPH07287622A (ja) 任意波形発生装置のための波形表示方法
JPH0383172A (ja) レイアウトパターン情報抽出装置
JPH1165873A (ja) 電子制御装置の検査装置
JPH03116275A (ja) テストパターン作成方法およびその処理システム
JPH1090360A (ja) Lsi端子のショート/オープン検査装置
JP2000078008A (ja) 半導体集積回路の試験方法
JPH06282311A (ja) 分散形制御装置
JPH01245169A (ja) 集積回路
JPH1183922A (ja) 減衰器テスト回路および減衰器テスト方法
JP2002365342A (ja) 半導体集積回路の試験方法及びその装置
US20070079263A1 (en) Design method of semiconductor integrated circuit device, a program, and the support method of measurement evaluation

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981117