JPH09261463A

JPH09261463A - 画像データ補正装置

Info

Publication number: JPH09261463A
Application number: JP8069887A
Authority: JP
Inventors: Takashi Mori; 隆毛利
Original assignee: Casio Computer Co Ltd; Casio Electronics Manufacturing Co Ltd
Current assignee: Casio Computer Co Ltd; Casio Electronics Manufacturing Co Ltd
Priority date: 1996-03-26
Filing date: 1996-03-26
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】読み取り画像データの異常を簡単な構成の補正
回路で補正できる画像データ補正装置を提供する。【解決手段】補正回路２４はＣＣＤ２０が白基準板から
読み取った白歪データをサンプルホールド（Ｓ／Ｈ）２
５、アンプ２６、シェーディング補正部２７、Ａ／Ｄ変
換器２８を介して圧縮／判別部３３に出力する。圧縮／
判別部３３は１０ビットの白歪データ３０ｂの前データ
から次データを減算し、得られた差データの下位ビット
と極性ビットからなる圧縮補正データをＲＡＭ３１に出
力し、残余の上位ビットを異常検出部３４に出力する。
異常検出部３４は上位ビットを積算し、その値が所定値
を越えたとき異常信号を出力する。圧縮補正データが正
常に作成されたときは、原稿画像から読み込んだ画像デ
ータに対応する圧縮補正データを順次伸長部３２で１０
ビットに復元して、画像データを補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スキャナで読み取
られた異常なデータを補正する画像データ補正装置に関
する。

【０００２】

【従来の技術】従来より、一般にスキャナと呼ばれてい
るイメージセンサがある。このイメージセンサは、ＣＣ
Ｄ（光電変換・電荷転送素子）がライン状に多数配置さ
れたアレイで構成されているが、ごみ等の付着あるいは
一部の素子の性能劣化等によって、誤った画像の読み取
りを行う場合がある。そのような場合の誤信号判別方法
として、特公平６−５２５４０に示されるような提案が
ある。これは、注目画素の前後に隣接する複数画素の中
間値と注目画素の値との差を比較により判別して、その
判別結果に応じて注目画素の値を中間値へ置換するとい
うものである。また、特公平６−５４９４７では、シェ
ーディング歪（レンズの結像に特有の画像周辺部の明る
さのむら）の段差毎に初期値をメモリして補正する方法
が提案されている。さらに、特公平６−９１６０９で
は、画像データの平均値を算出しこれに基づきスパイク
ノイズ（針のように先鋭な波形を描く雑音パルス）を検
出する方法が提案されている。

【０００３】また、図１４は、アナログ演算によってシ
ェーディング補正を行う一般的な補正回路である。同図
に示す回路は、光源１の照射により原稿２から反射され
た光信号をＣＣＤ３が受光し、各画素の電気信号に変換
する。

【０００４】この電気信号は、サンプルホールド（Ｓ／
Ｈ）５へ送られ、Ａ／Ｄ変換及び補正に必要な期間、デ
ータが保持される。アンプ６は保持されたアナログ信号
（画像データ）を補正又はＡ／Ｄ変換に最適なレベル
（電圧）に増幅する。補正部７はシェーディング補正及
びＣＣＤ３の画素毎の感度バラツキ補正や電気回路内部
のオフセット補正等を行うアナログ演算器（乗算器又は
除算器）で構成される。この補正された画像信号（アナ
ログ）はＡ／Ｄ変換器８によりディジタルの画像信号に
変換される。

【０００５】ＲＡＭ１１は、補正データを記憶するメモ
リである。例えば白歪データを記憶する場合は、原稿２
に代えて白基準板を用意し、これをＣＣＤ３にて読み取
ることにより、Ａ／Ｄ変換器８を介して白歪データ（デ
ィジタル）を得る。これを１ライン分（例えば５０００
画素）記憶して補正データとする。黒歪データを記憶す
る場合は、光源１を消灯して、ＣＣＤ３にて読み取りを
行う。これにより、Ａ／Ｄ変換器８を介して黒歪データ
（ディジタル）を得、これを１ライン分記憶して補正デ
ータとする。

【０００６】こうして、ＲＡＭ１１に記憶された補正デ
ータは、実際に原稿を読み取るときに各々対応する画素
の補正データとしてＲＡＭ１１から１画素毎に読み出さ
れる。そして、Ｄ／Ａ変換器９によりアナログデータに
変換され、補正部７により画像データのアナログ演算に
よる白歪補正又は黒歪補正等が行われて、Ａ／Ｄ変換８
によりディジタルの画像データが出力される。

【０００７】

【発明が解決しようとする課題】ところで、上述の特公
平６−５２５４０は、読み取り画像データの補正、つま
り平均化処理としては有効であるが、ＣＣＤ固有の画素
バラツキ（素子毎の感度バラツキ）の補正には利用でき
ないため、高精度、高品質な画像を得ることができない
という問題を有している。また、複数画素の中間値を算
出するための回路及びファームウェアが複雑であるとい
う問題も有している。

【０００８】特公平６−５４９４７は、シェーディング
歪の段差が少ない場合には、メモリ削減効果が良いが、
シェーディング歪の段差が多い場合には効果が得られな
いという問題を有している。また、上記同様に、ＣＣＤ
固有の各画素の感度バラツキの補正には不向きである。
また、１画素毎にアップ／ダウンの段差が生じる場合、
例えば偶奇バランスが悪い場合には適さないという問題
がある。尚、ＣＣＤ内部には偶数画素用及び奇数画素用
のシフトレジスタが有り２相のクロック（φ１、φ２）
により偶／奇交互に１画素ずつのデータを取り出す方法
が一般的である。このとき、ＣＣＤに入力されるクロッ
クのいずれか一方（又は両方）に波形異常が発生した場
合、片側のレジスタ（例えば偶数画素レジスタ）のデー
タが異常となり、ＣＣＤより出力される一連のデータは
１データおきにバラツク結果となる。このようなとき、
偶奇バランスが悪いという。

【０００９】特公平６−９１６０９は、安定した多数の
データの中の一点のスパイクノイズ検出には効果が有る
が、データが全体的に大きくバラツクような場合には、
バラツイているデータの中にスパイクノイズが埋没して
しまって、これを検出することはできなくなるという問
題を有している。

【００１０】一般に、読み取りデータについては、以下
に述べるような異常要因がある。すなわち、上述したＣ
ＣＤへの入力クロックの異常がある。これは、図４にお
けるＣＣＤ３とクロックジェネレータ４間の信号伝達系
の不良、つまりコネクタやケーブルの接触不良、断線、
又は結線誤り、或はクロックジェネレータ４そのものの
異常等によって引き起こされる。

【００１１】また、デバイスの不良による異常がある。
これは、ＣＣＤ、アンプ、Ａ／Ｄ、コンデンサ、抵抗等
の構成部品の何れかが不良であるもの、不適であるも
の、または生産工程において未半田、ショート等の実装
不良であったもの等によって引き起こされる。このよう
なデバイスの不良は、経年変化（寿命）によっても生
じ、また、環境の変化による特性変化によっても発生す
る。例えば周囲の温度が極度に変化したときに発生する
ＣＣＤ入力クロックの波形（立ち上り又は立ち下りの特
性）の変化によるデータ異常である。

【００１２】更には、外的要因によるデータ異常があ
る。これは、ランプのチラツキや光量低下などの電源又
は光源の異常、あるいは、電源、ＣＣＤ周辺、又は変換
回路等から混入する外来ノイズによって引き起こされ
る。

【００１３】また、読み取り部の異常がある。これは、
白基準板の汚れ、レンズ、ミラー、ＣＣＤ受光部等の光
学系の汚れ、又は機械的な読み取り位置ズレ等によって
引き起こされる。

【００１４】図１４に示したような従来の回路では、上
述した異常の検出機能を備えていない。したがって、上
述の異常を検出するためには、同図の画像データの出力
１５を不図示のＣＰＵ等により読み込んで判別を行うな
どの複雑なハードウェアとファームウェアが必要であっ
た。

【００１５】本発明の課題は、上記従来の実情に鑑み、
如何なる要因から生じた読み取り画像データの異常をも
検知して、異常程度の低いものについては簡単な構成の
補正回路で補正できる画像データ補正装置を提供するこ
とである。

【００１６】

【課題を解決するための手段】以下に、本発明に係わる
読み取り異常データの補正方法について述べる。本発明
は、画像読み取り装置により基準画像から読み込まれＡ
／Ｄ変換された主走査１ライン分のディジタルデータを
補正データとして用いて原稿から読み込んだ画像データ
を補正する画像データ補正装置を前提とする。

【００１７】本発明の画像データ補正装置は、上記主走
査１ライン分のディジタルデータの有効画素内の第１画
素を基準値として互いに隣接する画素間の差分と極性を
順次算出する算出手段と、該算出手段により算出された
上記差分の所定の下位ビットと上記極性ビットとを圧縮
補正データとして記憶する記憶手段と、該記憶手段に記
憶された圧縮補正データと上記第１画素の基準値とに基
づいて主走査１ライン分の元のビット幅の補正データに
順次伸長する伸長手段とを備えて構成される。

【００１８】そして、例えば請求項２記載のように、上
記差分の所定の下位ビットと上記極性ビットとを圧縮補
正データとして上記記憶手段に出力すると共に残余の上
位ビットを異常検出用データとして出力する出力手段
と、該出力手段により出力された異常検出用データの値
を積算する積算手段と、該積算手段により積算された積
算値と所定の上限値を比較して上記積算値が上記上限値
を越えたと判別されたとき異常信号を出力する異常判別
手段とを更に備えて構成される。

【００１９】また、例えば請求項３記載のように、上記
差分の所定の下位ビットの数を処理レベルに応じて順次
増加させる設定手段を更に備えて構成され、上記異常判
別手段は、上記積算手段により積算された積算値が「０
Ｈ」以外の値であるとき異常信号を出力するように構成
される。

【００２０】また、例えば請求項４記載のように、画像
読み取り装置による基準画像の主走査１ライン分の読み
込みを繰り返す読取制御手段と、該読取制御手段により
繰り返される基準画像の主走査１ライン分の読み込み毎
に、上記記憶手段から前回の圧縮補正データを順次読み
出して、今回読み込まれて作成された圧縮補正データと
の平均値を演算して上記記憶手段に出力する平均化演算
手段とを更に備えて構成される。

【００２１】あるいは、例えば請求項５記載のように、
上記積算手段による積算値に基づいて上記ＣＣＤを駆動
する各クロック伝送線のインピーダンスを制御する制御
手段を更に備えて、上記ＣＣＤからの読み取りデータの
最適条件を設定するように構成される。

【００２２】

【発明の実施の形態】本発明は、第１に、イメージセン
サを用いた読み取り装置においてシェーディング補正用
歪データを記憶する際、１ライン読み取った基準データ
が略連続的に変化する特性を利用し、隣接する画素デー
タの差データのみを記憶することにより、メモリ容量を
削減している。また、第２には、隣接する画素の差デー
タの大小を判別し、規定値を越えた画素の数を積算する
ことにより、読み取り装置の異常を判断するようにして
いる。第３には、原稿画像を読み取る際、前記記憶され
た差データを読み出し、これと復元されている前の補正
用歪データとの加減算処理により次の補正用歪データを
復元して補正及びＡ／Ｄ変換を行う。また、第４には、
上記の異常判断結果に基づいてイメージセンサのクロッ
ク遅延を制御することにより、ＣＣＤ入力クロックの最
適化を自動で行うようにしている。また、第５には、前
記記憶された歪データ（差データ）のサンプリング誤差
を小さくするために１画素毎に前回値との平均値を記憶
することを複数ライン分実施する。そして、第６には、
前記異常判断画素以後の圧縮データ補償方法として、オ
ーバーフロー検出時にオーバーフロービット及び非圧縮
の差データをメモリし、原稿読み取り時のメモリからの
補正データ読み出しの際、オーバービット検出により非
圧縮差データであることを判断して補正データを正常に
復元するようにしている。

【００２３】以下、本発明の実施の形態を図面を参照し
ながら説明する。図１は、第１の実施の形態における読
み取り画像データの補正回路のブロック図である。同図
において、ＣＣＤ２０は、光源２１により照らしだされ
た原稿２２の画像データを読み取る読み取りセンサ部で
あり、データ読み出しに必要なクロック（例えばφ１、
φ２、φＴＧなど）をクロックジェネレータ２３から入
力され、このクロックに同期して原稿２２から読み取っ
た光信号を電気信号に変換する。この電気信号は補正回
路２４に出力される。

【００２４】補正回路２４は、図１４の場合と同様に、
サンプルホールド（Ｓ／Ｈ）２５、アンプ２６、補正部
２７、Ａ／Ｄ変換器２８、Ｄ／Ａ変換器２９、及びＲＡ
Ｍ３１を備えている。但し、本実施の形態においては、
Ｄ／Ａ変換器２９とＲＡＭ３１は、図１４の場合のよう
に直接接続されているのではなく、伸長部３２を介して
接続されている。また、ＲＡＭ３１とＡ／Ｄ変換器２８
も、図１４の場合のように直接フィードバックするよう
に接続されておらず、両者の間に圧縮／判別部３３が介
在している。そして、更に異常検出部３４が設けられて
いる。上記の圧縮／判別部３３は、２つの出力端子を有
しており、一方の出力は上記ＲＡＭ３１へ出力され、他
方の出力は異常検出部３４へ出力されるようになってい
る。上記のＣＣＤ２０から補正回路２４に出力される
電気信号は、サンプルホールド（Ｓ／Ｈ）２５へ送られ
て所定期間保持され、このアナログ信号（画像データ）
をアンプ２６により補正又はＡ／Ｄ変換に最適なレベル
（電圧）に増幅され、補正部２７によりシェーディング
補正及びＣＣＤ２０の画素毎の感度バラツキ補正や電気
回路内部のオフセット補正等が行われ、Ａ／Ｄ変換器２
８により上記のアナログ画像信号がディジタル画像信号
３０ａに変換されるところまでは、図１４の場合と同様
である。

【００２５】本実施の形態においては、白基準板による
白歪データを読み取って補正データを作成する際、圧縮
／判別部３３は、Ａ／Ｄ変換器２８により変換された白
歪データ、例えば１０ビットの白歪データ３０ｂを、例
えば６ビットデータに圧縮して、ＲＡＭ３１に記憶させ
る。このデータ圧縮の際、圧縮／判別部３３は１回の圧
縮毎に判別用信号を異常検出部３４に出力する。

【００２６】異常検出部３４は、圧縮／判別部３３から
入力される１ライン分の判別用信号を積算し、予め設定
されているデータと比較して、積算値が比較値よりも大
きいとき異常信号３５を出力する。

【００２７】一方、圧縮されてＲＡＭ３１に記憶された
補正データは、ＣＣＤ２０により原稿２２から読み取ら
れた画像信号を補正するとき、補正回路２４において、
ＲＡＭ３１から読み出され、伸長部３２により、例えば
６ビットデータが元の１０ビット長のデータに変換（復
元）される。そして、この復元された補正データがＤ／
Ａ変換器２９によりアナログデータに変換され、補正部
２７にてアナログ演算による白歪補正が実行される。補
正部２７の出力はＡ／Ｄ変換器２８によりディジタル変
換され、この補正されたディジタルの画像データ３６が
Ａ／Ｄ変換器２８から出力される。

【００２８】図２(a) は、正常時の白歪データ（１ライ
ン分）の例をグラフ化して示している。同図(a) は、横
軸にＣＣＤ２０による読み取り画素を示し、縦軸に輝度
レベルを示している。画像データとして取り込む範囲を
有効データ領域とすると、この有効データ領域の範囲内
では隣接する画素のデータの差は全白又は全黒の値に対
しては小さな値となる。

【００２９】同図(b) は、異常時の白歪データの一例を
グラフ化して示したものである。ＣＣＤ２０から出力さ
れたアナログ信号が、不安定又は画素毎にバラツク場合
を示している。このような場合、Ａ／Ｄ変換されたデー
タも画素毎のバラツキが大きくなり、従って隣接する画
素のデータの差は大きな値を取るようになる。

【００３０】上記いずれの場合も、ＣＣＤ２０からのデ
ータは、第１画素より順に２，３，４，５・・・画素と
読み出されるから、第「ｎ」画素と第「ｎ＋１」画素の
データの差を取ることにより隣接する画素の差データを
得ることができる。

【００３１】図３(a) に、上記の圧縮／判別部３３の内
部構成をブロック図で示し、同図(b) に、圧縮データの
作成例を示す。同図(b) に示す例では、画素データを１
０ビット幅とした場合の圧縮データの作成例を示してい
る。先ず、図１に示すＣＣＤ２０が白基準板を読み取
る。この読み取られた画像データがサンプルホールド
（Ｓ／Ｈ）２５、アンプ２６、及び補正部２７を介して
Ａ／Ｄ変換器２８より補正用データ、つまり白歪データ
３０ｂとして圧縮／判別部３３に出力される。このＡ／
Ｄ変換器２８から出力される補正データ（白歪データ）
３０ｂの最初のデータ（有効データ領域内の第１画素）
が、図３(a) において破線矢印３５で示すように、圧縮
／判別部３３のレジスタＡ３６に書き込まれ、更にレジ
スタＡ３６から破線矢印３７で示すように出力されて、
図１に示すＲＡＭ３１へ書き込まれる。すなわち、第１
画素のみは、圧縮されずにそのまま書き込まれる。

【００３２】次に、第２画素以後からは、読み出された
補正データ３０ｂはレジスタＢ３８に書き込まれ、さら
にレジスタＢ３８から減算器３９及び上記レジスタＡ３
６へ出力される。減算器３９は、「Ｂ（レジスタＢ３８
の値）−Ａ（レジスタＡ３６の値）」を演算し、その演
算結果をレジスタＣ４１に書き込む。

【００３３】ここで、例えばレジスタＡ３６の値「Ａ」
及びレジスタＢ３８の値「Ｂ」が上述したように共に１
０ビットデータであれば（図３(b) の画像データＤn 及
び画像データＤn+1 参照）、レジスタＣ４１には極性
（キャリー又はボロー）を示す最上位の１ビットを含
め、合計１１ビットのデータが記憶される。レジスタＣ
４１は、その１１ビットのデータから、極性を示す１ビ
ットと下位６ビットの合計７ビットを圧縮データ（補正
用圧縮データ、図３(b) の圧縮デ−タＤc 参照）として
図１のＲＡＭ３１へ出力し、上位７〜１０ビットを夫々
オーバーフロー検出部４２へ出力する。これを更に説明
する。

【００３４】図４(a) に、上記圧縮／判別部３３のレジ
スタＣ４１及びオーバーフロー検出部４２の構成例を示
し、同図(b) に、異常検出部３４の構成を示す。同図
(a) に示すレジスタＣ４１は、隣接画素の差データ「Ｄ
n+1 −Ｄn」（図の入力データ「ＰＯＬ、ＳＢ９、ＳＢ
８、・・・、ＳＢ０」）を保持している。上記の読み込
んだ白歪データが正常であれば、この差データは小さな
値になっている。例えば下位６ビットを取った場合でも
支障のない値となっている。そこで、この差データ「Ｐ
ＯＬ、ＳＢ９、ＳＢ８、・・・、ＳＢ０」の上位４ビッ
トを削除したデータ、つまり下位６ビットのデータと、
この下位６ビットに極性データを付加したもの合計７ビ
ットを圧縮データ「ＰＯＬ、ＣＤ５、ＣＤ４、・・・、
ＣＤ０」として、これをＲＡＭ３１に出力する。そし
て、上記の出力から除外した上位４ビットをオーバーフ
ロー検出部４２へ出力する。尚、上記の例では画像デー
タのビット幅が１０ビットであるが、画素データのビッ
ト幅が増減すれば、それに応じてＲＡＭ３１に出力され
る下位ビットの数及びオーバーフロー検出部４２に入力
される上位ビットの数が増減する。

【００３５】オーバーフロー検出部４２は、４個の入力
端子を有するオアゲートからなり、上記レジスタＣ４１
から入力される上位４ビットの論理和を異常検出部３４
に出力する。ここでレジスタＣ４１に保持された差デー
タが下位６ビットデータの範囲を越えていた場合は、７
ビット目以上つまり上位４ビットのうちのいずれかが
“Ｈ”になっている。したがって、オーバーフロー検出
部４２の出力は“Ｈ”となり、オーバーフローを示す判
別信号となって異常検出部３４に出力される。

【００３６】上記圧縮データの出力に続き、次にレジス
タＢ３８（図３(a) 参照）の補正データをレジスタＡ３
６に書き移して、次の補正データ（第３画素データ）を
レジスタＢ３８に書き込む。これによって、レジスタＡ
３６に画像データＤn が保持され、レジスタＢ３８に画
像データＤn+1 が保持される。そして、上述の減算器３
９による「（レジスタＢの値）−（レジスタＡの値）」
の演算及び結果の書き込み、レジスタＣ４１によるデー
タ圧縮の出力、及びオーバーフロー検出部４２による判
別信号の出力を行なう、ということを主走査１ラインの
画素毎に順次繰り返す。

【００３７】図４(b) に示す異常検出部３４は、アンド
ゲート４４、カウンタ４５、比較器４６及び設定器４７
からなる。アンドゲート４４には、上記のオーバーフロ
ー検出部４２より出力された判別信号と、有効画素１画
素毎に１パルス出力される画素クロックとが入力する。
アンドゲート４４は、オーバーフロー検出部４２から入
力される判別信号が“Ｈ”であれば、つまりオーバーフ
ローを示していれば、画素クロックに同期してカウンタ
４５に“Ｈ”を出力する。

【００３８】カウンタ４５は、信号“Ｈ”を計数してオ
ーバーフローした画素の数を積算する。設定器４７に
は、１ライン中のオーバーフロー限界値が予め設定され
ている。比較器４６は、上記設定器４７に設定されてい
る１ライン中のオーバーフロー限界値とカウンタ４５の
積算値とを比較して、カウンタ４５の値がオーバーフロ
ー限界値を越えたとき、データ異常であると判断して異
常信号を出力する。

【００３９】上述した一連の白歪データの読み取りは、
スキャナ（ＣＣＤ２０）の電源投入のとき又は読み取り
動作の開始前に実行される。図５は、伸長部３２の構成
ブロック図である。同図に示すように、伸長部３２は、
レジスタＤ５１、加減算器５２、レジスタＥ５３、及び
レジスタＦ５４からなる。尚、レジスタＤ５１は、図１
のＡ／Ｄ変換器２８の分解能と同一のビット数（例えば
１０ビット）で構成されている。図１のＣＣＤ２０が原
稿２２の画像を読み取ったとき、ＲＡＭ３１より読み出
された第１画素データ（圧縮されていない）は、図５に
示す伸長部３２において、破線矢印４９で示すように、
初期値としてレジスタＤ５１に書き込まれる。

【００４０】加減算器５２は、「Ｄ（レジスタＤ５１の
値）＋Ｅ（レジスタＥ５３の値）」を演算し、その演算
結果をレジスタＦ５４に書き込む。レジスタＥ５３は、
初期状態では“０”に設定されている。したがって、加
減算器５２の最初の出力はレジスタＤ５１の値と同一で
あり、この値（データ）がレジスタＦ５４に書き込ま
れ、レジスタＦ５４から補正データとしてＤ／Ａ変換器
２９へ出力される。

【００４１】次にＣＣＤ２０からの第２画素以後からの
画像データに対応して、一方ではレジスタＦ５４のデー
タが前の補正データとしてレジスタＤ５１に書き込ま
れ、他方ではＲＡＭ３１からの圧縮データがレジスタＥ
５３に書き込まれる。これにより、加減算器５２は、レ
ジスタＤ５１の前補正データとレジスタＥ５３の圧縮デ
ータ（前補正データと次補正データとの差分）により加
算演算を行なって次補正データを元のビット長に復元す
る。これら復元された補正データは順次レジスタＦ５４
に書き込まれ、レジスタＦ５４から、一方では次の処理
周期の前補正データとしてレジスタＤ５１に出力され、
他方では今回の処理周期に対応する次補正データとして
Ｄ／Ａ変換器２９へ出力される。

【００４２】このように、読み取り画像データ（画素デ
ータ）に対応して補正データが順次復元され、Ｄ／Ａ変
換器２９へ出力されて、補正部２７により、読み取り画
像データが補正演算される。これにより、本実施の形態
においては、「４ビット×画素数」分のメモリ容量が削
減できることになる。

【００４３】尚、上記の異常が検出された補正データ
（圧縮された差データがオーバーフローしている画素）
は、上位ビットが欠損しているから値が正しくない。こ
のため、異常が検出された補正データに限り、非圧縮の
差データ（レジスタＣ４１の内容）をそのまま補正デー
タとして記憶し、この画素がオーバーフローである旨の
オーバーフロービットを記憶するようにする。そして、
伸長時において、アドレス（画素番号）に対応するオー
バーフロービットを検出したとき、前データと圧縮差デ
ータとによる次データの演算を行なわず、上記の非圧縮
の差データを用いて次データを算出する例外処理を行な
うようにすれば、異常データの補償を完全に行なうこと
ができる。

【００４４】尚、上記第１の実施の形態では、圧縮デー
タのビット数を例えば下位６ビットというように固定化
しているが、圧縮データのビット数を固定せずに処理す
る方法もある。以下にこれを第２の実施の形態として説
明する。

【００４５】図６は、第２の実施の形態における圧縮／
判別部の回路構成を示す図である。この実施の形態にお
いては、同図に示すように、オーバーフロー検出部には
データセレクタ５５を用い、レジスタには図４(a) 同様
のレジスタＣ４１を用いる。この場合も画像データを１
０ビット幅構成としている。データセレクタ５５は、６
個のアンドゲートとこれらの出力を入力される１個のオ
アゲートからなる。これらのアンドゲートには、一方の
入力側に不図示のＣＰＵの出力ポートから信号Ｓ１〜Ｓ
６が夫々入力され、他方の入力側にレジスタＣ４１から
上位６ビットが上記信号Ｓ１〜Ｓ６に対応して信号ＣＤ
４（下位から第５ビット目）、信号ＣＤ５（下位から第
６ビット目）、・・・、信号ＣＤ９（下位から第１０ビ
ット目、最上位ビット）となって夫々入力される。この
構成により、詳しくは後述するように、異常検出時の圧
縮データに対して、補償すべきデータの有効範囲すなわ
ち、圧縮データのビット幅をプログラマブルに決定する
ことができる。

【００４６】図７は、上記構成において、ＣＰＵにより
出力ポートから信号Ｓ１〜Ｓ６を適宜に出力することに
よって行われる制御動作のフローチャートである。以
下、これを説明する。

【００４７】同図において、ＣＰＵは、先ず信号Ｓ１〜
Ｓ６を全て“Ｈ”に初期設定する（ステップＳ１）。こ
れにより、下位４ビットのオーバーフローを判別する準
備が完了する。

【００４８】続いてランプ（図１の光源２１参照）を点
灯させて（ステップＳ２）、白基準板の読み取りを１ラ
イン行なう（ステップＳ３）。これにより、Ａ／Ｄ変換
器２４から、圧縮／判別部の図６に示すレジスタＣ４１
に、１ライン分の補正データ（画素データＳＢ０〜ＳＢ
９）が順次入力され、この１画素の入力毎に、図６に示
すデータセレクタ５５から判別信号が出力される。

【００４９】このデータセレクタ５５の出力を参照し、
その出力が“Ｈ”となったものがあるか否かを判別する
（ステップＳ４）。そして、データセレクタ５５の出力
が全て“Ｌ”であれば（Ｓ４がＮ）、補正データの下位
４ビットがオーバーフローしていないのであり、この場
合は、「正常処理」へ移行する。この「正常処理」は、
上記処理を行なっている間に作成された下位４ビットと
極性ビットからなる圧縮データに基づいて補正データを
順次復元しながら読み取り画像データの補正を行なう処
理である。

【００５０】上記ステップＳ４の判別で、データセレク
タ５５の出力が“Ｈ”であれば（Ｓ４がＹ）、この場合
は信号Ｓ１を“Ｌ”にする（ステップＳ５）。これによ
り、下位５ビットのオーバーフローを判別する準備がな
される。次に、再び白基準板の１ラインの読み取りを行
ない（ステップＳ６）、上記同様にデータセレクタ５５
の出力を参照する（ステップＳ７）。

【００５１】そして、データセレクタ５５の出力が
“Ｌ”であれば（Ｓ７がＮ）、上位５ビットへのオーバ
ーフローはしていない、すなわち、前のステップＳ４で
検出されたオーバーフローは下位４ビットから第５ビッ
ト目へのオーバーフローであったと判断し、この場合は
「ノイズレベル１」の処理を行なう。この「ノイズレベ
ル１」の処理は、上記ステップＳ６の処理を行なってい
る間に作成された下位５ビットと極性ビットからなる圧
縮データを用いて補正データを順次復元しながら読み取
り画像データの補正を行なう処理である。これによりス
テップＳ４で判別されたオーバーフローのデータが在る
第５ビット目までが圧縮データとして補償される。

【００５２】上記ステップＳ７の判別で、データセレク
タ５５の出力が“Ｈ”であれば（Ｓ７がＹ）、この場合
は信号Ｓ１及びＳ２を“Ｌ”にする（ステップＳ８）。
これにより、下位６ビットのオーバーフローを判別する
準備がなされる。次に、白基準板の１ラインの読み取り
を行ない（ステップＳ９）、上記同様にデータセレクタ
５５の出力を参照する（ステップＳ１０）。

【００５３】そして、データセレクタ５５の出力が
“Ｌ”であれば（Ｓ１０がＮ）、上位４ビットへのオー
バーフローはしていない、すなわち、前のステップＳ７
で検出されたオーバーフローは下位５ビットから第６ビ
ット目へのオーバーフローであったと判断できる。そし
て、この場合は「ノイズレベル２」の処理を行なう。こ
の「ノイズレベル２」の処理は、上記のステップ９の処
理を行なっている間に作成された下位６ビットと極性ビ
ットからなる圧縮データを用いて補正データを順次復元
しながら読み取り画像データの補正を行なう処理であ
る。これにより、ステップＳ７で判別されたオーバーフ
ローのデータが在る第６ビット目までが圧縮データとし
て補償される。

【００５４】そして、ステップＳ１０の判別が“Ｈ”で
あれば（Ｓ１０がＹ）、信号Ｓ１、Ｓ２及びＳ３を
“Ｌ”にして（ステップＳ１１）、下位７ビットのオー
バーフローを判別する準備をなし、次に、白基準板の１
ラインの読み取りを行なって（ステップＳ１２）、デー
タセレクタ５５の出力を参照し（ステップＳ１３）、そ
の出力が“Ｌ”であれば（Ｓ１３がＮ）、「ノイズレベ
ル３」の処理を行なう。この「ノイズレベル３」の処理
は、上記と同様にステップＳ１０の判別でオーバーフロ
ーのデータが在ることの判明した第７ビット目までを圧
縮データとして補償する処理である。

【００５５】同様に、ステップＳ１３の判別が“Ｈ”で
あれば（Ｓ１３がＹ）、信号Ｓ１、Ｓ２、Ｓ３及びＳ４
を“Ｌ”にして（ステップＳ１４）、下位８ビットのオ
ーバーフローを判別する準備をなし、次に、白基準板の
１ラインの読み取りを行なって（ステップＳ１５）、デ
ータセレクタ５５の出力を参照し（ステップＳ１６）、
その出力が“Ｌ”であれば（Ｓ６がＮ）、「ノイズレベ
ル４」の処理を行なう。「ノイズレベル４」の処理も第
８ビット目までを圧縮データとして補償して、下位８ビ
ットと極性ビットからなる圧縮データによる読み取り画
像データ補正を行う処理である。

【００５６】更に、上記ステップＳ１６の判別が“Ｈ”
であれば（Ｓ１６がＹ）、信号Ｓ１、Ｓ２、Ｓ３、Ｓ４
及びＳ５を“Ｌ”にして（ステップＳ１７）、最上位ビ
ットを除く９ビットのオーバーフローを判別する準備を
なし、次に、白基準板の１ラインの読み取りを行なって
（ステップＳ１８）、データセレクタ５５の出力を参照
し（ステップＳ１９）、その出力が“Ｌ”であれば（Ｓ
１９がＮ）、「ノイズレベル５」の処理を行なう。この
「ノイズレベル５」の処理も、第９ビット目までを圧縮
データとして補償して、最上位ビットを除く８ビットと
極性ビットからなる圧縮データによる読み取り画像デー
タ補正を行う処理である。

【００５７】そして、上記ステップＳ１９の判別が
“Ｈ”であれば（Ｓ１９がＹ）、全ビット幅に及ぶ差分
データが検出されたことになり、この場合は「ノイズレ
ベル６」の処理を行なう。この「ノイズレベル６」の処
理は、全ビット幅の歪データを用いて読み取り画像デー
タ補正を行う処理である。上述のようにして、検出レベ
ルをプログラマブルに制御することができる。

【００５８】尚、基準データは「白」でなくても良く、
例えば基準板の全面がグレーあるいはモノカラーの均一
な濃度であれば良い。また、上記の処理で、ノイズレベ
ルの判定を、１ラインの画素（例えば、２０００〜５０
００画素）中に１個でもオーバーフローしたものがあれ
ば、オーバーフローであると判定して、オーバーフロー
したビットまでのビット幅で圧縮データを補償している
が、異常のレベルによって判定基準を変更するようにし
てもよい。これは、白基準板にゴミ等の汚れが付着して
いて、これを読み取った場合、ＣＣＤの表面にゴミ等の
汚れが付着していてこれを読み取った場合、あるいは、
その他の何等かの突発的な電気信号の影響でノイズを読
み取った場合等があると想定され得ることに備えて行わ
れる構成である。これを第３の実施の形態として以下に
説明する。

【００５９】図８は、この第３の実施の形態における異
常検出部の構成を示す図である。同図に示すように、こ
の実施の形態における異常検出部３４ａの構成は、アン
ドゲート４４及びカウンタ４５のみからなる。このカウ
ンタ４５の積算値がそのままＣＰＵに異常信号（オーバ
ーフロー信号）として出力される。ＣＰＵは、その信号
を、レベル毎にプログラマブルに定められた基準値と比
較して、処理を決定する。

【００６０】図９は、上記ＣＰＵにより行われる処理の
フローチャートである。同図に示すフローチャートの処
理手順は、図７に示したフローチャートの処理手順と同
一であり、ステップ番号も図７の場合と同一の番号を付
して示してある。ただ、図９の場合、ステップＳ４、Ｓ
７、Ｓ１０、Ｓ１３、Ｓ１６及びＳ１９における判別で
は、カウンタ４５の積算値によって判別を行なってい
る。図７の処理手順で述べた各レベルに対応して、基準
値Ｎ１〜Ｎ６がプロフラマブルに設定されており、この
基準値とカウンタ４５の積算値とがＣＰＵにおいて比較
される。

【００６１】すなわち、ステップＳ４でオーバーフロー
の積算値が基準値Ｎ１以下であれば「正常処理」がなさ
れ、積算値が基準値Ｎ１を越えていれば次のレベルの判
別が行われる。この場合の上記「正常処理」は、差デー
タの上位６ビットを切り捨てて下位４ビットによる圧縮
データを用いる。これにより突発的な信号異常によるデ
ータの無益な補償を回避することができる。

【００６２】同様に、ステップＳ７でオーバーフローの
積算値が基準値Ｎ２以下であれば「ノイズレベル１」の
処理がなされ、積算値が基準値Ｎ２を越えていれば更に
次のレベルの判別が行われる。そして、この場合の「ノ
イズレベル１」の処理は、差データの上位５ビットを切
り捨てて下位５ビットによる圧縮データを用いる処理で
ある。

【００６３】以下、同様に、「ノイズレベル２」の処理
では、差データの上位４ビットを切り捨てて下位６ビッ
トによる圧縮データを用い、「ノイズレベル５」の処理
では、差データの上位４ビットを切り捨てて下位６ビッ
トによる圧縮データを用いるということを順次行なっ
て、ステップＳ１９で、オーバーフローの積算値が基準
値Ｎ６以下であれば「ノイズレベル５」の処理で差デー
タの上位１ビットを切り捨てて下位９ビットによる圧縮
データを用いるようにし、積算値が基準値Ｎ６を越えて
いれば「ノイズレベル６」の処理で、１０ビットの歪デ
ータをそのまま用いるようにする。

【００６４】尚、例えば上記の「ノイズレベル５」及び
「ノイズレベル６」では、異常の程度が大きいから、装
置の再点検を行うように警告の報知を行うようにしても
良い。また、上記のように、１回（１ライン分）のサン
プリングではノイズ等による上限値または下限値を拾う
ことも想定されるから、数回（数ライン分）のサンプリ
ングによる平均化データを用いるようにして補正精度を
向上させるようにしてもよい。この平均化した補正デー
タを作成する方法を第４の実施の形態として以下に説明
する。

【００６５】図１０は、第４の実施の形態における圧縮
／判別部の構成を示すブロック図である。この圧縮／判
別部５６は、図１及び図３(a) の圧縮／判別部３３の場
合と同様にレジスタＡ３６、レジスタＢ３８、減算器３
９、レジスタＣ４１及びオーバーフロー検出部４２を備
えており、これらに加えて更に平均化回路５７及びレジ
スタＧ５８を備えている。上記のレジスタＡ３６、レジ
スタＢ３８、減算器３９、レジスタＣ４１、及びオーバ
ーフロー検出部４２の機能・動作については、第１の実
施の形態の場合と同様である。但しレジスタＡ３６の最
初の補正データ（先頭画素データ）は、レジスタＣ４１
ではなく平均化回路５７に入力される。また、図１の場
合は、圧縮／判別部３３からＲＡＭ３１には圧縮データ
を書き込むだけであったが、図１０に示す圧縮／判別部
５６は、ＲＡＭ３１に対して圧縮データの書き込みと読
み出しの両方を行なう。以下、図１の場合と異なる部分
（平均化データの作成処理）について説明する。

【００６６】先ず、１ライン目において、図１の場合と
同様に圧縮補正データの作成を行なってこの圧縮された
補正データをＲＡＭ３１に記憶した後、再度同一読み取
り位置（白基準板等）での１ラインの読み取りを行な
う。このとき、第１画素より順にＲＡＭ３１内にある対
応する画素の補正値をレジスタＧ５８に読み出し、この
レジスタＧ５８に読み出した前回値とレジスタＣ４１の
今回値との平均値を、平均化回路５７によって演算す
る。この演算結果をＲＡＭ３１に記憶する。この処理を
全有効画素について１画素毎に実行する。そして、同様
の処理を数ライン繰り返すことにより圧縮補正データの
平均化を行う。

【００６７】続いて、図１１は、第５の実施の形態にお
ける読み取り画像データの補正回路を中心とするブロッ
ク図である。同図は、図１に示した補正回路２４、ＣＣ
Ｄ２０及びクロックジェネレータ２３（光源２１と原稿
２２は図示を省略）の他に、上記ＣＣＤ２０とクロック
ジェネレータ２３の間に遅延回路６１が接続され、その
遅延回路６１と上記補正回路２４の異常信号出力端子間
にワンチップＣＰＵ６２が接続された構成となってい
る。また、上記補正回路２４の異常検出部３４（図１参
照）の内部構成は、図８に示したものと同様である。

【００６８】上記の図１１において、ＣＰＵ６２は、補
正回路２４より出力される異常信号６３を入力ポートＰ
i から読み込み、この読み込んだ異常信号６３に基づい
て、入／出力ポートＰi/o から遅延回路６１を制御し
て、クロックジェネレータ２３からのＣＣＤクロックの
波形条件を最適にするようにループ制御を行なう。

【００６９】図１２は、上記遅延回路６１の構成図であ
る。同図において、ＥＥＰＲＯＭ６４は、ＣＰＵ６２に
より、パラレル又はシリアルの入／出力インタフェース
を介して抵抗値設定データの初期値を設定される。ＥＥ
ＰＲＯＭ６４は、設定された初期値に基づいて制御ドラ
イバ６５へ抵抗制御信号を出力する。制御ドライバ６５
は、入力された抵抗制御信号に基づいて、４種類のクロ
ックΦ１、Φ２、Φ１Ｌ及びΦ２Ｌの各々の伝送線路に
挿入された可変抵抗ＶＲ１、ＶＲ２、ＶＲ３及びＶＲ４
の抵抗値を特定値（初期値）に設定する。

【００７０】次にＣＣＤ２０により１ラインの基準信号
（白基準板等）を読み取って、圧縮補正データの異常状
態を、ＣＰＵ６２によりチェックする。このとき異常信
号６３は、図８に示すカウンタ６５から直接ＣＰＵ６２
に出力される。これにより、ＣＰＵ６２は、異常の度合
いを検知する。

【００７１】次に、ＣＰＵ６２は、ＥＥＰＲＯＭ６４に
書き込む抵抗値設定データを更新（変更）する。この更
新は、再度、１ラインの基準信号を読み込んで、異常信
号６３（カウンタ４５の積算値）を前回値と比較し、カ
ウンタ値（今回の値）の方が小さくなっていれば、抵抗
値設定データが良い方向に修正され、逆にカウンタ値の
方が大きくなっている場合は、抵抗値設定データが悪い
方向に修正される。これら一連の設定と、データ採取
と、判断とを繰り返すことにより、個々のクロックライ
ンの可変抵抗ＶＲ１、ＶＲ２、ＶＲ３及びＶＲ４の値を
最適化することができる。

【００７２】図１３に、上記ＣＣＤ２０に入力する各ク
ロックのタイミングの一例を示す。同図に示すように、
ＣＣＤ２０への入力クロックは、相互に関連性があり、
各々のクロスポイントの電圧ＶA 、ＶB 、又はＶC が規
格内に収まることが正常動作条件となる。クロックジェ
ネレータ２３からＣＣＤ２０までの間には、クロック波
形にバラツキを生じる要因が、例えばクロックドライバ
の立ち上り及び立ち下り特性、ＣＣＤ２０のクロック入
力端子の入力容量、クロック伝送ケーブル容量、コネク
タ類の接触抵抗、あるいは周囲温度等のように複数存在
する。したがって、これらの要因の組み合わせにより上
記の電圧ＶA 、ＶB 又はＶC 等が規格外となる場合も発
生する。特に高速スキャンを行なう場合、クロック周波
数が極めて高くなるためクロスポイントにズレを生じ易
くなる。クロスポイントにズレを生じると画像データに
悪影響を与える割合が大きくなる。このような弊害は、
上記のように、クロックラインの可変抵抗ＶＲ１、ＶＲ
２、ＶＲ３及びＶＲ４の値を最適化することにより防止
することができる。

【００７３】尚、上記の実施の形態では、遅延回路６１
のクロック伝送線のインピーダンスマッチングに、遅延
素子として可変抵抗を用いているが、遅延素子はこれに
限ることなく、例えば可変容量素子、可変インダクタン
ス素子、又は半導体遅延素子としてもよく、要は、ＣＰ
Ｕ６２よってプログラマブルに可変可能なものであれば
よい。また、異常が検出されたデータノイズの原因がク
ロック周波数による場合も考えられる。この場合は、Ｃ
ＰＵ６２の出力ポートよりクロックジェネレータ２３の
発振周波数を制御するようにし、上述した一連の設定
と、データ採取と、判断とを行なって、ノイズの少ない
ポイントを見つけることによって最適なクロック周波数
を設定するようにすればよい。その場合、Ａ／Ｄ変換の
タイミングも関連して変わる場合もあるが、圧縮補正デ
ータ作成のとき異常レベルを検出して適宜なレベルによ
るデータの補償を行なえばよい。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
ＣＣＤ、Ａ／Ｄ変換、制御系、電源系及び周囲温度等の
環境条件の変化を含めてこれらに起因する読み取りデー
タの異常を検出できるので、製品段階における不具合な
データの補正が容易に実現でき、したがって、製品の信
頼性と画像品質が共に向上する。また、補正データを簡
単に圧縮して記憶することができるので、白歪データ用
のメモリ容量が低減し、したがって、製品コストの削減
に貢献する。また、白歪データの異常の検出が小規模な
ハードウェア構成でできるので、ワンチップ化が容易と
なり、したがって、小型化とコストダウンに貢献でき
る。また、異常検出の設定レベルを変えることによりイ
メージセンサの感度のバラツキを容易に知ることができ
るので、イメージセンサの検査治具として応用でき、こ
れによって、イメージセンサのグレード分類が可能とな
る。また、読み取り部（イメージセンサ）が補正制御部
と別ユニットで構成された場合でも、異なるケーブル長
又は異なるセンサ部に対応して適正化ができるので、補
正制御部を共通化でき、したがって、量産によるコスト
ダウンが可能となる。

【図面の簡単な説明】

【図１】第１の実施の形態における読み取り画像データ
の補正回路のブロック図である。

【図２】(a) は正常時の白歪データ（１ライン分）の例
をグラフ化して示す図、(b) は異常時の白歪データの一
例をグラフ化して示す図である。

【図３】(a) は補正回路における圧縮／判別部の内部構
成のブロック図、(b) は同じく圧縮データの作成例を示
す図である。

【図４】(a) は補正回路における圧縮／判別部のレジス
タＣ及びオーバーフロー検出部の構成例を示す図、(b)
は同じく異常検出部の構成を示す図である。

【図５】補正回路における伸長部の構成ブロック図であ
る。

【図６】第２の実施の形態における圧縮／判別部の回路
構成を示す図である。

【図７】第２の実施の形態における不図示のＣＰＵによ
る制御動作のフローチャートである。

【図８】第３の実施の形態における異常検出部の構成を
示す図である。

【図９】第３の実施の形態における不図示のＣＰＵによ
り行われる処理のフローチャートである。

【図１０】第４の実施の形態における圧縮／判別部の構
成を示すブロック図である。

【図１１】第５の実施の形態における読み取り画像デー
タの補正回路を中心とするブロック図である。

【図１２】第５の実施の形態における遅延回路の構成図
である。

【図１３】ＣＣＤに入力する各クロックのタイミングの
一例を示す図である。

【図１４】従来のアナログ演算によってシェーディング
補正を行う一般的な補正回路を示す図である。

【符号の説明】

１光源２原稿３ＣＣＤ４クロックジェネレータ５サンプルホールド（Ｓ／Ｈ）６アンプ７補正部８Ａ／Ｄ変換器９Ｄ／Ａ変換器１１ＲＡＭ１５画像データ２０ＣＣＤ２１光源２２原稿２３クロックジェネレータ２４補正回路２５サンプルホールド（Ｓ／Ｈ）２６アンプ２７補正部２８Ａ／Ｄ変換器２９Ｄ／Ａ変換器３０ａ画像データ３０ｂ白歪データ３１ＲＡＭ３２伸長部３３圧縮／判別部３４、３４ａ異常検出部３６レジスタＡ３８レジスタＢ３９減算器４１レジスタＣ４２オーバーフロー検出部４４アンドゲート４５カウンタ４６比較器４７設定器５１レジスタＤ５２加減算器５３レジスタＥ５４レジスタＦ５５データセレクタ５６圧縮／判別部５７平均化回路５８レジスタＧ６１遅延回路６２ＣＰＵ６３異常信号６４アンドゲート６５カウンタ

Claims

【特許請求の範囲】

【請求項１】画像読み取り装置により基準画像から読
み込まれＡ／Ｄ変換された主走査１ライン分のディジタ
ルデータを補正データとして用いて原稿から読み込んだ
画像データを補正する画像データ補正装置において、前記主走査１ライン分のディジタルデータの有効画素内
の第１画素を基準値として互いに隣接する画素間の差分
と極性を順次算出する算出手段と、該算出手段により算出された前記差分の所定の下位ビッ
トと前記極性ビットとを圧縮補正データとして記憶する
記憶手段と、該記憶手段に記憶された圧縮補正データと前記第１画素
の基準値とに基づいて主走査１ライン分の元のビット幅
の補正データに順次伸長する伸長手段と、を備えたことを特徴とする画像データ補正装置。
【請求項２】前記差分の所定の下位ビットと前記極性
ビットとを圧縮補正データとして前記記憶手段に出力す
ると共に、残余の上位ビットを異常検出用データとして
出力する出力手段と、該出力手段により出力された異常検出用データの値を積
算する積算手段と、該積算手段により積算された積算値と所定の上限値を比
較して前記積算値が前記上限値を越えたと判別されたと
き異常信号を出力する異常判別手段と、を更に備えたことを特徴とする請求項１記載の画像デー
タ補正装置。
【請求項３】前記差分の所定の下位ビットの数を処理
レベルに応じて順次増加させる設定手段を更に備え、前記異常判別手段は、前記積算手段により積算された積
算値が「０Ｈ」以外の値であるとき異常信号を出力する
ことを特徴とする請求項２記載の画像データ補正装置。
【請求項４】画像読み取り装置による基準画像の主走
査１ライン分の読み込みを繰り返す読取制御手段と、該読取制御手段により繰り返される基準画像の主走査１
ライン分の読み込み毎に、前記記憶手段から前回の圧縮
補正データを順次読み出して、今回読み込まれて作成さ
れた圧縮補正データとの平均値を演算して前記記憶手段
に出力する平均化演算手段と、を更に備えたことを特徴とする請求項１記載の画像デー
タ補正装置。
【請求項５】前記積算手段による積算値に基づいて前
記ＣＣＤを駆動する各クロック伝送線のインピーダンス
を制御する制御手段を更に備えて、前記ＣＣＤからの読
み取りデータの最適条件を設定することを特徴とする請
求項２記載の画像データ補正装置。