JPH09260689A - Schottky barrier diode and its manufacture - Google Patents
Schottky barrier diode and its manufactureInfo
- Publication number
- JPH09260689A JPH09260689A JP7248796A JP7248796A JPH09260689A JP H09260689 A JPH09260689 A JP H09260689A JP 7248796 A JP7248796 A JP 7248796A JP 7248796 A JP7248796 A JP 7248796A JP H09260689 A JPH09260689 A JP H09260689A
- Authority
- JP
- Japan
- Prior art keywords
- schottky electrode
- bridge
- schottky
- electrode
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高耐圧化を図った
ショットキーバリアダイオードおよびその製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Schottky barrier diode having a high breakdown voltage and a method for manufacturing the same.
【０００２】[0002]
【発明が解決しようとする課題】従来、ショットキーバ
リアダイオードの高耐圧化を図るため、図５に示すよう
に、半導体基板１にガードリング２を設け、ショットキ
ー電極３周囲での電界集中を防ぐようにしたものがある
（特開昭６０−２０５８５号公報、特公平６−１８２７
９号公報等）。Conventionally, in order to increase the breakdown voltage of a Schottky barrier diode, as shown in FIG. 5, a guard ring 2 is provided on a semiconductor substrate 1 to concentrate an electric field around the Schottky electrode 3. Some have been designed to prevent this (Japanese Patent Laid-Open No. 60-20585, Japanese Patent Publication No. 6-1827).
No. 9).
【０００３】しかしながら、このものでは、ショットキ
ー電極３として、ガードリングを設ける際のイオン注入
後の熱処理に耐えうる高融点金属を使用しなくてはなら
ず、高融点金属を蒸着する場合、大きな輻射熱が発生す
るため、微細にショットキー電極を形成するのが困難に
なるという問題がある。また、この熱処理工程があるた
め、高周波素子に適した材料（例えばＧａＡｓ等の化合
物）では、結晶が熱分解する問題やイオン注入を伴う工
程の増加の問題も生じる。However, in this case, as the Schottky electrode 3, a refractory metal capable of withstanding the heat treatment after ion implantation when providing the guard ring must be used, and when the refractory metal is vapor-deposited, it is large. Since radiant heat is generated, there is a problem that it is difficult to form a Schottky electrode minutely. Further, because of this heat treatment step, in the case of a material suitable for a high frequency element (for example, a compound such as GaAs), there are problems that the crystal is thermally decomposed and the number of steps accompanied with ion implantation increases.
【０００４】このような問題を解決するため、本出願人
は、図６に示すように、ショットキー電極３の周囲に絶
縁膜４を設けてなるショットキーバリアダイオードで、
ショットキー電極３と絶縁膜４の間に隙間を形成し、そ
の隙間及び隙間の下部に形成された空隙に、樹脂による
絶縁物５を充填して、ショットキー電極３に接続する配
線６を形成可能とするものを提案した（特開平７−２１
１９２４号公報）。In order to solve such a problem, the present applicant has proposed a Schottky barrier diode in which an insulating film 4 is provided around a Schottky electrode 3 as shown in FIG.
A gap is formed between the Schottky electrode 3 and the insulating film 4, and the insulator 5 made of resin is filled in the gap and the gap formed under the gap to form the wiring 6 connected to the Schottky electrode 3. We have proposed what is possible (JP-A-7-21)
1924).
【０００５】しかしながら、このものでは、空隙に絶縁
物５を充填する複雑な工程が必要となり、生産効率、歩
留りに悪影響を及ぼす恐れがあることが判明した。従っ
て、空隙に絶縁物５を充填しないのが好ましいが、この
場合、ショットキー電極３に如何にして配線６を形成す
るかが問題となる。本発明は上記問題に鑑みたもので、
電界集中を防ぐために形成された空隙に絶縁物を充填す
ることなくショットキー電極への配線を形成可能とする
ことを目的とする。However, it has been found that this method requires a complicated process of filling the voids with the insulator 5, which may adversely affect the production efficiency and the yield. Therefore, it is preferable not to fill the gap with the insulator 5, but in this case, how to form the wiring 6 on the Schottky electrode 3 becomes a problem. The present invention has been made in view of the above problems,
An object of the present invention is to make it possible to form a wiring to a Schottky electrode without filling an insulating material in a void formed to prevent electric field concentration.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至４に記載の発明においては、ショット
キー電極の周囲の半導体に空隙を形成するとともに、そ
の空隙の上に空隙を跨ぐ橋を形成し、この橋の上にショ
ットキー電極への配線を形成したことを特徴としてい
る。In order to achieve the above object, in the invention described in claims 1 to 4, a void is formed in the semiconductor around the Schottky electrode and the void is straddled over the void. A feature is that a bridge is formed and wiring to the Schottky electrode is formed on the bridge.
【０００７】従って、電界集中を防ぐために形成された
空隙の上に橋を形成しているから、図６に示すもののよ
うに空隙に絶縁物を充填することなくショットキー電極
への配線を形成することができる。請求項５に記載の発
明においては、橋とショットキー電極の形成後に、それ
らをマスクとしたエッチングにて空隙を形成するように
しているから、セルフアライン的に空隙を精度よく形成
することができる。Therefore, since the bridge is formed on the void formed to prevent the electric field concentration, the wiring to the Schottky electrode is formed without filling the void with an insulator as shown in FIG. be able to. In the invention according to claim 5, after the bridge and the Schottky electrode are formed, the voids are formed by etching using them as a mask. Therefore, the voids can be accurately formed in a self-aligned manner. .
【０００８】請求項６に記載の発明においては、ショッ
トー電極を、橋の一部と重複するように橋の上部に形成
しているから、ショットキー電極と橋の継ぎ目を二重に
覆うことができ、歩留りを向上させることができる。According to the sixth aspect of the present invention, since the Schottky electrode is formed on the upper portion of the bridge so as to overlap a part of the bridge, the Schottky electrode and the bridge joint can be covered double. Therefore, the yield can be improved.
【０００９】[0009]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１（ａ）は、本発明の一実施形態
に係る高周波高耐圧のショットキーバリアダイオード
（以下ＳＢＤと略す）の平面図であり、図１（ｂ）は、
（ａ）中のＡ−Ａ断面図である。なお、図１（ａ）に
は、説明の便宜上、後述する絶縁薄膜１６が省略されて
いる。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention shown in the drawings will be described. FIG. 1A is a plan view of a high frequency and high breakdown voltage Schottky barrier diode (hereinafter abbreviated as SBD) according to an embodiment of the present invention, and FIG.
It is an AA sectional view in (a). In addition, in FIG. 1A, an insulating thin film 16 described later is omitted for convenience of description.
【００１０】図１において、板厚４１０μｍの絶縁性の
ＧａＡｓ基板１１上に、ｎ型ＧａＡｓ層１２が３．５μ
ｍ形成され、その上にｎ型ＧａＡｓ層１３が３μｍ形成
されている。ＧａＡｓ層１２は、斜面と底面のなす角度
が３０度となっている。ＧａＡｓ層１３は、上底が直径
２２μｍ、下底が直径３２μｍ、高さ３μｍの円錐台形
で、斜面と下底のなす角度が３０度となっている。この
ＧａＡｓ層１３上には、ショットキー電極１４が形成さ
れており、ＧａＡｓ層１３とショットキー電極１４とで
ショットキー接触が得られる。このショットキー電極１
４は直径１２μｍの円形のものである。In FIG. 1, an n-type GaAs layer 12 is 3.5 μm on an insulating GaAs substrate 11 having a plate thickness of 410 μm.
m, and the n-type GaAs layer 13 is formed thereon to a thickness of 3 μm. The GaAs layer 12 has an angle between the slope and the bottom of 30 degrees. The GaAs layer 13 has a frustoconical shape with an upper bottom having a diameter of 22 μm, a lower bottom having a diameter of 32 μm, and a height of 3 μm, and the angle formed between the slope and the lower bottom is 30 degrees. A Schottky electrode 14 is formed on the GaAs layer 13, and a Schottky contact can be obtained between the GaAs layer 13 and the Schottky electrode 14. This Schottky electrode 1
4 is a circular shape having a diameter of 12 μm.
【００１１】ＧａＡｓ層１２の上面と斜面部上には、Ｇ
ａＡｓ層１３と別の部分に、オーム性電極１５が形成さ
れている。このオーム性電極１５の幅は、インピーダン
スが５０Ωになる１２０μｍより僅かに大きな１３０μ
ｍとなっている。また、ＧａＡｓ層１２、１３上のショ
ットキー電極１４とその周囲、オーム性電極１５を除く
部分、及びＧａＡｓ基板１１上の金属配線１７が形成さ
れない部分には、膜厚７２０ｎｍの酸化珪素膜よりなる
絶縁薄膜１６が形成されている。On the upper surface and slope of the GaAs layer 12, G
An ohmic electrode 15 is formed in a portion different from the aAs layer 13. The width of the ohmic electrode 15 is 130 μm, which is slightly larger than 120 μm where the impedance becomes 50Ω.
m. Further, the Schottky electrode 14 and its surroundings on the GaAs layers 12 and 13, the portion excluding the ohmic electrode 15 and the portion on the GaAs substrate 11 where the metal wiring 17 is not formed are made of a silicon oxide film with a thickness of 720 nm. The insulating thin film 16 is formed.
【００１２】さらに、ショットキー電極１４、オーム性
電極１５の上には金属配線１７が接続されている。この
金属配線１７を通じてショットキー電極１４、オーム性
電極１５に電力が注入される。図１に示すように、金属
配線１７は、ショットキー電極１４側（図１中左側）の
うち、ＧａＡｓ基板１１上では、特性インピーダンスを
５０Ωに保つ線路幅１２０μｍとなっている。そして、
ショットキー電極１４に近づくにつれて４５度で線路幅
が細くなり、ＧａＡｓ層１２の手前で幅が２μｍにな
り、ＧａＡｓ層１２、ＧａＡｓ層１３で形成される段差
の斜面上も幅が２μｍになっている。Further, a metal wiring 17 is connected on the Schottky electrode 14 and the ohmic electrode 15. Electric power is injected into the Schottky electrode 14 and the ohmic electrode 15 through the metal wiring 17. As shown in FIG. 1, the metal wiring 17 has a line width of 120 μm on the GaAs substrate 11 on the Schottky electrode 14 side (on the left side in FIG. 1) to keep the characteristic impedance at 50Ω. And
The line width becomes narrower at 45 degrees as it approaches the Schottky electrode 14, the width becomes 2 μm before the GaAs layer 12, and the width becomes 2 μm also on the slope of the step formed by the GaAs layer 12 and the GaAs layer 13. There is.
【００１３】また、金属配線１７のオーム性電極１５側
（図１中右側）では、金属配線１７は、オーム性電極１
５より僅かに小さくかつオーム性電極１５と相似形状で
オーム性電極１５を覆って形成されている。図２
（ａ）、（ｂ）に、ＧａＡｓ層１３から上の部分を拡大
した部分平面図、断面図を示す。On the side of the ohmic electrode 15 of the metal wiring 17 (on the right side in FIG. 1), the metal wiring 17 is connected to the ohmic electrode 1
It is slightly smaller than 5 and has a similar shape to the ohmic electrode 15 and is formed so as to cover the ohmic electrode 15. FIG.
(A) and (b) show a partial plan view and a sectional view in which an upper portion from the GaAs layer 13 is enlarged.
【００１４】ショットキー電極１４と酸化珪素膜１６と
の間には、図２（ａ）に示すようにドーナッツ状の隙間
２０が形成されている。この隙間２０が形成されている
部分に対応して、ＧａＡｓ層１３には、図２（ｂ）に示
すようにショットキー電極１４の周囲に、深さ１μｍの
空隙１９が形成されている。この空隙１９の上には、空
隙１９を跨ぐようにして幅２μｍの橋１８が形成されて
いる。この橋１８は、酸化珪素膜１６の一部として形成
されたものである。そして、橋１８の上に、ショットキ
ー電極１４への金属配線１７が形成されている。なお、
金属配線１７のうち橋１８上に形成された部分の幅は、
橋１８の幅より細く、１．５μｍとしている。A donut-shaped gap 20 is formed between the Schottky electrode 14 and the silicon oxide film 16 as shown in FIG. 2 (a). A space 19 having a depth of 1 μm is formed around the Schottky electrode 14 in the GaAs layer 13 corresponding to the portion where the gap 20 is formed, as shown in FIG. 2B. A bridge 18 having a width of 2 μm is formed on the void 19 so as to straddle the void 19. The bridge 18 is formed as a part of the silicon oxide film 16. The metal wiring 17 to the Schottky electrode 14 is formed on the bridge 18. In addition,
The width of the portion of the metal wiring 17 formed on the bridge 18 is
The width is narrower than the width of the bridge 18 and is 1.5 μm.
【００１５】上記した構成によれば、バイアス時にショ
ットキー電極１４の周囲で電界集中する部分が空隙１９
となっている。従って、ショットキー電極１４周囲での
電界集中による降伏を防ぐことができ、ＳＢＤの耐圧を
向上させることができる。また、図６に示すような、配
線形成のための絶縁物５を用いることなく、空隙１９に
より、容易に高耐圧化できる。According to the above structure, the portion where the electric field is concentrated around the Schottky electrode 14 during biasing is the void 19.
It has become. Therefore, breakdown due to electric field concentration around the Schottky electrode 14 can be prevented, and the breakdown voltage of the SBD can be improved. In addition, the use of the insulating material 5 for forming the wiring as shown in FIG. 6 makes it possible to easily increase the breakdown voltage by using the voids 19.
【００１６】さらに、ガードリングを形成して高耐圧化
する図５に示すもののように高い温度での熱処理を必要
としないため、ＧａＡｓ等の化合物半導体に対しても適
用できる。従って、化合物半導体を用いて構成した本実
施形態によるＳＢＤは、高周波動作と高耐圧の両立が可
能になるものである。上記した実施形態のものの耐圧向
上の効果を調べるため、後述する製造方法にて製造した
ＳＢＤとショットキー電極の周囲に空隙を設けないＳＢ
Ｄとを製作し耐圧を測定した。本実施形態によるＳＢＤ
の耐圧が４１Ｖであったのに対し、ショットキー電極の
周囲に空隙を設けないＳＢＤの耐圧は２７Ｖであった。
従って、ショットキー電極１４の周囲に空隙１９を設け
ることによって、素子耐圧を５０％程度向上させること
ができた。Further, unlike the one shown in FIG. 5 in which a guard ring is formed to increase the breakdown voltage, heat treatment at a high temperature is not required, so that it can be applied to a compound semiconductor such as GaAs. Therefore, the SBD according to the present embodiment configured by using the compound semiconductor can achieve both high frequency operation and high breakdown voltage. In order to investigate the effect of improving the breakdown voltage of the above-described embodiment, the SBD manufactured by the manufacturing method described later and the SB having no void around the Schottky electrode are manufactured.
D was manufactured and the breakdown voltage was measured. SBD according to the present embodiment
The withstand voltage of the SBD was 41 V, while the withstand voltage of the SBD without a void around the Schottky electrode was 27 V.
Therefore, by providing the void 19 around the Schottky electrode 14, the device breakdown voltage could be improved by about 50%.
【００１７】次に、上記ＳＢＤの製造方法を図３、図４
に示す工程図に従って説明する。まず、ＣｒＯを１×１
０15ｃｍ-3ドープした半絶縁性ＧａＡｓ基板１１を板厚
４１０μｍにて形成し、その上に、Ｓｉを２．５〜３．
０×１０18ｃｍ-3ドープした高不純物濃度ｎ型ＧａＡｓ
層１２を３．５μｍエピタキシャル成長させ、その上に
Ｓを１．５×１０16ｃｍ-3ドープしたｎ型ＧａＡｓ層１
３を３μｍエピタキシャル成長させる（図３（ａ））。Next, a method of manufacturing the above SBD will be described with reference to FIGS.
It will be described with reference to the process chart shown in FIG. First, CrO is 1 × 1
A semi-insulating GaAs substrate 11 doped with 0 15 cm −3 is formed to have a plate thickness of 410 μm, and Si is deposited in a thickness of 2.5 to 3.
High impurity concentration n-type GaAs doped with 0 × 10 18 cm -3
The layer 12 was epitaxially grown to a thickness of 3.5 μm, and an n-type GaAs layer 1 on which S was doped at 1.5 × 10 16 cm −3
3 is epitaxially grown to 3 μm (FIG. 3A).
【００１８】これにレジスト膜を形成し、硫酸系のエッ
チング液に浸漬し、ｎ型ＧａＡｓ層１３の所望の部分以
外を除去して図３（ｂ）の構造とする。この上にレジス
ト膜を形成し、図３（ｂ）の場合と同様にエッチングし
て、ＧａＡｓ層１２の所望の部分以外を除去し、さらに
オーム性電極１５をＧａＡｓ層１２上に形成して図３
（ｃ）の構造とする。ここで、オーム性電極１５は、レ
ジストにてパターン形成した後、ウエハ全面にＡｕ−Ｇ
ｅ６０ｎｍ、Ｎｉ２０ｎｍ、Ａｕ１５０ｎｍを形成し、
アセトンでレジストを溶解して不要部を剥離（リフトオ
フ）することにより形成される。A resist film is formed on this, and it is dipped in a sulfuric acid-based etching solution to remove a portion other than a desired portion of the n-type GaAs layer 13 to obtain the structure of FIG. A resist film is formed on this, and etching is performed in the same manner as in the case of FIG. 3B to remove portions other than the desired portion of the GaAs layer 12, and an ohmic electrode 15 is formed on the GaAs layer 12 to form a film. Three
The structure is (c). Here, after the ohmic electrode 15 is patterned with a resist, Au-G is formed on the entire surface of the wafer.
e60nm, Ni20nm, Au150nm is formed,
It is formed by dissolving the resist with acetone and peeling (lifting off) unnecessary portions.
【００１９】次に、プラズマＣＶＤ装置で、酸化珪素膜
１６を全面に膜厚７５０ｎｍ形成する（図３（ｄ））。
これにレジスト層を形成し、フッ酸系のエッチング液に
浸漬してウェットエッチングを行い酸化珪素膜１６に開
口部２１を設ける（図４（ａ））。この際、開口部２１
の半径は後に形成するショットキー電極１４の半径より
１μｍ大きくしておく。また、酸化珪素膜１６に開口部
２１を形成する際、開口部２１には、図に示すように、
長方形の橋１８を残しておく。なお、この橋１８の幅は
２μｍである。Next, a silicon oxide film 16 is formed on the entire surface by a plasma CVD apparatus to have a film thickness of 750 nm (FIG. 3D).
A resist layer is formed on this, and wet etching is performed by immersing in a hydrofluoric acid-based etching solution to form an opening 21 in the silicon oxide film 16 (FIG. 4A). At this time, the opening 21
Is larger than the radius of the Schottky electrode 14 to be formed later by 1 μm. When the opening 21 is formed in the silicon oxide film 16, the opening 21 is formed in the opening 21 as shown in the figure.
Retain the rectangular bridge 18. The width of this bridge 18 is 2 μm.
【００２０】次に、直径１２μｍの開口部を持ったレジ
スト層を形成し、ＧａＡｓ層１３をライトエッチングし
た後、Ｔｉ１００ｎｍ、Ｐｔ２０ｎｍ、Ａｕ２００ｎｍ
の金属膜を形成する。その状態でアセトンに浸漬してリ
フトオフすることにより、図４（ｂ）に示すように、シ
ョットキー電極１４を形成する。この場合、ショットー
電極１４は、図に示すように、橋１８の上部を含み、橋
１８の一部と重複するようにして形成されている。Next, a resist layer having an opening with a diameter of 12 μm is formed, the GaAs layer 13 is light-etched, and then Ti100 nm, Pt20 nm and Au200 nm are formed.
Is formed. By soaking in acetone in that state and lifting off, a Schottky electrode 14 is formed as shown in FIG. In this case, the Schottky electrode 14 is formed so as to include the upper part of the bridge 18 and overlap a part of the bridge 18, as shown in the figure.
【００２１】また、ショットキー電極１４の半径より酸
化珪素膜１６の開口部２１の半径が１μｍ大きく設定さ
れているため、ショットキー電極１４と酸化珪素膜１６
の間には、ドーナツ状の隙間２０が形成されている。こ
の後、硫酸系のエッチング液に浸漬し、ショットキー電
極１４と酸化珪素膜１６の間のＧａＡｓ層１３が露出し
た部分をエッチングする。このことにより、図４（ｃ）
に示すように、隙間２０の下部に空隙１９が形成され
る。なお、橋１８の下部のＧａＡｓ層１３もサイドエッ
チされて空隙となっており、橋１８が空隙１９上に形成
されることになる。Further, since the radius of the opening 21 of the silicon oxide film 16 is set to be 1 μm larger than the radius of the Schottky electrode 14, the Schottky electrode 14 and the silicon oxide film 16 are formed.
A doughnut-shaped gap 20 is formed between them. After that, it is immersed in a sulfuric acid-based etching solution to etch the exposed portion of the GaAs layer 13 between the Schottky electrode 14 and the silicon oxide film 16. As a result, FIG. 4 (c)
As shown in, the void 19 is formed in the lower portion of the gap 20. The GaAs layer 13 under the bridge 18 is also side-etched to form a void, and the bridge 18 is formed on the void 19.
【００２２】次に、レジストにてパターン形成後、フッ
酸系のエッチング液に浸漬してウェットエッチングを行
い、オーム性電極１５の上と配線金属を形成するＧａＡ
ｓ基板１１上の酸化珪素膜１６を除去する。最後に、配
線形成のためのレジストパターン形成後、Ｔｉ１００ｎ
ｍ、Ｎｉ２０ｎｍ、Ａｕ１μｍを積層して金属配線１７
を形成する。このことによって、図１に示すＳＢＤが構
成される。Next, after patterning with a resist, wet etching is performed by immersing in a hydrofluoric acid-based etching solution to form GaA on the ohmic electrode 15 and wiring metal.
The silicon oxide film 16 on the s substrate 11 is removed. Finally, after forming a resist pattern for wiring formation, Ti100n
m, Ni 20 nm, Au 1 μm stacked to form metal wiring 17
To form This constitutes the SBD shown in FIG.
【００２３】上記した製造方法によれば、ショットキー
電極１４と酸化珪素膜１６をマスクとしてエッチングを
行っているため、位置精度よく空隙１９を形成すること
ができる。また、空隙１９を形成する前に橋１８を形成
しているため、上記したエッチング時に、サイドエッチ
により橋１８の下にも空隙が形成される。なお、上記実
施形態では、橋１８を酸化珪素膜１６の一部として形成
するものを示したが、酸化珪素膜１６とは別の絶縁膜に
て形成するようにしてもよい。また、空隙の深さは、必
要に応じて調整してもよい。According to the above-described manufacturing method, since the Schottky electrode 14 and the silicon oxide film 16 are used as a mask for etching, the voids 19 can be formed with high positional accuracy. Further, since the bridge 18 is formed before forming the void 19, a void is also formed under the bridge 18 due to side etching during the above-described etching. Although the bridge 18 is formed as a part of the silicon oxide film 16 in the above embodiment, it may be formed of an insulating film different from the silicon oxide film 16. Further, the depth of the void may be adjusted as necessary.
【図１】本発明の一実施形態に係るショットキーバリア
ダイオードの構成を示すもので、（ａ）は平面図、
（ｂ）は断面図である。FIG. 1 shows a configuration of a Schottky barrier diode according to an embodiment of the present invention, (a) is a plan view,
(B) is a sectional view.
【図２】図１に示すものにおいて、ＧａＡｓ層１３から
上の部分を拡大した構成を示すもので、（ａ）は部分平
面図、（ｂ）は断面図である。2A and 2B show a configuration in which a portion above the GaAs layer 13 is enlarged in FIG. 1, in which FIG. 2A is a partial plan view and FIG. 2B is a sectional view.
【図３】本発明の一実施形態に係るショットキーバリア
ダイオードの製造方法を示す工程図である。FIG. 3 is a process drawing showing the method of manufacturing the Schottky barrier diode according to the embodiment of the present invention.
【図４】図３に続く製造工程を示す工程図である。FIG. 4 is a process drawing showing the manufacturing process following FIG.
【図５】半導体基板にガードリングを設けた従来構造を
示す図である。FIG. 5 is a diagram showing a conventional structure in which a semiconductor substrate is provided with a guard ring.
【図６】ショットキー電極と絶縁膜の間に形成された空
隙に絶縁物を充填した従来構造を示す図である。FIG. 6 is a diagram showing a conventional structure in which a gap is formed between a Schottky electrode and an insulating film and an insulator is filled therein.
１１…半絶縁性ＧａＡｓ基板、１２、１３…ｎ型ＧａＡ
ｓ層、１４…ショットキー電極、１５…オーム性電極、
１６…絶縁膜、１７…金属配線。11 ... Semi-insulating GaAs substrate, 12, 13 ... N-type GaA
s layer, 14 ... Schottky electrode, 15 ... Ohmic electrode,
16 ... Insulating film, 17 ... Metal wiring.
Claims (6)
（１４）を設けてなるショットキーバリアダイオードに
おいて、 前記ショットキー電極の周囲の前記半導体に空隙（１
９）が形成され、前記空隙の上に前記空隙を跨ぐ橋（１
８）が形成され、前記橋の上に前記ショットキー電極へ
の配線（１７）が形成されていることを特徴とするショ
ットキーバリアダイオード。1. A Schottky barrier diode in which a Schottky electrode (14) is provided on a semiconductor (13), wherein a void (1 is formed in the semiconductor around the Schottky electrode.
9) is formed, and a bridge (1
8) is formed, and a wiring (17) to the Schottky electrode is formed on the bridge, Schottky barrier diode.
ていることを特徴とする請求項１に記載のショットキー
バリアダイオード。2. The Schottky barrier diode according to claim 1, wherein the bridge (18) is formed of an insulating film.
線を絶縁するために設けられた絶縁膜（１６）の一部と
して形成されていることを特徴とする請求項１に記載の
ショットキーバリアダイオード。3. The shot according to claim 1, wherein the bridge (18) is formed as part of an insulating film (16) provided to insulate the semiconductor and the wiring. Key barrier diode.
ることを特徴とする請求項１乃至３のいずれか１つに記
載のショットキーバリアダイオード。4. The Schottky barrier diode according to claim 1, wherein the semiconductor (13) is a compound semiconductor.
（１４）を設けてなるショットキーバリアダイオードの
製造方法において、 前記半導体上に絶縁膜（１６）を形成し、 前記絶縁膜に、前記ショットキー電極より大きな開口部
（２１）を橋（１８）となる部分を残して形成し、 前記開口部に前記ショットキー電極を形成し、 この後、前記ショットキー電極と前記絶縁膜をマスクと
し、前記ショットキー電極と前記絶縁膜との間の前記半
導体が露出した部分をエッチングして、その露出した部
分および前記橋の下に空隙（１９）を形成し、 前記橋の上に前記ショットキー電極への配線（１７）を
形成することを特徴とするショットキーバリアダイオー
ドの製造方法。5. A method of manufacturing a Schottky barrier diode comprising a Schottky electrode (14) provided on a semiconductor (13), wherein an insulating film (16) is formed on the semiconductor, and the shot is formed on the insulating film. An opening (21) larger than the key electrode is formed leaving a portion to be a bridge (18), the Schottky electrode is formed in the opening, and then the Schottky electrode and the insulating film are used as a mask, The exposed portion of the semiconductor between the Schottky electrode and the insulating film is etched to form a void (19) under the exposed portion and the bridge, and the Schottky electrode is formed on the bridge. Forming a wiring (17) to the Schottky barrier diode.
（１８）の一部と重複するように前記橋（１８）の上部
に形成することを特徴とする請求項５に記載のショット
キーバリアダイオードの製造方法。6. The Schottky barrier according to claim 5, wherein the Schottky electrode (14) is formed on an upper portion of the bridge (18) so as to overlap a part of the bridge (18). Manufacturing method of diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248796A JP3489325B2 (en) | 1996-03-27 | 1996-03-27 | Schottky barrier diode and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248796A JP3489325B2 (en) | 1996-03-27 | 1996-03-27 | Schottky barrier diode and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260689A true JPH09260689A (en) | 1997-10-03 |
| JP3489325B2 JP3489325B2 (en) | 2004-01-19 |
Family
ID=13490738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7248796A Expired - Fee Related JP3489325B2 (en) | 1996-03-27 | 1996-03-27 | Schottky barrier diode and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3489325B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094122A (en) * | 1999-09-20 | 2001-04-06 | Oki Electric Ind Co Ltd | Semiconductor device |
| JP2015512151A (en) * | 2012-02-14 | 2015-04-23 | クナノ・アーベー | Electronics based on gallium nitride nanowires |
-
1996
- 1996-03-27 JP JP7248796A patent/JP3489325B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094122A (en) * | 1999-09-20 | 2001-04-06 | Oki Electric Ind Co Ltd | Semiconductor device |
| JP4587192B2 (en) * | 1999-09-20 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device |
| JP2015512151A (en) * | 2012-02-14 | 2015-04-23 | クナノ・アーベー | Electronics based on gallium nitride nanowires |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3489325B2 (en) | 2004-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4852792B2 (en) | Manufacturing method of semiconductor device | |
| JP2000012846A (en) | Silicon carbide semiconductor device and manufacture thereof | |
| JPH0532911B2 (en) | ||
| JP2018082050A (en) | Silicon carbide semiconductor element and manufacturing method of the same | |
| JP3489325B2 (en) | Schottky barrier diode and method of manufacturing the same | |
| JPH08329824A (en) | Field emission type cold cathode device and its manufacture | |
| JP2001015744A (en) | Power semiconductor element | |
| WO2003077306A1 (en) | Semiconductor device and its manufacturing method | |
| US5418181A (en) | Method of fabricating diode using grid recess | |
| TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
| KR100512173B1 (en) | Method of forming a semiconductor substrate | |
| JPH07211924A (en) | Schottky diode and its manufacture | |
| JP2904545B2 (en) | High breakdown voltage planar semiconductor device and method of manufacturing the same | |
| JPH06104458A (en) | Manufacture of mesa type semiconductor device | |
| JPH0225037A (en) | Silicon thin film transistor and its manufacture | |
| KR100211941B1 (en) | Method for fabricating heterojunction bipolar device | |
| JPH06252381A (en) | Manufacture of schottky barrier diode | |
| JP3438437B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4072248B2 (en) | Manufacturing method of semiconductor device | |
| JPH07283422A (en) | Semiconductor device and its manufacture | |
| JP2000138235A (en) | Field effect transistor and fabrication thereof | |
| JP2004064000A (en) | Semiconductor device and its manufacturing method | |
| JP2005277108A (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2013008783A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JPS59105339A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |