JPH07283422A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH07283422A
JPH07283422A JP6918994A JP6918994A JPH07283422A JP H07283422 A JPH07283422 A JP H07283422A JP 6918994 A JP6918994 A JP 6918994A JP 6918994 A JP6918994 A JP 6918994A JP H07283422 A JPH07283422 A JP H07283422A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
insulating
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6918994A
Other languages
Japanese (ja)
Inventor
Yutaka Aoki
豊 青木
Takashi Taguchi
隆志 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP6918994A priority Critical patent/JPH07283422A/en
Publication of JPH07283422A publication Critical patent/JPH07283422A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To achieve a Schottky diode with a high-frequency high-breakdown voltage by forming a microelectrode precisely on an element with a step, at the same time improving the adhesion property of metal wiring for it, and achieving wire bonding for a device, and reducing element capacity. CONSTITUTION:A impurity concentration n-type GaAs layer 12 and an n-type GaAs layer 13 are formed on GaAs substrate 11, a Schottky electrode 17 is formed on the GaAs layer 13, at the same time an ohmic electrode 14 is formed on the GaAs layer 12, where the step generated by forming the GaAs layers 12 and 13 is flattened by a polyimide layer 16 and then the Schottky electrode 17 is formed. Also, a metal wiring 18 is formed on the GaAs substrate 11 and the polyimide layer 16 and wire bonding is performed at a part where the metal wiring 18 is formed on the GaAs substrate 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ショットキーダイオー
ドを有する半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a Schottky diode and its manufacturing method.

【0002】[0002]

【従来の技術】近年、マイクロ波による無策エネルギー
伝送技術の開発が進められており、この技術を円形金属
配管内の自律走行無策検査モジュールへの電力供給に用
いることが試みられている。ここで、配管径が10mmの
場合、安定して配管内を伝搬できるマイクロ波の周波数
は21GHz であり、このマイクロ波を用いてモジュール
のアクチュエータを駆動するためには高い直流電圧に変
換する必要がある。
2. Description of the Related Art In recent years, the development of a technique for transmitting energy by microwaves has been advanced, and it has been attempted to use this technique for supplying power to an autonomous traveling inspection module in a circular metal pipe. Here, when the diameter of the pipe is 10 mm, the frequency of the microwave that can be stably propagated in the pipe is 21 GHz, and it is necessary to convert into a high DC voltage in order to drive the actuator of the module using this microwave. is there.

【0003】マイクロ波を直流に変換するための整流素
子として、平面型ショットキーバリアダイオードを用い
ることが考えられている。しかし、高耐圧と高周波動作
を両立した平面型ショットキーダイオードは存在しな
い。これは平面型のショットキーダイオードを高耐圧化
した場合、半導体表面に大きな段差が生じ、この段差の
為に問題が生じるためである。
It has been considered to use a planar Schottky barrier diode as a rectifying element for converting a microwave into a direct current. However, there is no planar Schottky diode that has both high breakdown voltage and high frequency operation. This is because, when the breakdown voltage of the planar Schottky diode is increased, a large step is generated on the semiconductor surface, and this step causes a problem.

【0004】例えば、このような平面型ショットキーダ
イオードを製造する場合、フォトリソグラフィー工程を
用いるが、この工程において、段差の上と下で露光強度
が一致せず現像度が異なりレジスト開口部の大きさが異
なってしまう、すなわち解像度の損失の問題が生じてし
まうことになる。このことは、高周波ショットキーダイ
オードで微小電極を高い段差の頂上に形成する場合、上
記したフォトリソグラフィー工程の解像度の損失のた
め、その形成が困難となることを意味する。これが高周
波高耐圧ショットキーダイオードの開発を困難にしてい
る理由である。
For example, when manufacturing such a planar Schottky diode, a photolithography process is used. In this process, the exposure intensity does not match above and below the step, the development degree is different, and the size of the resist opening is different. It will be different, ie the problem of loss of resolution will occur. This means that when a microelectrode is formed on the top of a high step with a high-frequency Schottky diode, it is difficult to form it due to the loss of resolution in the photolithography process described above. This is the reason why it is difficult to develop a high frequency and high breakdown voltage Schottky diode.

【0005】また、絶縁性有機膜を用いて試料全体に渡
って段差を平坦化する方法が知られている。しかし、絶
縁性有機膜は熱膨張係数が半導体即ち無機材料と比較し
て1桁大きく、ウエハの全面に形成した場合ウエハの反
りが懸念される。また、絶縁性有機膜は一般に半導体と
の密着性、金属膜との密着性が悪く、ウエハ全面に絶縁
性有機膜を形成しその上に金属配線を形成することを行
った場合、先に述べた密着性の悪さから半導体層との剥
離、上に形成した金属膜の剥離が生じ易い。さらに、金
属配線は超音波ワイヤーボンディングで実装部と結合さ
れることが一般的であるが、絶縁性有機膜上に形成した
金属配線では超音波が絶縁性有機膜に逃げてワイヤーボ
ンディングが困難となる。特に平面型の高耐圧ダイオー
ドの場合段差が大きく、その結果平坦化の為の絶縁性有
機膜の膜厚が大きくなりワイヤーボンディングがますま
す困難となる。
There is also known a method of flattening a step over the entire sample by using an insulating organic film. However, the insulating organic film has a coefficient of thermal expansion larger than that of a semiconductor, that is, an inorganic material by one digit, and there is a concern that the wafer may warp when formed on the entire surface of the wafer. In addition, the insulating organic film generally has poor adhesion to the semiconductor and the metal film, and when the insulating organic film is formed on the entire surface of the wafer and the metal wiring is formed thereon, Moreover, due to poor adhesion, peeling from the semiconductor layer and peeling of the metal film formed thereon are likely to occur. Further, the metal wiring is generally bonded to the mounting portion by ultrasonic wire bonding, but with the metal wiring formed on the insulating organic film, ultrasonic waves escape to the insulating organic film, which makes wire bonding difficult. Become. Particularly in the case of a flat type high breakdown voltage diode, the step is large, and as a result, the film thickness of the insulating organic film for flattening becomes large, and wire bonding becomes more difficult.

【0006】他の技術として平坦化材にガラスを用いる
方法が、特開昭58−18943号公報に開示されてい
る。この方法では上で述べた有機絶縁膜特有の問題は生
じないがこの方法を高周波半導体デバイスには用いるこ
とができない。理由は半導体材料とガラスが900℃以
上に加熱されることにある。この加熱のため平坦化され
る半導体材料はガラスの軟化点よりも充分高い融点のも
のに限られる。高周波デバイスに用いることができるG
aAs、InAs、InP等の移動度の高い化合物半導
体は融点が900℃以下であるためガラスを用いた平坦
化は用いることができない。GaAsについては400
℃以上の温度で昇華性物質のAsが抜け始め結晶性を破
壊するばかりか危険である。また融点の比較的高いシリ
コン等であっても熱によって半導体層の不純物が拡散の
ために急峻な不純物濃度の変化を必要とするデバイスに
は不向きである。
As another technique, a method of using glass as a flattening material is disclosed in JP-A-58-18943. Although this method does not cause the problems peculiar to the organic insulating film described above, this method cannot be used for a high frequency semiconductor device. The reason is that the semiconductor material and glass are heated to 900 ° C. or higher. The semiconductor material flattened by this heating is limited to one having a melting point sufficiently higher than the softening point of glass. G that can be used for high frequency devices
Since a compound semiconductor having a high mobility such as aAs, InAs, InP has a melting point of 900 ° C. or lower, planarization using glass cannot be used. 400 for GaAs
At a temperature of ℃ or more, As of the sublimable substance begins to come off and destroys the crystallinity, which is dangerous. Further, even silicon or the like having a relatively high melting point is not suitable for a device that requires a sharp change in impurity concentration due to diffusion of impurities in a semiconductor layer due to heat.

【0007】また、平坦化することをしなかった場合、
先に述べたフォトリソグラフィーの問題が生じるため段
差頂上に微小電極を形成することが困難であり、さらに
n型半導体層及び高不純物濃度n型半導体層と金属配線
との間に電気容量が生じこの容量が高周波デバイスの効
率、遮断周波数に対して大きな悪影響を与える。
If no flattening is performed,
Since the problem of photolithography described above occurs, it is difficult to form a fine electrode on the top of the step, and further, an electric capacitance is generated between the n-type semiconductor layer and the high impurity concentration n-type semiconductor layer and the metal wiring. The capacitance has a great adverse effect on the efficiency and cutoff frequency of the high frequency device.

【0008】[0008]

【発明が解決しようとする課題】本発明は上記問題に鑑
みたもので、フォトリソグラフィーの問題を解決して段
差頂上に精度良く微小電極を形成することができるとと
もに、金属配線の密着性を良好にし、かつデバイスに対
するワイヤーボンディングを可能とする、ショットキー
ダイオードを有する半導体装置およびその製造方法を提
供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems. It is possible to solve the problem of photolithography and form fine electrodes on the top of a step with good accuracy, and to improve the adhesion of metal wiring. It is an object of the present invention to provide a semiconductor device having a Schottky diode and a method of manufacturing the same, which enables wire bonding to a device.

【0009】[0009]

【課題を達成するための手段】上記課題を達成するた
め、請求項1に記載の発明においては、半導体基板上
に、第1の半導体層と該第1の半導体層より低い不純物
濃度を有する第2の半導体層を形成し、該第2の半導体
層の上に該第2の半導体層とショットキーダイオードを
形成するためのショットキー電極を形成するとともに、
前記第1の半導体層の上にオーム性電極を形成し、これ
らの半導体として化合物半導体を用いた半導体装置にお
いて、前記ショットキー電極および前記オーム性電極を
除き前記第1、第2の半導体層を覆って形成される絶縁
膜と、該絶縁膜の上に形成され、前記半導体基板に対し
前記第1、第2の半導体層が形成する段差を平坦化する
絶縁層と、前記半導体基板および前記絶縁層上を介し前
記ショットキー電極および前記オーム性電極に接続され
る金属配線とを備えたことを特徴としている。
In order to achieve the above-mentioned object, in the invention according to claim 1, a first semiconductor layer and an impurity concentration lower than that of the first semiconductor layer are formed on a semiconductor substrate. A second semiconductor layer, and a Schottky electrode for forming a Schottky diode with the second semiconductor layer on the second semiconductor layer, and
In a semiconductor device in which an ohmic electrode is formed on the first semiconductor layer and a compound semiconductor is used as these semiconductors, the first and second semiconductor layers are formed except for the Schottky electrode and the ohmic electrode. An insulating film formed to cover the insulating film, an insulating layer formed on the insulating film to flatten a step formed by the first and second semiconductor layers with respect to the semiconductor substrate, the semiconductor substrate and the insulating film And a metal wiring connected to the Schottky electrode and the ohmic electrode via a layer.

【0010】請求項2に記載の発明においては、請求項
1に記載の発明に対し、前記絶縁層が絶縁有機膜にて形
成されていることを特徴としている。請求項3に記載の
発明においては、請求項2に記載の発明に対し、前記絶
縁有機膜がポリイミドであることを特徴としている。ま
た、請求項4に記載の発明においては、化合物半導体を
半導体素材として用いた半導体装置の製造方法であっ
て、半導体基板上の所定部分に第1の半導層を形成する
とともに、該第1の半導体層より低い不純物濃度を有す
る第2の半導体層を前記第1の半導体層の上に部分的に
形成する工程と、前記第1の半導体層の上にオーム性電
極を形成する工程と、前記半導体基板に対し前記第1、
第2の半導体層が形成する段差表面に絶縁膜を形成する
工程と、該絶縁膜が形成された半導体基板上全面に絶縁
層を形成し前記絶縁膜が形成された段差頂上まで表面を
平坦化する工程と、前記段差頂上の絶縁膜を除去しその
部分にショットキー電極を形成する工程と、前記半導体
基板上および前記オーム性電極上にある前記絶縁層およ
び前記絶縁膜を除去する工程と、この除去工程により前
記絶縁層および前記絶縁膜が除去された半導体基板およ
び前記絶縁層上を介し前記ショットキー電極および前記
オーム性電極に接続される配線を形成する工程とを備え
たことを特徴としている。
The invention described in claim 2 is characterized in that, in contrast to the invention described in claim 1, the insulating layer is formed of an insulating organic film. In the invention described in claim 3, in contrast to the invention described in claim 2, the insulating organic film is made of polyimide. Further, in the invention according to claim 4, there is provided a method of manufacturing a semiconductor device using a compound semiconductor as a semiconductor material, wherein a first semiconductor layer is formed on a predetermined portion of a semiconductor substrate, and the first semiconductor layer is formed. Partially forming a second semiconductor layer having an impurity concentration lower than that of the first semiconductor layer, and forming an ohmic electrode on the first semiconductor layer. The first to the semiconductor substrate,
A step of forming an insulating film on the surface of the step formed by the second semiconductor layer, and an insulating layer formed on the entire surface of the semiconductor substrate on which the insulating film is formed, and the surface is flattened to the top of the step on which the insulating film is formed. And a step of removing the insulating film on the top of the step and forming a Schottky electrode in that portion, and a step of removing the insulating layer and the insulating film on the semiconductor substrate and the ohmic electrode, And a step of forming a wiring connected to the Schottky electrode and the ohmic electrode via the insulating layer and the semiconductor substrate from which the insulating film is removed by the removing step and the insulating layer. There is.

【0011】[0011]

【発明の作用効果】請求項1乃至3に記載の発明によれ
ば、ショットキーダイオードを形成するために半導体基
板上に形成した第1、第2の半導体層により生じる段差
に対し、絶縁層を形成して平坦化しているから、そのよ
うな高い段差の頂上に精度良く微小電極を形成すること
ができ、しかもその絶縁層を半導体基板上全面ではなく
素子が形成される領域に対して形成し、金属配線を半導
体基板および絶縁層上にを形成するようにしているか
ら、金属配線が半導体基板上に形成されることにより金
属配線の密着性を良好にするとともにその部分でのワイ
ヤーボンディングを可能とし、その結果デバイスに対す
るワイヤーボンディングを可能とすることができる。
According to the present invention as set forth in claims 1 to 3, an insulating layer is provided for a step generated by the first and second semiconductor layers formed on the semiconductor substrate for forming the Schottky diode. Since it is formed and flattened, it is possible to accurately form a fine electrode on the top of such a high step, and the insulating layer is formed not on the entire surface of the semiconductor substrate but on the region where the element is formed. Since the metal wiring is formed on the semiconductor substrate and the insulating layer, by forming the metal wiring on the semiconductor substrate, the adhesion of the metal wiring is improved and the wire bonding can be performed in that portion. As a result, wire bonding to the device can be enabled.

【0012】さらに、第1、第2の半導体層上に絶縁膜
および平坦化のための絶縁層を介して金属配線が形成さ
れるため、半導体層と金属配線との間に生じる電気容量
を低減することができ、高耐圧と高周波動作を両立した
ショットキーダイオードを実現することができる。請求
項4に記載の発明によれば、上記ショットキーダイオー
ドを有する半導体装置の製造を実現できるという効果を
奏する。
Further, since the metal wiring is formed on the first and second semiconductor layers via the insulating film and the insulating layer for planarization, the electric capacitance generated between the semiconductor layer and the metal wiring is reduced. It is possible to realize a Schottky diode that achieves both high breakdown voltage and high frequency operation. According to the invention described in claim 4, there is an effect that the manufacture of the semiconductor device having the Schottky diode can be realized.

【0013】[0013]

【実施例】以下本発明の実施例を図1、図2を用いて詳
細に説明する。本発明による高周波高耐圧ショットキー
ダイオードの構造について図1に基づいて説明する。C
rOが1×1015cm-3程度ドープされた半絶縁性GaA
s基板11(半導体基板)上に、Siが2.5×1018
cm-3程度ドープされた高不純物濃度n型GaAs層12
(第1の半導体層)を3μm 程度形成し、その上にSが
1.5×1016cm-3程度ドープされたn型GaAs層1
3(第2の半導体層)を2.7μm程度形成する。
Embodiments of the present invention will be described in detail below with reference to FIGS. 1 and 2. The structure of the high frequency high breakdown voltage Schottky diode according to the present invention will be described with reference to FIG. C
Semi-insulating GaA doped with rO of about 1 × 10 15 cm -3
On the s substrate 11 (semiconductor substrate), Si is 2.5 × 10 18
High impurity concentration n-type GaAs layer 12 doped to about cm -3
An n-type GaAs layer 1 having a (first semiconductor layer) formed to a thickness of about 3 μm and doped with S at a concentration of about 1.5 × 10 16 cm −3 1
3 (second semiconductor layer) is formed to a thickness of about 2.7 μm.

【0014】GaAs層13は、上底が直径22μm程
度、下底が直径30μm程度の円形で高さ2.7μm程
度である。このGaAs層13上にはTi100nm上に
Ptが20nm積層されたショットキー電極17が形成さ
れており、GaAs層13とショットキー電極17でシ
ョットキー接触が得られる。このショットキー電極17
に逆バイアスが印加されたときGaAs層13内に空乏
層が広がるが、高い逆バイアス(例えば25V)にも耐
えられるようにGaAs層13は2.7μm程度の高さ
で形成されている。
The GaAs layer 13 has a circular shape with an upper bottom having a diameter of about 22 μm and a lower bottom having a diameter of about 30 μm and a height of about 2.7 μm. On this GaAs layer 13, a Schottky electrode 17 in which Pt is stacked 20 nm on Ti 100 nm is formed, and Schottky contact is obtained between the GaAs layer 13 and the Schottky electrode 17. This Schottky electrode 17
Although a depletion layer spreads in the GaAs layer 13 when a reverse bias is applied to the GaAs layer 13, the GaAs layer 13 is formed with a height of about 2.7 μm so as to withstand a high reverse bias (for example, 25 V).

【0015】GaAs層12上には、GaAs層13と
別の部分に、Au150nm/Ni20nm/Au−Ge6
0nmより成るオーム性電極14が形成されている。Ga
As層12、13上のショットキー電極17、オーム性
電極14を除く部分には窒化珪素(又は酸化珪素膜)よ
り成る絶縁薄膜15が形成されている。さらに、ショッ
トキー電極17、オーム性電極14上には、Au1μm
よりなる金属配線18が施されている。この金属配線1
8を通じてショットキー電極17、オーム性電極14に
電力が注入される。さらに、金属配線18とGaAs層
12、13の間には絶縁薄膜15に加えて有機絶縁膜で
あるポリイミドの絶縁層16が形成されている。
Au 150 nm / Ni 20 nm / Au-Ge 6 is formed on the GaAs layer 12 at a portion different from the GaAs layer 13.
An ohmic electrode 14 of 0 nm is formed. Ga
An insulating thin film 15 made of silicon nitride (or a silicon oxide film) is formed on the As layers 12 and 13 except the Schottky electrode 17 and the ohmic electrode 14. Furthermore, Au 1 μm is formed on the Schottky electrode 17 and the ohmic electrode 14.
The metal wiring 18 is formed. This metal wiring 1
Electric power is injected into the Schottky electrode 17 and the ohmic electrode 14 through 8. In addition to the insulating thin film 15, a polyimide insulating layer 16 which is an organic insulating film is formed between the metal wiring 18 and the GaAs layers 12 and 13.

【0016】金属配線18は、GaAs層12、13の
付近以外はGaAs基板11上に形成されており、この
結果ポリイミドの絶縁層16上のみに形成される場合と
比較して密着性が向上する。また、金属配線18がGa
As基板11上に形成されている部分が存在すること
で、この部分で金属配線18に対しワイヤーボンディン
グを行うことが可能となる。即ち、デバイスに対してワ
イヤーボンディング可能となる。また、同時にGaAs
層12、13付近ではポリイミドの絶縁層16が存在す
るために、絶縁薄膜15上に金属配線18が形成される
場合大きな問題であった金属配線18とGaAs層12
及び13との間の容量は無視できる程度に小さくなっ
た。この構造によって高周波(21GHz 以上)で動作し
高耐圧(25V 以上)のショットキーダイオードが実現
された。
The metal wiring 18 is formed on the GaAs substrate 11 except in the vicinity of the GaAs layers 12 and 13. As a result, the adhesion is improved as compared with the case where it is formed only on the insulating layer 16 of polyimide. . In addition, the metal wiring 18 is Ga
The presence of the portion formed on the As substrate 11 enables wire bonding to the metal wiring 18 at this portion. That is, wire bonding can be performed on the device. At the same time, GaAs
Since the polyimide insulating layer 16 is present in the vicinity of the layers 12 and 13, the metal wiring 18 and the GaAs layer 12 were a big problem when the metal wiring 18 was formed on the insulating thin film 15.
The capacitances between and 13 became negligibly small. With this structure, a Schottky diode that operates at a high frequency (21 GHz or higher) and has a high breakdown voltage (25 V or higher) was realized.

【0017】次に図2に基づいて製造方法について説明
する。なお、図2中の21〜27は図1の11〜17で
示したものと同一のものである。CrOを1×1015cm
-3程度ドープしたGaAs基板21上にSiを2.5×
1018cm-3程度ドープした高不純物濃度n型GaAs層
22を3μm程度エピタキシャル成長し、その上にSを
1.5×1016cm-3程度ドープした高不純物濃度n型G
aAs層23を2.7μm程度エピタキシャル成長し、
図2(a)の構造を形成した。
Next, the manufacturing method will be described with reference to FIG. Note that 21 to 27 in FIG. 2 are the same as those shown in 11 to 17 in FIG. CrO 1 x 10 15 cm
-3 on the GaAs substrate 21 doped with -3 to 2.5x Si
A high impurity concentration n-type GaAs layer 22 doped to about 10 18 cm -3 is epitaxially grown to a thickness of about 3 μm, and S is doped thereon to a concentration of about 1.5 × 10 16 cm -3 to a high impurity concentration n-type G.
The aAs layer 23 is epitaxially grown to about 2.7 μm,
The structure of FIG. 2A was formed.

【0018】これに直径30μmのレジスト膜を形成
し、H2 SO4:H2 2:H2 O=4:1: 90(体積
比)のエッチング液に50分浸漬し、n型GaAs層2
3の所望の部分以外を除去して図2(b)の形状を形成
した。この形状の上にレジスト膜を形成し図2(b)の
場合と同様に55分エッチングし、n型GaAs層22
の所望の部分以外を除去し、さらにオーム性電極24を
GaAs層22上に形成し、図2(c)の構造を形成し
た。
A resist film having a diameter of 30 μm is formed on this, and it is immersed in an etching solution of H 2 SO 4 : H 2 O 2 : H 2 O = 4: 1: 90 (volume ratio) for 50 minutes to form an n-type GaAs layer. Two
A portion other than the desired portion of 3 was removed to form the shape of FIG. A resist film is formed on this shape, and etching is performed for 55 minutes as in the case of FIG.
Other than the desired portion of the above was removed, and the ohmic electrode 24 was further formed on the GaAs layer 22 to form the structure of FIG.

【0019】なお、図2(b)、(c)において段差形
状を形成するために、ホトリソグラフィ技術を用いて上
記レジスト膜の形成を行っている。また、特許請求の範
囲において記載した、第1の半導体層および第2の半導
体層を形成する工程は、図2(a)にてn型GaAs層
22および23を形成した後に、それらを除去する図2
(b)および図2(c)の工程が該当するが、GaAs
基板21上にn型GaAs層22を形成した後、先に所
定部分を残して除去し、その後、n型GaAs層23を
全面に形成した後に所定部分を残して除去するようにし
て、図2(c)に示すような構造を得るようにしてもよ
い。
In order to form the step shape in FIGS. 2B and 2C, the resist film is formed by using the photolithography technique. Further, in the step of forming the first semiconductor layer and the second semiconductor layer described in the claims, after forming the n-type GaAs layers 22 and 23 in FIG. 2A, they are removed. Figure 2
2B and 2C are applicable, but GaAs
After forming the n-type GaAs layer 22 on the substrate 21 and removing the predetermined portion, the n-type GaAs layer 23 is formed on the entire surface, and then the predetermined portion is left and removed. You may make it obtain the structure as shown in (c).

【0020】次に、プラズマCVD装置で窒化珪素膜2
5を250nm形成し、この上にポリイミド溶剤を塗布
し、200〜350°Cで熱硬化してポリイミド膜26
を形成し、半導体層で生じた段差を平坦化し図2(d)
の形状を形成した。これをO2 流量2000sccm、ガス
圧2Torr、マイクロ波電力400W 、基板温度200°
Cでアッシングバックし、段差頂上を露出し図2(e)
の形状を形成した。なお、アッシングバックの代わりに
エッチングバックにより段差頂上を露出させるようにし
てもよい。
Next, the silicon nitride film 2 is formed by a plasma CVD apparatus.
5 is formed to a thickness of 250 nm, a polyimide solvent is applied on this, and the film is thermally cured at 200 to 350 ° C. to form a polyimide film 26.
Is formed to flatten the step generated in the semiconductor layer, as shown in FIG.
Formed the shape of. O 2 flow rate 2000 sccm, gas pressure 2 Torr, microwave power 400 W, substrate temperature 200 °
C is ashing back to expose the top of the step, and FIG. 2 (e)
Formed the shape of. The top of the step may be exposed by etching back instead of ashing back.

【0021】これに段差頂上部に直径2μmの開口部を
持ったレジスト膜29を形成した。n型半導体層と高不
純物濃度n型半導体層で形成されている高い段差は平坦
化されているためにこの様に微小な形状が精度良く形成
できた。これをHF: NH4F: H2 O=1: 10: 1
1(体積比)に6分浸漬してエッチングを行い窒化珪素
膜25に開口部を設け図2(f)の形状を得た。
A resist film 29 having an opening with a diameter of 2 μm was formed on the top of the step. Since the high step formed by the n-type semiconductor layer and the high-impurity-concentration n-type semiconductor layer is flattened, such a minute shape can be accurately formed. HF: NH 4 F: H 2 O = 1: 10: 1
2 (f) was obtained by immersing in 1 (volume ratio) for 6 minutes to perform etching to form an opening in the silicon nitride film 25.

【0022】レジスト膜29をそのままにしてH2 SO
4:H2 2:H2 O=4: 1: 90(体積比)に10秒浸
漬しライトエッチングした後、Ti100nm/Pt20
nmを真空蒸着しアセトンに浸漬してリフトオフすること
により、図2(g)に示すようにショットキー電極27
を形成した。このことによって従来問題となっていたn
型半導体層と高不純物濃度n型半導体層とで形成される
段差頂上に微小電極を形成することができた。これに半
導体層近傍のポリイミド膜を残すべき所望の部分にレジ
スト膜を形成しポリイミド専用エッチング液でエッチン
グし図2(h)の形状を得た。これにリフトオフ法で金
属配線Auを1μm形成し、図1に示すように高周波高
耐圧のショットキーダイオードを作製することができ
た。
With the resist film 29 as it is, H 2 SO
After dipping in 4 : H 2 O 2 : H 2 O = 4: 1: 90 (volume ratio) for 10 seconds and performing light etching, Ti100 nm / Pt20
nm is vacuum-deposited, soaked in acetone and lifted off to remove the Schottky electrode 27 as shown in FIG. 2 (g).
Was formed. This has been a problem in the past.
The microelectrode could be formed on the top of the step formed by the n-type semiconductor layer and the high-concentration n-type semiconductor layer. A resist film was formed on a desired portion of the semiconductor layer in the vicinity of the semiconductor layer where it should be left, and the resist film was etched with a polyimide-dedicated etching solution to obtain the shape shown in FIG. A metal wiring Au having a thickness of 1 μm was formed thereon by a lift-off method, and a high frequency and high breakdown voltage Schottky diode could be manufactured as shown in FIG.

【0023】なお、上記実施例では、GaAsを用いた
半導体装置について述べたが、InAs、InP等の化
合物半導体に適用するようにしてもよい。
Although the semiconductor device using GaAs has been described in the above embodiments, it may be applied to compound semiconductors such as InAs and InP.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すショットキーダイオー
ドの断面図である。
FIG. 1 is a sectional view of a Schottky diode showing an embodiment of the present invention.

【図2】(a)〜(h)は図1に示すショットキーダイ
オードの製造方法を示す製造工程図である。
FIGS. 2A to 2H are manufacturing process diagrams showing a method of manufacturing the Schottky diode shown in FIG.

【符号の説明】[Explanation of symbols]

11 GaAs基板 12 高不純物濃度n型GaAs層 13 n型GaAs層 14 オーム性電極 15 窒化珪素膜 16 ポリイミド層 17 ショットキー電極 18 金属配線 11 GaAs substrate 12 n-type GaAs layer with high impurity concentration 13 n-type GaAs layer 14 ohmic electrode 15 silicon nitride film 16 polyimide layer 17 Schottky electrode 18 metal wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、第1の半導体層と該第
1の半導体層より低い不純物濃度を有する第2の半導体
層を形成し、該第2の半導体層の上に該第2の半導体層
とショットキーダイオードを形成するためのショットキ
ー電極を形成するとともに、前記第1の半導体層の上に
オーム性電極を形成し、これらの半導体として化合物半
導体を用いた半導体装置において、 前記ショットキー電極および前記オーム性電極を除き前
記第1、第2の半導体層を覆って形成される絶縁膜と、 該絶縁膜の上に形成され、前記半導体基板に対し前記第
1、第2の半導体層が形成する段差を平坦化する絶縁層
と、 前記半導体基板および前記絶縁層上を介し前記ショット
キー電極および前記オーム性電極に接続される金属配線
とを備えたことを特徴とする半導体装置。
1. A first semiconductor layer and a second semiconductor layer having an impurity concentration lower than that of the first semiconductor layer are formed on a semiconductor substrate, and the second semiconductor layer is formed on the second semiconductor layer. A Schottky electrode for forming a Schottky diode with a semiconductor layer is formed, an ohmic electrode is formed on the first semiconductor layer, and a semiconductor device using a compound semiconductor as these semiconductors is used. An insulating film formed to cover the first and second semiconductor layers except the key electrode and the ohmic electrode, and the first and second semiconductors formed on the insulating film with respect to the semiconductor substrate. A semiconducting device, comprising: an insulating layer for flattening a step formed by a layer; and a metal wiring connected to the Schottky electrode and the ohmic electrode via the semiconductor substrate and the insulating layer. Body device.
【請求項2】 前記絶縁層は絶縁有機膜にて形成されて
いることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the insulating layer is formed of an insulating organic film.
【請求項3】 前記絶縁有機膜はポリイミドであること
を特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the insulating organic film is polyimide.
【請求項4】 化合物半導体を半導体素材として用いた
半導体装置の製造方法であって、 半導体基板上の所定部分に第1の半導層を形成するとと
もに、該第1の半導体層より低い不純物濃度を有する第
2の半導体層を前記第1の半導体層の上に部分的に形成
する工程と、 前記第1の半導体層の上にオーム性電極を形成する工程
と、 前記半導体基板に対し前記第1、第2の半導体層が形成
する段差表面に絶縁膜を形成する工程と、 該絶縁膜が形成された半導体基板上全面に絶縁層を形成
し前記絶縁膜が形成された段差頂上まで表面を平坦化す
る工程と、 前記段差頂上の絶縁膜を除去しその部分にショットキー
電極を形成する工程と、 前記半導体基板上および前記オーム性電極上にある前記
絶縁層および前記絶縁膜を除去する工程と、 この除去工程により前記絶縁層および前記絶縁膜が除去
された半導体基板および前記絶縁層上を介し前記ショッ
トキー電極および前記オーム性電極に接続される配線を
形成する工程とを備えたことを特徴とする半導体装置の
製造方法。
4. A method of manufacturing a semiconductor device using a compound semiconductor as a semiconductor material, comprising forming a first semiconductor layer on a predetermined portion of a semiconductor substrate and lowering an impurity concentration lower than that of the first semiconductor layer. Partially forming a second semiconductor layer having a layer on the first semiconductor layer; forming an ohmic electrode on the first semiconductor layer; 1. A step of forming an insulating film on the surface of the step formed by the second semiconductor layer, and an insulating layer is formed on the entire surface of the semiconductor substrate on which the insulating film is formed, and the surface is extended to the top of the step where the insulating film is formed. A step of flattening, a step of removing the insulating film on the top of the step and forming a Schottky electrode thereover, a step of removing the insulating layer and the insulating film on the semiconductor substrate and the ohmic electrode And this excluding A step of forming a wiring connected to the Schottky electrode and the ohmic electrode through the insulating layer and the semiconductor substrate from which the insulating film has been removed by the step and the insulating layer. Device manufacturing method.
JP6918994A 1994-04-07 1994-04-07 Semiconductor device and its manufacture Pending JPH07283422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6918994A JPH07283422A (en) 1994-04-07 1994-04-07 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6918994A JPH07283422A (en) 1994-04-07 1994-04-07 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH07283422A true JPH07283422A (en) 1995-10-27

Family

ID=13395541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6918994A Pending JPH07283422A (en) 1994-04-07 1994-04-07 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH07283422A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385686C (en) * 2005-08-30 2008-04-30 浙江大学 Poly-SiGe schottky barrier diode and its preparing method
CN103053080A (en) * 2010-08-02 2013-04-17 矢崎总业株式会社 Affixing fitting for component mounted to circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385686C (en) * 2005-08-30 2008-04-30 浙江大学 Poly-SiGe schottky barrier diode and its preparing method
CN103053080A (en) * 2010-08-02 2013-04-17 矢崎总业株式会社 Affixing fitting for component mounted to circuit board

Similar Documents

Publication Publication Date Title
JP4179492B2 (en) Ohmic electrode structure, manufacturing method thereof, and semiconductor device using ohmic electrode
US4317125A (en) Field effect devices and their fabrication
JPH0745815A (en) Semiconductor device and its manufacture
US6461889B1 (en) Method of fabricating semiconductor device with diamond substrate
JP2004087587A (en) Nitride semiconductor device and its manufacturing method
CN111435644B (en) Gate-all-around transistor and preparation method thereof
JPH07283422A (en) Semiconductor device and its manufacture
JP3347947B2 (en) Method for manufacturing semiconductor device
EP0692821A2 (en) Method of manufacturing semiconductor layer
JP6666168B2 (en) Electronic device and method of manufacturing the same
JPH09186240A (en) Semiconductor device and its manufacture
CN112018177A (en) Full-vertical Si-based GaN UMOSFET power device and preparation method thereof
CN113257901A (en) Radio frequency HEMT device with grid air cavity structure and preparation method thereof
JP2002016017A (en) Silicon carbide semiconductor device and method of manufacturing the same
US5418181A (en) Method of fabricating diode using grid recess
JP3438437B2 (en) Semiconductor device and manufacturing method thereof
JP4175157B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JPH07211924A (en) Schottky diode and its manufacture
JP2629600B2 (en) Semiconductor device and manufacturing method thereof
JP3489325B2 (en) Schottky barrier diode and method of manufacturing the same
US7183151B2 (en) Method for fabricating field effect transistor
KR100198425B1 (en) Method of manufacturing heterojunction bipolar transistor
EP0460429A2 (en) Method of making heterojunction bipolar transistor
JPH09298295A (en) High electron mobility transistor and manufacture thereof
JP2001111095A (en) Heterojunction bipolar transistor integrated light- receiving circuit and method of manufacturing the same