JP2001111095A - Heterojunction bipolar transistor integrated light- receiving circuit and method of manufacturing the same - Google Patents

Heterojunction bipolar transistor integrated light- receiving circuit and method of manufacturing the same

Info

Publication number
JP2001111095A
JP2001111095A JP28432799A JP28432799A JP2001111095A JP 2001111095 A JP2001111095 A JP 2001111095A JP 28432799 A JP28432799 A JP 28432799A JP 28432799 A JP28432799 A JP 28432799A JP 2001111095 A JP2001111095 A JP 2001111095A
Authority
JP
Japan
Prior art keywords
layer
type
collector
doped
ingaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28432799A
Other languages
Japanese (ja)
Other versions
JP3688952B2 (en
Inventor
Shiyouji Yamahata
章司 山幡
Tadao Ishibashi
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP28432799A priority Critical patent/JP3688952B2/en
Publication of JP2001111095A publication Critical patent/JP2001111095A/en
Application granted granted Critical
Publication of JP3688952B2 publication Critical patent/JP3688952B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a heterojunction bipolar transistor integrated light-receiving circuit which can supply an integrated light-receiving circuit of single running carrier photodiode, having superior frequency response and saturated output characteristic, while obtaining effective internal quantum efficiency and CR time constant and heterojunction bipolar transistor having superior reliability, high-frequency characteristic, yield, uniformity of the layer, reproducibility and reliability and also can be adapted to an ultra high-speed optical communication photoreceiver and a method of manufacturing the same light-receiving circuit. SOLUTION: In this light-receiving circuit and method of manufacturing the same, since the p-type light-absorbing layer of a single running carrier photodiode is formed in the undoped InGaAs layer corresponding to the collector of the heterojunction bipolar transistor, Be is doped into the p-type light- absorbing layer with the Be ion injection method having superior controllability of the doping profile in the depth direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は特に超高速光通信フ
ォトレシーバへの適用を目的とし、有効な内部量子効率
とCR時定数を確保しつつ優れた周波数応答と飽和出力
特性を有するフォトダイオードと信頼性、高周波特性、
歩留まり、面内均一性、再現性、信頼性に優れたヘテロ
接合バイポーラトランジスタ(HBT)との集積化受光
回路及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is intended to be applied particularly to an ultra-high-speed optical communication photo-receiver. The present invention relates to a photodiode having excellent frequency response and saturation output characteristics while securing effective internal quantum efficiency and CR time constant. Reliability, high frequency characteristics,
The present invention relates to an integrated light receiving circuit with a heterojunction bipolar transistor (HBT) excellent in yield, in-plane uniformity, reproducibility, and reliability, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】HBTは、エミッタにベースよりもバン
ドギャップの大きな半導体材料を用いることにより、ベ
ース層の不純物濃度を高くしてもエミッタ注入効率を低
下させることなく高い電流利得が得られること、このた
めベース抵抗が低く抑えられること等、トランジスタの
高性能化に有利な特徴を多く有している。特に、III-V
族化合物半導体を用いると、その優れた電子輸送特性、
材料の選択によりヘテロ構造の組み合わせが拡がるこ
と、電子デバイスのみならず光デバイスとの融合も可能
であること等利点が増大する。更に、この中でGaAs
よりも熱伝導率の高い半絶縁性InP基板に格子整合し
たInP/InGaAsヘテロ構造は、選択ウェットエ
ッチングによりInGaAsベース層の面出しが容易で
ある、InGaAsベース層の表面再結合電流がGaA
sに較べ低いためサイズ効果が少なく高い電流利得を有
する微細寸法素子が容易に実現できる、ターンオン電圧
が低い、InGaAsの電子移動度が高い等優れた特徴
を有し、また、ターンオン電圧のウェハー面内均一性に
優れる、相互コンダクタンス(gm)が高い等、超高速
・低消費電力用集積回路として高いポテンシャルを有す
る。
2. Description of the Related Art An HBT uses a semiconductor material having a band gap larger than that of a base for an emitter, so that a high current gain can be obtained without lowering the emitter injection efficiency even if the impurity concentration of a base layer is increased. For this reason, the transistor has many features that are advantageous for improving the performance of the transistor, such as a low base resistance. In particular, III-V
The use of group-compound semiconductors provides excellent electron transport properties,
The selection of materials increases advantages such as expansion of combinations of heterostructures and the possibility of fusion with not only electronic devices but also optical devices. Further, in this, GaAs
The InP / InGaAs heterostructure lattice-matched to a semi-insulating InP substrate having higher thermal conductivity makes it easy to expose the InGaAs base layer by selective wet etching. The surface recombination current of the InGaAs base layer is GaAs.
s is smaller than s, so that it is possible to easily realize a fine dimension element having a small size effect and a high current gain, has a low turn-on voltage, has a high electron mobility of InGaAs, and has other excellent features. It has high potential as an integrated circuit for ultra-high speed and low power consumption, such as excellent internal uniformity and high transconductance (gm).

【0003】これらInP/InGaAs HBTのコ
レクタ層構造はアンドープInGaAs、あるいはアン
ドープInGaAs、n形InP及びn形InGaAs
Pの4元混晶で構成されることからHBT構造における
ベース層(高濃度p形InGaAs)、コレクタ層、コ
レクタコンタクト層(高濃度p形InP)をもってIn
GaAsを光吸収層とする長波長帯(1.5μm帯)の
広帯域ダブルヘテロ構造pinフォトダイオードを形成
することができ、HBTとpinフォトダイオードを同
一エピ結晶基板を用いて集積化受光回路を製作すること
が可能になる。しかしながら、HBTのコレクタ層構造
とpinフォトダイオード吸収層とでは最適な層構造が
異なり、HBTの高速化に適した層構造とすると、従来
のpinフォトダイオードでは吸収層が薄くなりCR時
定数(Cはダイオードの接合容量、Rは素子寄生抵抗+
線路特性インピーダンス)が増大する。
The collector layer structure of these InP / InGaAs HBTs is undoped InGaAs, or undoped InGaAs, n-type InP and n-type InGaAs.
Since the base layer (high-concentration p-type InGaAs), the collector layer, and the collector contact layer (high-concentration p-type InP) in the HBT structure are composed of quaternary mixed crystals of P,
A long-wavelength band (1.5 μm band) broadband double heterostructure pin photodiode using GaAs as a light absorbing layer can be formed, and an integrated photodetector circuit is manufactured using the same epi-crystal substrate for the HBT and the pin photodiode. It becomes possible to do. However, the optimum layer structure is different between the collector layer structure of the HBT and the pin photodiode absorption layer. If the layer structure is suitable for increasing the speed of the HBT, the absorption layer becomes thinner in the conventional pin photodiode and the CR time constant (C Is the junction capacitance of the diode, and R is the element parasitic resistance +
The line characteristic impedance) increases.

【0004】最近、従来型pinフォトダイオードの周
波数応答特性及び飽和出力特性を改善した単一走行キャ
リア(uni−traveling−carrier
photodiode)フォトダイオード(UTC−P
D)が提案された[特開平9−275224号公報、及
び文献T.Ishibashi et al.,OSA
TOPS on Ultrafast Elecro
nics and Optoelectronics,
1997]。上記UTC−PDの特徴は、従来のpin
フォトダイオードでは光吸収層とキャリア走行層は同一
の空乏化した半導体層(InGaAs)を用いるのに対
し、キャリアの発生と走行を分離できる構造を有してい
る点である。これにより走行速度の大きなキャリア(電
子)のみを使用することができるので、応答速度が速
く、出力振幅特性に優れたフォトダイオードが実現でき
る効果がある。このUTC−PDの概念図(バンドダイ
アグラム図)[特開平9−275224号公報]に従う
と、UTC−PDは、半絶縁性基板上に順次エピ成長し
たn形電極層、キャリア走行層、p形キャリア光吸収
層、p形キャリアブロック層から構成されている。光吸
収層はバイアス状態で空乏化しないように、一定以上の
ドーピング濃度(2.5×1017から2.5×1018
-3の範囲内)とし、InPキャリア走行層は空乏化さ
せるべく低いドーピング濃度に設定する。また、図3に
はEriksson等により報告されたInP/InG
aAs HBT構造に整合したUTC−PDのエピ層構
造を示す[U.Eriksson,et al.,El
ectronics Letters.12th Nov
ember 1998 Vol.34,No.23,p
p.2270−2271]。
Recently, a uni-traveling-carrier having improved frequency response characteristics and saturation output characteristics of a conventional pin photodiode has been developed.
photodiode) photodiode (UTC-P)
D) has been proposed [Japanese Patent Application Laid-Open No. 9-275224; Ishibashi et al. , OSA
TOPS on Ultrafast Electro
nics and Optoelectronics,
1997]. The feature of the UTC-PD is that the conventional pin
In the photodiode, the light absorbing layer and the carrier traveling layer use the same depleted semiconductor layer (InGaAs), but have a structure capable of separating generation and traveling of carriers. As a result, only carriers (electrons) having a high traveling speed can be used, so that a photodiode having a high response speed and excellent output amplitude characteristics can be realized. According to a conceptual diagram (band diagram) of the UTC-PD [Japanese Patent Application Laid-Open No. 9-275224], the UTC-PD has an n-type electrode layer, a carrier transit layer, and a p-type It is composed of a carrier light absorption layer and a p-type carrier block layer. The light absorption layer has a doping concentration of a certain level or more (2.5 × 10 17 to 2.5 × 10 18 c) so as not to be depleted in a bias state.
m -3 ), and the InP carrier transit layer is set to a low doping concentration so as to be depleted. FIG. 3 shows InP / InG reported by Ericsson et al.
1A shows an epilayer structure of UTC-PD matched to an AsAs HBT structure [U. Eriksson, et al. , El
electronics Letters. 12 th Nov
member 1998 Vol. 34, no. 23, p
p. 2270-2271].

【0005】HBT層構造をUTC−PD構造と集積化
する際に問題となるのは、HBT構造におけるp形In
GaAsベース層厚(ドーピング濃度4×1019cm-3
程度)が40nmと光吸収層として機能するには層厚が
薄いことである。このベース層の厚さはHBT素子特性
である電流利得あるいは電流利得遮断周波数f を増
加させるためには50nm程度の薄層化は不可欠であ
る。一方、pinフォトダイオードの吸収層厚はキャリ
ア走行時間とCR時定数や内部量子効率とのトレードオ
フで決まるものの、200nm以上は要求される。この
ためHBTのコレクタ層の一部を構成する比較的厚いア
ンドープInGaAsに外部からp形不純物を導入する
ことによりp形光吸収層を形成する方法が提案された
[前出、U.Eriksson,et al.,Ele
ctronics Letters.12th Nove
mber 1998 Vol.34,No.23,p
p.2270−2271]。この場合、外部からのp形
不純物導入はUTC−PDに該当する平面領域のみであ
り、HBT素子部に該当する平面領域はマスクしなけれ
ばならない。前出のU.Eriksson等は、プロセ
ス中外部から導入するp形不純物として拡散係数の大き
な亜鉛拡散法を用いて、コレクタ層中のアンドープIn
GaAsの一部をp形導電層に変換させている。しか
し、亜鉛拡散法を用いてp形不純物をInGaAs層中
に導入する場合問題となるのは、亜鉛拡散ドーピングの
濃度がUTC−PDに要求されるレベルよりも高く、更
にプロファイルの深さ方向の制御性に乏しい点である。
また、亜鉛拡散マスクとしてプラズマCVDあるいはス
パッタ法等で成膜するシリコン酸化膜(SiO2 )ある
いはシリコン窒化膜(SiN)を用いる必要が生じる。
この成膜時にダメージを誘起する無機絶縁膜はHBT素
子部、特にエミッタ/ベース接合特性を劣化させる可能
性があることも大きな問題となる。
A problem when integrating the HBT layer structure with the UTC-PD structure is that the p-type In in the HBT structure is problematic.
GaAs base layer thickness (doping concentration 4 × 10 19 cm -3
Is about 40 nm, which means that the layer thickness is small to function as a light absorbing layer. The thickness of the base layer depends on the current gain or the current gain cutoff frequency f T which is a characteristic of the HBT element. In order to increase the thickness, it is essential to reduce the thickness to about 50 nm. On the other hand, the absorption layer thickness of the pin photodiode is determined by the trade-off between the carrier transit time, the CR time constant, and the internal quantum efficiency, but is required to be 200 nm or more. For this reason, a method has been proposed in which a p-type light absorbing layer is formed by introducing a p-type impurity from the outside into a relatively thick undoped InGaAs constituting a part of the collector layer of the HBT [supra, U.S. Pat. Eriksson, et al. , Ele
tronics Letters. 12 th Nove
mber 1998 Vol. 34, no. 23, p
p. 2270-2271]. In this case, the introduction of the p-type impurity from the outside is limited to only the plane region corresponding to the UTC-PD, and the plane region corresponding to the HBT element must be masked. U.S. Use a zinc diffusion method having a large diffusion coefficient as a p-type impurity introduced from the outside during the process to form undoped In in the collector layer.
A part of GaAs is converted to a p-type conductive layer. However, when introducing the p-type impurity into the InGaAs layer by using the zinc diffusion method, the problem is that the concentration of the zinc diffusion doping is higher than the level required for the UTC-PD, and furthermore, the profile in the depth direction of the profile is increased. It is poor in controllability.
Further, it is necessary to use a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) formed by plasma CVD or sputtering as a zinc diffusion mask.
A major problem is that the inorganic insulating film that induces damage during the film formation may degrade the HBT element portion, particularly the emitter / base junction characteristics.

【0006】[0006]

【発明が解決しようとする課題】同一エピ結晶を用い
て、超高速・低消費電力集積回路として有望なInP/
InGaAs HBTと、応答速度が速く、出力飽和特
性に優れた単一走行キャリアフォトダイオード(UTC
−PD)とを集積させるプロセスにおいて、UTC−P
Dの光吸収層をInGaAs層中に形成する場合、HB
T層構造ではコレクタ層の一部に相当するアンドープI
nGaAs層に対し外部からp形不純物を導入すること
によりp形InGaAs層に変換させる必要がある。従
来例では、亜鉛拡散法を用いてコレクタの一部に相当す
るアンドープInGaAs層にp形不純物を導入する方
策が提案されている。しかし、この亜鉛拡散法をフォト
ダイオード領域にのみ行うためには、プラズマCVDや
スパッタ法で堆積させたシリコン酸化膜(SiO2 )あ
るいはシリコン窒化膜(SiN)等を拡散マスクとして
用いるが、HBT素子部、特にまだパシベーション膜で
保護されていないInP/InGaAsエミッタ/ベー
ス接合に対してこれら無機絶縁膜を堆積すると、応力あ
るいは膜堆積時の半導体界面に与える損傷等の影響で、
接合特性すなわちトランジスタ特性が劣化する危険性が
生じる。これに加えて、一般に亜鉛拡散法でp形不純物
を導入する場合、その深さ方向のドーピングプロファイ
ルは制御性に乏しい。これは、UTC−PDにおいて最
適なp形InGaAs吸収層を設計するのに支障をきた
すことになる。
SUMMARY OF THE INVENTION Using the same epi-crystal, InP /
A single traveling carrier photodiode (UTC) with an InGaAs HBT and a high response speed and excellent output saturation characteristics
-PD) in the process of integrating UTC-P
When the light absorption layer of D is formed in the InGaAs layer, HB
In the T layer structure, undoped I corresponding to a part of the collector layer
It is necessary to convert the nGaAs layer into a p-type InGaAs layer by introducing a p-type impurity from the outside. In the conventional example, a measure has been proposed in which a p-type impurity is introduced into an undoped InGaAs layer corresponding to a part of a collector by using a zinc diffusion method. However, in order to perform the zinc diffusion method only on the photodiode region, a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) deposited by plasma CVD or sputtering is used as a diffusion mask. If these inorganic insulating films are deposited on the InP / InGaAs emitter / base junction not yet protected by the passivation film, stress or damage to the semiconductor interface at the time of film deposition will cause
There is a risk that the junction characteristics, that is, the transistor characteristics will be degraded. In addition, when a p-type impurity is generally introduced by a zinc diffusion method, the doping profile in the depth direction is poor in controllability. This hinders designing an optimal p-type InGaAs absorption layer in the UTC-PD.

【0007】本発明は上記の事情に鑑みてなされたもの
で、有効な内部量子効率とCR時定数を確保しつつ優れ
た周波数応答と飽和出力特性を有するUTC−PDと信
頼性、高周波特性、歩留まり、面内均一性、再現性、信
頼性に優れたHBTとの集積化受光回路を供給すること
ができ、超高速光通信フォトレシーバに適用することが
可能になるヘテロ接合バイポーラトランジスタ集積化受
光回路及びその製造方法を提供することを目的とする。
The present invention has been made in view of the above-mentioned circumstances, and provides a UTC-PD having excellent frequency response and saturated output characteristics while securing effective internal quantum efficiency and CR time constant, and reliability, high-frequency characteristics, and the like. A heterojunction bipolar transistor integrated photodetector that can supply an integrated photodetector circuit with an HBT that is excellent in yield, in-plane uniformity, reproducibility, and reliability and can be applied to an ultra-high-speed optical communication photoreceiver It is an object to provide a circuit and a method for manufacturing the circuit.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明は、半絶縁性InP基板上にn形InPコレク
タコンタクト層、n形InGaAsP、アンドープIn
GaAsからなるコレクタ層、p形炭素ドープInGa
As及びp形炭素ドープInGaAsPから成るベース
層、n形InPエミッタ層、n形InPとn形InGa
Asから成るエミッタコンタクト層で構成されるメサ型
のヘテロ接合バイポーラトランジスタと、該コレクタコ
ンタクト層、該コレクタ層の一部に相当するキャリア走
行層、該コレクタ層の一部と該ベース層の一部に相当す
る光吸収層、該ベース層の一部に相当するキャリアブロ
ック層で構成されるフォトダイオードとを含む集積化受
光回路において、光吸収層はBeドープされていること
を特徴とするものである。
In order to achieve the above object, the present invention provides an n-type InP collector contact layer, an n-type InGaAsP, an undoped InP on a semi-insulating InP substrate.
GaAs collector layer, p-type carbon-doped InGa
Base layer composed of As and p-type carbon doped InGaAsP, n-type InP emitter layer, n-type InP and n-type InGa
A mesa-type heterojunction bipolar transistor composed of an emitter contact layer made of As, the collector contact layer, a carrier transit layer corresponding to a part of the collector layer, a part of the collector layer, and a part of the base layer An integrated light receiving circuit including a light absorbing layer corresponding to (a) and a photodiode composed of a carrier block layer corresponding to a part of the base layer, wherein the light absorbing layer is doped with Be. is there.

【0009】また本発明は、半絶縁性InP基板上にn
形InPコレクタコンタクト層、n形InGaAsP、
アンドープInGaAsからなるコレクタ層、p形炭素
ドープInGaAs及びp形炭素ドープInGaAsP
から成るベース層、n形InPエミッタ層、n形InP
とn形InGaAsから成るエミッタコンタクト層で構
成されるメサ型のヘテロ接合バイポーラトランジスタ
と、該コレクタコンタクト層、該コレクタ層の一部に相
当するキャリア走行層、該コレクタ層の一部と該ベース
層の一部に相当する光吸収層、該ベース層の一部に相当
するキャリアブロック層で構成されるフォトダイオード
とを含む集積化受光回路の製造方法において、該フォト
ダイオードを構成する平面領域においてのみ、ヘテロ接
合バイポーラトランジスタにおけるベース層に相当する
炭素ドープInGaAs及び炭素ドープInGaAs
P、ヘテロ接合バイポーラトランジスタにおけるコレク
タ層の一部に相当するアンドープInGaAsにアクセ
プター不純物をイオン注入することにより、少なくとも
上記アンドープInGaAsをキャリア濃度2.5×1
17から2.5×1018cm-3の範囲内のp形InGa
As層に変える工程と、上記アクセプター不純物がBe
であり、該Beイオン注入後に実施される活性化アニー
ルがヘテロ接合バイポーラトランジスタにおける炭素ド
ープInGaAs及び炭素ドープInGaAsPから成
るベース層のキャリア回復のために行われる脱水素アニ
ールと同時に実施される工程とを有することを特徴とす
る。
Further, the present invention provides a method for forming n
InP collector contact layer, n-type InGaAsP,
Collector layer made of undoped InGaAs, p-type carbon doped InGaAs and p-type carbon doped InGaAsP
Base layer, n-type InP emitter layer, n-type InP
A mesa-type heterojunction bipolar transistor composed of an N-type InGaAs emitter contact layer, the collector contact layer, a carrier transit layer corresponding to a part of the collector layer, a part of the collector layer and the base layer In a method for manufacturing an integrated light receiving circuit including a light absorption layer corresponding to a part of the photodiode and a photodiode constituted by a carrier block layer corresponding to a part of the base layer, only in a plane region forming the photodiode , Carbon-doped InGaAs and carbon-doped InGaAs corresponding to a base layer in a heterojunction bipolar transistor
P, by ion-implanting an acceptor impurity into undoped InGaAs corresponding to a part of the collector layer in the heterojunction bipolar transistor, at least the undoped InGaAs has a carrier concentration of 2.5 × 1
0 17 to 2.5 × 10 18 cm -3 p-type InGa
A step of changing to an As layer, and the acceptor impurity is Be
Wherein the activation anneal performed after the Be ion implantation is performed simultaneously with the dehydrogenation anneal performed for carrier recovery of the base layer composed of carbon-doped InGaAs and carbon-doped InGaAsP in the heterojunction bipolar transistor. It is characterized by having.

【0010】上記UTC−PDのp形InGaAs光吸
収層をHBTコレクタの一部に相当するアンドープIn
GaAs層中に形成するために、深さ方向ドーピングプ
ロファイルの制御性に優れたイオン注入を用いる。特
に、500℃程度の低いアニール温度でも注入したイオ
ンがほぼ完全に活性化しキャリア(ホール)となるベリ
リウム(Be)を用いたイオン注入法がInGaAs層
中にp形不純物を導入するためには最適である。Beを
多段エネルギーで注入することによりUTC−PDに要
求される2.5×1017から2.5×1018cm-3の濃
度に設定することができる。また、イオン注入法を用い
るとHBT素子部をカバーするマスクとしてレジストの
使用が可能となりトランジスタ特性の劣化が生じない利
点がある。
[0010] The p-type InGaAs light absorbing layer of the UTC-PD is replaced with undoped InGaAs corresponding to a part of the HBT collector.
In order to form the GaAs layer in the GaAs layer, ion implantation with excellent controllability of the doping profile in the depth direction is used. In particular, an ion implantation method using beryllium (Be), in which implanted ions are almost completely activated even at a low annealing temperature of about 500 ° C. and become carriers (holes), is optimal for introducing a p-type impurity into the InGaAs layer. It is. By injecting Be with multi-stage energy, the concentration can be set to 2.5 × 10 17 to 2.5 × 10 18 cm −3 required for UTC-PD. In addition, when the ion implantation method is used, a resist can be used as a mask covering the HBT element portion, and there is an advantage that the transistor characteristics do not deteriorate.

【0011】加えて、イオン注入したBeイオンを活性
化させるためのアニール温度は、炭素ドープしたInG
aAsベース層の脱水素化アニール温度に近いことか
ら、MOCVD成長InP/InGaAs HBTプロ
セスと共通化することが可能となる。
In addition, the annealing temperature for activating the ion-implanted Be ions is determined by the carbon-doped InG.
Since the temperature is close to the dehydrogenation annealing temperature of the aAs base layer, it can be shared with the MOCVD grown InP / InGaAs HBT process.

【0012】本発明により、有効な内部量子効率とCR
時定数を確保しつつ優れた周波数応答と飽和出力特性を
有するフォトダイオードと信頼性、高周波特性、歩留ま
り、面内均一性、再現性、信頼性に優れたHBTとの集
積化受光回路を供給することができ、超高速光通信フォ
トレシーバに適用することが可能になる。
According to the present invention, the effective internal quantum efficiency and CR
Supply integrated photodiodes with photodiodes that have excellent frequency response and saturation output characteristics while ensuring time constants, and HBTs that are excellent in reliability, high-frequency characteristics, yield, in-plane uniformity, reproducibility, and reliability It can be applied to an ultra high-speed optical communication photo receiver.

【0013】[0013]

【発明の実施の形態】以下図面を参照して本発明の実施
形態例を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】図1は本発明の一実施形態例に係る同一基
板(半絶縁性InP基板)上に製作したメサ型のヘテロ
接合のバイポーラトランジスタ(InP/InGaAs
HBT)と単一走行キャリアフォトダイオード(UT
C−PD)の断面構造概略図を示している。
FIG. 1 shows a mesa-type heterojunction bipolar transistor (InP / InGaAs) fabricated on the same substrate (semi-insulating InP substrate) according to an embodiment of the present invention.
HBT) and Uni-Traveling Carrier Photodiode (UT)
2 shows a schematic cross-sectional structure diagram of (C-PD).

【0015】即ち、半絶縁性InP基板11上にはIn
P/InGaAs HBTとUTC−PDを含む集積化
受光回路が形成される。前記InP/InGaAs H
BTは、半絶縁性InP基板11上にn形InPが積層
され、このコレクタコンタクト層9上にn形InGaA
sP、アンドープInGaAsからなるコレクタ層8,
7及びコレクタ電極10が積層され、前記コレクタ層7
の上にp形炭素ドープInGaAs及びp形炭素ドープ
InGaAsPから成るベース層6,5が積層され、こ
のベース層5上にn形InPエミッタ層3及びベース電
極4が積層され、前記エミッタ層3の上にn形InPと
n形InGaAsから成るエミッタコンタクト層2が積
層され、このエミッタコンタクト層2の上にエミッタ電
極1が積層されて構成される。また前記UTC−PD
は、前記半絶縁性InP基板11上に前記コレクタコン
タクト層9、前記コレクタ層8,7の一部に相当するキ
ャリア走行層8′、前記コレクタ層8,7の一部と前記
ベース層6、5の一部に相当するBeドープされている
P形光吸収層12及びP形光吸収層6′、前記ベース層
6,5の一部に相当するP形キャリアブロック層5′、
前記コレクタコンタクト層9に相当するn形電極層
9′、アノード電極4′、カソード電極10′より構成
される。
That is, on the semi-insulating InP substrate 11, In
An integrated light receiving circuit including the P / InGaAs HBT and the UTC-PD is formed. The InP / InGaAs H
In the BT, n-type InP is laminated on a semi-insulating InP substrate 11, and n-type InGaAs is formed on the collector contact layer 9.
a collector layer 8 of sP, undoped InGaAs,
7 and the collector electrode 10 are laminated, and the collector layer 7
Base layers 6 and 5 made of p-type carbon-doped InGaAs and p-type carbon-doped InGaAsP are stacked on the base layer. An n-type InP emitter layer 3 and a base electrode 4 are stacked on the base layer 5. An emitter contact layer 2 made of n-type InP and n-type InGaAs is stacked thereon, and an emitter electrode 1 is stacked on the emitter contact layer 2. The UTC-PD
Are formed on the semi-insulating InP substrate 11, the collector contact layer 9, a carrier transit layer 8 'corresponding to a part of the collector layers 8, 7, a part of the collector layers 8, 7 and the base layer 6, 5, a P-type light-absorbing layer 12 and a P-type light-absorbing layer 6 'which correspond to a part of the base layer 5, a P-type carrier blocking layer 5' which corresponds to a part of the base layers 6, 5,
It comprises an n-type electrode layer 9 'corresponding to the collector contact layer 9, an anode electrode 4' and a cathode electrode 10 '.

【0016】次に、本発明によるUTC−PDとInP
/InGaAsHBTの集積化受光回路の製造方法を説
明する。
Next, UTC-PD and InP according to the present invention
A method for manufacturing an integrated photodetector circuit of / InGaAsHBT will be described.

【0017】本実施形態例では、Feドープ半絶縁性I
nP基板上に減圧MOVPE(MOCVD)法によっ
て、コレクタにオーミック性抵抗を形成するためのn形
InPコレクタコンタクト層、n形InGaAsPとア
ンドープInGaAsから成るコレクタ層、高濃度炭素
アクセプタ不純物をドーピングしたp形InGaAsと
UTC−PDにおいてp形キャリアブロック層として働
くp形InGaAsPから成るベース層、n形InPエ
ミッタ層、エミッタにオーミック性抵抗を形成するため
のn形InPとn形InGaAsから成るエミッタコン
タクト層を順次エピタキシャル成長させたHBT積層構
造を用いて作製した。エピ層構造を図2に示した。
In this embodiment, the Fe-doped semi-insulating I
An n-type InP collector contact layer for forming ohmic resistance on the collector, a collector layer composed of n-type InGaAsP and undoped InGaAs, and a p-type doped with a high-concentration carbon acceptor impurity on the nP substrate by reduced pressure MOVPE (MOCVD). In InGaAs and UTC-PD, a base layer composed of p-type InGaAsP acting as a p-type carrier blocking layer, an n-type InP emitter layer, and an emitter contact layer composed of n-type InP and n-type InGaAs for forming ohmic resistance in the emitter are provided. It was manufactured using an HBT laminated structure which was sequentially epitaxially grown. The epilayer structure is shown in FIG.

【0018】HBTに関してはエミッタ領域をレジスト
でマスクし、エミッタ領域以外をクエン酸/過酸化水素
水/水あるいは硫酸/過酸化水素水/水による選択ウェ
ットエッチングによりn形InGaAsエミッタコンタ
クト層を、また塩酸/リン酸による選択ウェットエッチ
ングによりn形InPエミッタコンタクト層及びn形I
nPエミッタ層を除去し、p形炭素ドープInGaAs
Pベース層を露出させる。この時、UTC−PDに関し
てはマスク無しで全面n形InGaAs層、n形InP
層を除去し、p形炭素ドープInGaAsPベース層を
露出させる。エミッタ領域を規定していた上記レジスト
マスクは有機溶剤で除去する。
As for the HBT, the emitter region is masked with a resist, and the n-type InGaAs emitter contact layer is formed by selective wet etching with citric acid / hydrogen peroxide solution / water or sulfuric acid / hydrogen peroxide solution / water except for the emitter region. N-type InP emitter contact layer and n-type I by selective wet etching with hydrochloric acid / phosphoric acid
The nP emitter layer is removed and p-type carbon-doped InGaAs
Exposing the P base layer. At this time, for the UTC-PD, an n-type InGaAs layer and an n-type InP
The layer is removed, exposing the p-type carbon doped InGaAsP base layer. The resist mask defining the emitter region is removed with an organic solvent.

【0019】次に、少なくともHBT素子部を含むUT
C−PD以外の領域をレジストでマスクし、Beイオン
注入を行う。具体的には加速電圧25keV,50ke
v,75kevから成る3段Beイオン注入を行う。注
入ドーズ量、加速電圧は少なくともHBTコレクタ層の
一部に相当するアンドープInGaAs層がキャリア濃
度2.5×1017から2.5×1018cm-3の範囲を満
たす条件で注入し、所望のBeドーピングプロファイル
が得られる。上記イオン注入用レジストマスクを有機溶
剤で除去した後、p形炭素ドープInGaAsP及びp
形炭素ドープInGaAs層の脱水素アニールを行う。
この脱水素アニールによりp形炭素ドープInGaAs
P及びp形炭素ドープInGaAs層中の炭素アクセプ
ターが活性化しベース層中のキャリア濃度が増加すると
同時に、コレクタ中InGaAs層に注入されたBeイ
オンが活性化し、該アンドープInGaAs層もp形導
電性を示すことになり、UTC−PDにおいて光吸収層
として作用する。
Next, the UT including at least the HBT element portion
Be ions are implanted by masking a region other than the C-PD with a resist. Specifically, the acceleration voltage is 25 keV, 50 ke
Three-step Be ion implantation of v, 75 keV is performed. The undoped InGaAs layer corresponding to at least a part of the HBT collector layer is implanted under the condition that the carrier concentration satisfies the range of 2.5 × 10 17 to 2.5 × 10 18 cm -3 , and the desired implantation dose and acceleration voltage are obtained. A Be doping profile is obtained. After removing the resist mask for ion implantation with an organic solvent, p-type carbon-doped InGaAsP and p-type
The dehydrogenation annealing of the carbon-doped InGaAs layer is performed.
By this dehydrogenation annealing, p-type carbon-doped InGaAs
At the same time as the carbon acceptors in the P and p-type carbon doped InGaAs layers are activated and the carrier concentration in the base layer is increased, the Be ions implanted into the InGaAs layer in the collector are activated, and the undoped InGaAs layer also has p-type conductivity. As a result, it functions as a light absorbing layer in UTC-PD.

【0020】その後、HBTに関しては、Pt/Ti/
Pt/Auベース電極及びTi/Pt/Auエミッタ電
極を蒸着・リフトオフ法で形成する。更にベース/コレ
クタ領域を規定するレジストパタンを形成し、選択ウェ
ットエッチングによりp形InGaAsP/p形InG
aAsベース層、アンドープInGaAs/n形InG
aAsPコレクタ層を各々除去しn形InPコレクタコ
ンタクト層を露出させ、蒸着・リフトオフ法によりTi
/Pt/Auコレクタ電極を形成する。
Thereafter, regarding HBT, Pt / Ti /
A Pt / Au base electrode and a Ti / Pt / Au emitter electrode are formed by a vapor deposition / lift-off method. Further, a resist pattern for defining a base / collector region is formed, and p-type InGaAsP / p-type InG is formed by selective wet etching.
aAs base layer, undoped InGaAs / n-type InG
Each of the aAsP collector layers is removed to expose the n-type InP collector contact layer.
/ Pt / Au collector electrode is formed.

【0021】一方、UTC−PDに関しては、ベース電
極に相当するアノード電極を蒸着・リフトオフで形成
し、HBTと同じレジストマスクでp形InGaAsP
キャリアブロック層、Beイオン注入を行ったp形In
GaAs光吸収層、アンドープInGaAsPキャリア
走行層を選択ウェットエッチングしHBTのコレクタコ
ンタクト層に相当するn形InP電極層を露出させ、コ
レクタ電極に相当するカソード電極を形成する。
On the other hand, in the case of UTC-PD, an anode electrode corresponding to a base electrode is formed by evaporation and lift-off, and a p-type InGaAsP is formed using the same resist mask as that of the HBT.
Carrier block layer, p-type In implanted with Be ions
The GaAs light absorption layer and the undoped InGaAsP carrier traveling layer are selectively wet-etched to expose the n-type InP electrode layer corresponding to the collector contact layer of the HBT, thereby forming a cathode electrode corresponding to the collector electrode.

【0022】[0022]

【発明の効果】以上述べたように本発明によれば、単一
走行キャリアフォトダイオード(UTC−PD)のp形
光吸収層をHBTコレクタに相当するアンドープInG
aAs層中に形成するため深さ方向ドーピングプロファ
イルの制御性に優れたBeイオン注入法を用いることに
より、従来技術の有していた課題を解決して、有効な内
部量子効率とCR時定数を確保しつつ優れた周波数応答
と飽和出力特性を有するフォトダイオードと信頼性、高
周波特性、歩留まり、面内均一性、再現性、信頼性に優
れたHBTとの集積化受光回路を供給することができ、
超高速光通信フォトレシーバに適用することが可能にな
る。
As described above, according to the present invention, the p-type light absorbing layer of the uni-traveling carrier photodiode (UTC-PD) is made of undoped InG corresponding to an HBT collector.
By using a Be ion implantation method having excellent controllability of the depth direction doping profile to be formed in the aAs layer, the problems of the prior art can be solved, and the effective internal quantum efficiency and CR time constant can be improved. We can supply photodiodes with excellent frequency response and saturation output characteristics while securing HBTs with excellent reliability, high frequency characteristics, yield, in-plane uniformity, reproducibility, and reliability. ,
It can be applied to an ultra-high-speed optical communication photo receiver.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態例に係る同一基板(半絶縁
性InP基板)上に製作したInP/InGaAs H
BTとUTC−PDの断面構造概略図を示している。
FIG. 1 shows InP / InGaAs H fabricated on the same substrate (semi-insulating InP substrate) according to an embodiment of the present invention.
1 shows a schematic cross-sectional structure of a BT and a UTC-PD.

【図2】本発明の一実施形態例に係るInP/InGa
As HBTとUTC−PDのエピ層構造を示す説明図
である。
FIG. 2 shows an InP / InGa according to an embodiment of the present invention.
It is explanatory drawing which shows the epilayer structure of As HBT and UTC-PD.

【図3】従来例によるInP/InGaAs HBTと
UTC−PDのエピ層構造を示す説明図である。
FIG. 3 is an explanatory diagram showing an epilayer structure of a conventional InP / InGaAs HBT and UTC-PD.

【符号の説明】[Explanation of symbols]

1 エミッタ電極 2 n形InGaAs/n形InPエミッタコンタク
ト層 3 n形InPエミッタ層 4 ベース電極 4′ アノード電極 5 p形炭素ドープInGaAsPベース層 5′ p形キャリアブロック層 6 p形炭素ドープInGaAsベース層 6′ p形光吸収層 7 アンドープInGaAsコレクタ層 8 n形InGaAsPコレクタ層 8′ キャリア走行層 9 n形InPコレクタコンタクト層 9′ n形電極層 10 コレクタ電極 10′ カソード電極 11 半絶縁性InP基板 12 Beイオン注入で形成されたp形光吸収層(I
nGaAs)
Reference Signs List 1 emitter electrode 2 n-type InGaAs / n-type InP emitter contact layer 3 n-type InP emitter layer 4 base electrode 4 'anode electrode 5 p-type carbon-doped InGaAsP base layer 5' p-type carrier block layer 6 p-type carbon-doped InGaAs base layer 6 'p-type light absorption layer 7 undoped InGaAs collector layer 8 n-type InGaAsP collector layer 8' carrier transit layer 9 n-type InP collector contact layer 9 'n-type electrode layer 10 collector electrode 10' cathode electrode 11 semi-insulating InP substrate 12 P-type light absorbing layer (I) formed by Be ion implantation
nGaAs)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/205 H01L 29/72 21/331 29/73 Fターム(参考) 4M118 AA10 AB05 BA02 CA05 CA15 CB01 EA01 FC09 FC16 GA10 5F003 AP05 BA91 BA92 BB02 BB04 BC02 BC04 BE02 BE04 BF06 BH99 BJ12 BM02 BM03 BP01 BP23 BP41 5F049 MA13 MB07 MB11 MB12 NA03 NB01 PA10 PA11 QA09 SS04 5F082 AA40 BA21 BA22 BA35 BA36 BA39 BA50 BC01 BC11 CA02 CA03 DA01 EA08 EA09 EA23 FA20 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/205 H01L 29/72 21/331 29/73 F term (Reference) 4M118 AA10 AB05 BA02 CA05 CA15 CB01 EA01 FC09 FC16 GA10 5F003 AP05 BA91 BA92 BB02 BB04 BC02 BC04 BE02 BE04 BF06 BH99 BJ12 BM02 BM03 BP01 BP23 BP41 5F049 MA13 MB07 MB11 MB12 NA03 NB01 PA10 PA11 QA09 SS04 5F082 AA40 BA21 BA22 BA35 BA01 BA02 BA50

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性InP基板上にn形InPコレ
クタコンタクト層、n形InGaAsP、アンドープI
nGaAsからなるコレクタ層、p形炭素ドープInG
aAs及びp形炭素ドープInGaAsPから成るベー
ス層、n形InPエミッタ層、n形InPとn形InG
aAsから成るエミッタコンタクト層で構成されるメサ
型のヘテロ接合バイポーラトランジスタと、該コレクタ
コンタクト層、該コレクタ層の一部に相当するキャリア
走行層、該コレクタ層の一部と該ベース層の一部に相当
する光吸収層、該ベース層の一部に相当するキャリアブ
ロック層で構成されるフォトダイオードとを含む集積化
受光回路において、光吸収層はBeドープされているこ
とを特徴とするヘテロ接合バイポーラトランジスタ集積
化受光回路。
1. An n-type InP collector contact layer, an n-type InGaAsP, and an undoped I on a semi-insulating InP substrate.
Collector layer made of nGaAs, p-type carbon-doped InG
base layer composed of aAs and p-type carbon doped InGaAsP, n-type InP emitter layer, n-type InP and n-type InG
a mesa-type heterojunction bipolar transistor composed of an emitter contact layer of aAs; the collector contact layer; a carrier transit layer corresponding to a part of the collector layer; a part of the collector layer and a part of the base layer Wherein the light absorbing layer is Be-doped in an integrated light receiving circuit including a light absorbing layer corresponding to the above, and a photodiode comprising a carrier block layer corresponding to a part of the base layer. Bipolar transistor integrated light receiving circuit.
【請求項2】 半絶縁性InP基板上にn形InPコレ
クタコンタクト層、n形InGaAsP、アンドープI
nGaAsからなるコレクタ層、p形炭素ドープInG
aAs及びp形炭素ドープInGaAsPから成るベー
ス層、n形InPエミッタ層、n形InPとn形InG
aAsから成るエミッタコンタクト層で構成されるメサ
型のヘテロ接合バイポーラトランジスタと、該コレクタ
コンタクト層、該コレクタ層の一部に相当するキャリア
走行層、該コレクタ層の一部と該ベース層の一部に相当
する光吸収層、該ベース層の一部に相当するキャリアブ
ロック層で構成されるフォトダイオードとを含む集積化
受光回路の製造方法において、 該フォトダイオードを構成する平面領域においてのみ、
ヘテロ接合バイポーラトランジスタにおけるベース層に
相当する炭素ドープInGaAs及び炭素ドープInG
aAsP、ヘテロ接合バイポーラトランジスタにおける
コレクタ層の一部に相当するアンドープInGaAsに
アクセプター不純物をイオン注入することにより、少な
くとも上記アンドープInGaAsをキャリア濃度2.
5×10 17から2.5×1018cm-3の範囲内のp形I
nGaAs層に変える工程と、 上記アクセプター不純物がBeであり、該Beイオン注
入後に実施される活性化アニールがヘテロ接合バイポー
ラトランジスタにおける炭素ドープInGaAs及び炭
素ドープInGaAsPから成るベース層のキャリア回
復のために行われる脱水素アニールと同時に実施される
工程とを有することを特徴とするヘテロ接合バイポーラ
トランジスタ集積化受光回路の製造方法。
2. An n-type InP collector on a semi-insulating InP substrate.
Contact layer, n-type InGaAsP, undoped I
Collector layer made of nGaAs, p-type carbon-doped InG
a base comprising aAs and p-type carbon-doped InGaAsP
Layer, n-type InP emitter layer, n-type InP and n-type InG
Mesa composed of emitter contact layer composed of aAs
Type heterojunction bipolar transistor and the collector
Contact layer, carrier corresponding to part of the collector layer
Running layer, equivalent to part of the collector layer and part of the base layer
Light absorbing layer and a carrier layer corresponding to a part of the base layer.
Integration including a photodiode composed of a lock layer
In the method for manufacturing a light receiving circuit, only in a plane region forming the photodiode,
For base layer in heterojunction bipolar transistor
Corresponding carbon-doped InGaAs and carbon-doped InG
aAsP in heterojunction bipolar transistor
Undoped InGaAs corresponding to a part of the collector layer
Ion implantation of acceptor impurities reduces
At least the above undoped InGaAs has a carrier concentration of 2.
5 × 10 17From 2.5 × 1018cm-3P-type I within the range
a step of changing to an nGaAs layer, and wherein the acceptor impurity is Be;
Activation annealing performed after
-Doped InGaAs and carbon in semiconductor transistors
Carrier times of base layer composed of silicon-doped InGaAsP
Performed simultaneously with dehydrogenation annealing performed for recovery
Heterojunction bipolar process comprising the steps of:
A method for manufacturing a transistor integrated light receiving circuit.
JP28432799A 1999-10-05 1999-10-05 Heterojunction bipolar transistor integrated light receiving circuit and manufacturing method thereof Expired - Fee Related JP3688952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28432799A JP3688952B2 (en) 1999-10-05 1999-10-05 Heterojunction bipolar transistor integrated light receiving circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28432799A JP3688952B2 (en) 1999-10-05 1999-10-05 Heterojunction bipolar transistor integrated light receiving circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001111095A true JP2001111095A (en) 2001-04-20
JP3688952B2 JP3688952B2 (en) 2005-08-31

Family

ID=17677134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28432799A Expired - Fee Related JP3688952B2 (en) 1999-10-05 1999-10-05 Heterojunction bipolar transistor integrated light receiving circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3688952B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734519B1 (en) 2002-10-21 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Waveguide photodiode
JP2005244213A (en) * 2004-01-30 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> Optoelectronic integrated circuit and manufacturing method therefor
US7297976B2 (en) 2004-11-22 2007-11-20 Electronics And Telecommunications Research Institute Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734519B1 (en) 2002-10-21 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Waveguide photodiode
JP2005244213A (en) * 2004-01-30 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> Optoelectronic integrated circuit and manufacturing method therefor
US7297976B2 (en) 2004-11-22 2007-11-20 Electronics And Telecommunications Research Institute Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process

Also Published As

Publication number Publication date
JP3688952B2 (en) 2005-08-31

Similar Documents

Publication Publication Date Title
JP3628873B2 (en) Semiconductor device and manufacturing method thereof
JP3705013B2 (en) Semiconductor element
EP0177246A1 (en) Heterojunction bipolar transistor and method of manufacturing the same
US5631173A (en) Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
Sugiura et al. High-current-gain InGaAs/InP double-heterojunction bipolar transistors grown by metal organic vapor phase epitaxy
JP3507828B2 (en) Heterojunction bipolar transistor and method of manufacturing the same
JP2687897B2 (en) Field effect transistor and method for manufacturing the same
JP3439578B2 (en) Semiconductor device and manufacturing method thereof
JP3688952B2 (en) Heterojunction bipolar transistor integrated light receiving circuit and manufacturing method thereof
US6876012B2 (en) Hetero-bipolar transistor
JP2001077204A (en) Semiconductor integrated circuit and manufacture thereof
JP2004342733A (en) Method of manufacturing semiconductor device and semiconductor device manufactured therethrough
US7364977B2 (en) Heterojunction bipolar transistor and method of fabricating the same
JP5329315B2 (en) Heterojunction bipolar transistor
JP3948521B2 (en) Method of manufacturing heterojunction bipolar transistor integrated light receiving circuit
JPH10321640A (en) Semiconductor device and its manufacture
JPH08241896A (en) Hetero-junction bipolar transistor(hbt)
JP3859149B2 (en) Method for manufacturing heterojunction bipolar transistor
JP2000174031A (en) Heterojunction bipolar transistor
JP3228431B2 (en) Method of manufacturing collector-up structure heterojunction bipolar transistor
JP3350426B2 (en) Method for manufacturing heterojunction bipolar transistor
JP2002134525A (en) Hetero junction bipolar transistor and manufacturing method thereof
JP2841380B2 (en) Heterojunction bipolar transistor
JP2580281B2 (en) Bipolar transistor element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees