JPH07211924A - Schottky diode and its manufacture - Google Patents

Schottky diode and its manufacture

Info

Publication number
JPH07211924A
JPH07211924A JP1781194A JP1781194A JPH07211924A JP H07211924 A JPH07211924 A JP H07211924A JP 1781194 A JP1781194 A JP 1781194A JP 1781194 A JP1781194 A JP 1781194A JP H07211924 A JPH07211924 A JP H07211924A
Authority
JP
Japan
Prior art keywords
groove
schottky
resin
insulating film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1781194A
Other languages
Japanese (ja)
Inventor
Takashi Taguchi
隆志 田口
Yutaka Aoki
豊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP1781194A priority Critical patent/JPH07211924A/en
Publication of JPH07211924A publication Critical patent/JPH07211924A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a guard ring by self-alignment by forming a void between a Schottky metal and insulating film and a groove below the void and filling the void and groove with an insulator. CONSTITUTION:After etching an insulating film 4 with a hydrofluoric acid-based etchant from an opening 50 by using a photoresist 5 as a mask, a metallic layer 60 (Schottky metal 6) composed of titanium is formed. As a result, a void 7 is formed between the side wall of the insulating film 4 forming the opening 50 and that of the metallic 6 formed in the opening 50. Then a groove 8 is formed by performing reactive ion etching through the void 7 and a polyimide resin 90 is applied to the surface of the insulating film 4 until the surface of the resin 90 becomes flat so as to fill up the groove with the resin 90. The filling of the fine groove 8 with the resin 90 is performed in such a way that, after applying the resin 9, the periphery of the groove 8 is evacuated to a vacuum so as to remove air from the groove 8, and then, the periphery is returned to the atmospheric pressure. Then, the resin 90 is removed by oxygen ashing until the metal 6 is exposed. As a result, a guard ring 9 can be formed by using the resin 90 filling the groove 8 as an insulator.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ガードリング構造及び
その製造方法に特徴を有するショットキーダイオードに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Schottky diode having a guard ring structure and a manufacturing method thereof.

【0002】[0002]

【従来技術】ショットキーダイオードの特性を向上させ
るガードリングをショットキー電極に対して精度良く形
成するために、これをセルフアラインで設ける方法が特
開昭59-94462号、特開昭58-66366号公報等に示されてい
る。ここで示される方法によりショットキーダイオード
を形成するためには、熱酸化工程2回、フォトリソグラ
フィー工程2回、エッチング工程6回、シリコン窒化膜
形成工程1回、イオン注入工程1回、イオン注入後熱処
理工程1回、金属蒸着工程3回、蒸着後アニール(50
0℃)工程1回の計17工程が必要である。
2. Description of the Related Art In order to precisely form a guard ring for improving the characteristics of a Schottky diode with respect to a Schottky electrode, a method of providing this by self-alignment is disclosed in JP-A-59-94462 and JP-A-58-66366. It is disclosed in Japanese Patent Publication No. In order to form a Schottky diode by the method shown here, thermal oxidation step 2 times, photolithography step 2 times, etching step 6 times, silicon nitride film forming step 1 time, ion implantation step 1 time, after ion implantation Heat treatment process 1 time, metal deposition process 3 times, post-deposition annealing (50
A total of 17 steps are required, one step at 0 ° C.

【0003】上記のイオン注入後の熱処理温度は、通常
最低でも700℃以上の高温が必要である。上記の文献
では、シリコンを用いたショットキーダイオードであ
る。この方法を、より高周波特性に優れるGaAsショット
キーダイオードの製造に応用する場合について考察す
る。
The heat treatment temperature after the above-mentioned ion implantation is usually required to be as high as 700 ° C. or higher. In the above literature, it is a Schottky diode using silicon. The case where this method is applied to the production of a GaAs Schottky diode which is superior in high frequency characteristics will be considered.

【0004】GaAsの場合、熱酸化により酸化膜が形成さ
れないのでCVD法等によって形成する必要がある。こ
の場合、特開昭59-94462号公報の図2(d) に示されるよ
うな開口部分にのみ選択的な酸化膜形成を形成すること
ができない。このため、GaAsでは、セルフアラインな工
程がここで途切れてしまい、セルフアラインで形成でき
なくなる。また、イオン注入後の熱処理に必要な高温で
はGaAsが分解してしまうため、分解を防止する為のキャ
ップ層(シリコン窒化膜等)の形成および除去工程が必
要となる。従って、この方法では、工程数が更に増大し
てしまう。
In the case of GaAs, since an oxide film is not formed by thermal oxidation, it is necessary to form it by the CVD method or the like. In this case, selective oxide film formation cannot be formed only in the opening portion as shown in FIG. 2 (d) of JP-A-59-94462. Therefore, in GaAs, the self-aligned process is interrupted here, and the self-aligned process cannot be performed. Further, since GaAs is decomposed at the high temperature required for the heat treatment after the ion implantation, it is necessary to form and remove the cap layer (silicon nitride film or the like) to prevent the decomposition. Therefore, this method further increases the number of steps.

【0005】更に、イオン注入装置はかなり大がかりな
装置であり、設備に大きな費用を必要とする。これらの
点が、従来示されている方法によりガードリング付きセ
ルフアラインGaAsショットキーダイオードを形成する上
での問題点となる。
Further, the ion implantation apparatus is a fairly large-scale apparatus and requires a large amount of cost for equipment. These points are problems in forming a self-aligned GaAs Schottky diode with a guard ring by the method shown in the related art.

【0006】また、ショットキー電極そのものをマスク
とし、サイドエッチングした絶縁膜との空隙を通してイ
オン注入する方法も提案されている(特開昭58-66366号
公報)。この考え方を用いれば、GaAsの場合においても
セルフアラインでガードリングを形成できる。「ショッ
トキー電極そのものをマスクとしサイドエッチングした
絶縁膜の空隙を通して基板にイオン注入する」という方
法をGaAsに応用するとすれば、図5に示すようになる。
A method has also been proposed in which the Schottky electrode itself is used as a mask and ion implantation is performed through a gap with the side-etched insulating film (JP-A-58-66366). Using this concept, the guard ring can be formed by self-alignment even in the case of GaAs. If the method of "implanting ions into the substrate through the gap of the side-etched insulating film using the Schottky electrode itself as a mask" is applied to GaAs, it will be as shown in FIG.

【0007】先ず、n-GaAs2上に酸化膜4を形成し(図
5の(1))、レジスト5をパターンニングして開口部50
を形成する(図5の(2))。次に、この開口部50を通し
て酸化膜4をエッチング(サイドエッチング)した後に
電極金属を蒸着する(図5の(3))。次に、これを有機溶
剤に浸漬して不要レジスト及びリフトオフによりレジス
トと共に不要金属を除去した後に酸化膜4とショットキ
ー電極6の空隙部7を通してp型を形成する不純物をイ
オン注入する(図5の(4))。次に、これにGaAs分解防止
のための保護膜を被覆して熱処理を行い、再び保護膜を
除去する(図5の(5))。
First, the oxide film 4 is formed on the n-GaAs 2 ((1) in FIG. 5), the resist 5 is patterned, and the opening 50 is formed.
Are formed ((2) in FIG. 5). Next, after etching (side etching) the oxide film 4 through the opening 50, an electrode metal is deposited ((3) in FIG. 5). Next, this is immersed in an organic solvent to remove unnecessary resist and unnecessary metal together with the resist by lift-off, and then ion implantation of impurities that form p-type through the voids 7 in the oxide film 4 and the Schottky electrode 6 (FIG. 5). (4)). Next, this is covered with a protective film for preventing GaAs decomposition and heat-treated to remove the protective film again ((5) in FIG. 5).

【0008】[0008]

【発明が解決しようとする課題】この方法によれば、イ
オン注入のマスクとしてショットキー電極を兼用してい
るために特開昭59-94462号公報の場合より工程数の低減
が可能である。一方、ショットキー電極がイオン注入後
の熱処理に曝されるため、700℃以上の高温に曝され
てもショットキー特性が変化しないような金属が必要と
なる。このような金属としてはモリブデン、タングステ
ン、タンタルあるいはタングステンシリサイドのような
高融点のものが知られている。しかしながら、高融点金
属を蒸着する際には熱輻射が大きく基板温度が上昇する
ために、微細なショットキー電極を形成するレジストパ
ターンが崩れて形状が変形したり、リフトオフができな
くなったりする問題が発生する。また、先に述べたよう
なイオン注入に伴う問題点は依然として残る。
According to this method, since the Schottky electrode is also used as a mask for ion implantation, the number of steps can be reduced as compared with the case of JP-A-59-94462. On the other hand, since the Schottky electrode is exposed to the heat treatment after ion implantation, a metal that does not change the Schottky characteristics even when exposed to a high temperature of 700 ° C. or higher is required. As such a metal, one having a high melting point such as molybdenum, tungsten, tantalum or tungsten silicide is known. However, when the refractory metal is vapor-deposited, since the heat radiation is large and the substrate temperature rises, there is a problem that the resist pattern forming the minute Schottky electrode collapses and the shape is deformed, or lift-off cannot be performed. Occur. Further, the problems associated with the ion implantation as described above still remain.

【0009】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、ショットキーダイオード
における耐圧の向上と製造の容易化を図ることである。
特に、高温工程の原因となっているイオン注入を行うこ
となくガードリングをセルフアラインで形成すること
で、耐圧の向上と製造の容易化を図ることである。
The present invention has been made to solve the above problems, and an object of the present invention is to improve the breakdown voltage of a Schottky diode and facilitate its manufacture.
Particularly, by forming the guard ring by self-alignment without performing the ion implantation that causes the high temperature process, the withstand voltage is improved and the manufacturing is facilitated.

【0010】又、低温でガードリングを形成することに
より、GaAsのショットキーダイオードの製造を容易にす
ることである。
Another object of the present invention is to facilitate the production of a GaAs Schottky diode by forming a guard ring at a low temperature.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、半導体上にショットキー障壁を形成す
る金属とその周囲に絶縁膜を設けてなるショットキーダ
イオードにおいて、ショットキー金属と絶縁膜の間に空
隙が形成され、その空隙及び空隙の下部に形成された溝
に絶縁物が充填されていることを特徴とする。
The structure of the invention for solving the above-mentioned problems is, in a Schottky diode formed by providing a metal forming a Schottky barrier on a semiconductor and an insulating film around the metal, a Schottky metal A void is formed between the insulating films, and an insulator is filled in the void and a groove formed under the void.

【0012】又、請求項2の発明は、半導体をGaAsとし
たことを特徴とする。
The invention of claim 2 is characterized in that the semiconductor is GaAs.

【0013】又、請求項3の発明は、溝に充填された絶
縁物を樹脂としたことを特徴とする。
The invention of claim 3 is characterized in that the insulating material filled in the groove is made of resin.

【0014】又、請求項4の発明は、製造方法の発明で
あり、半導体上にショットキー障壁を形成するショット
キー金属とその周囲に絶縁膜を設けてなるショットキー
ダイオードの製造方法において、ショットキー金属と絶
縁膜の間に空隙を該絶縁膜のサイドエッチングで形成
し、ショットキー金属と絶縁膜とをマスクとして空隙を
通して、その空隙の下部の半導体に溝を形成し、溝及び
空隙に絶縁物を充填することを特徴とする。
Further, the invention of claim 4 is the invention of a manufacturing method, wherein in the method of manufacturing a Schottky diode comprising a Schottky metal forming a Schottky barrier on a semiconductor and an insulating film around the Schottky metal, An air gap is formed between the key metal and the insulating film by side etching of the insulating film, and the Schottky metal and the insulating film are used as a mask to pass through the air gap to form a groove in the semiconductor below the air gap. It is characterized in that the object is filled.

【0015】[0015]

【作用及び発明の効果】本発明では、ガードリングを、
ショットキー金属と絶縁膜の間に形成された空隙及びそ
の空隙の下部に形成された溝に充填された絶縁物によっ
て形成している。即ち、半導体と直接接合しているショ
ットキー金属の周囲部分直下の半導体部分に絶縁物が埋
め込まれている構造となる。よって、電界強度が最大と
なるショットキー金属の周囲部分直下が絶縁体となるた
めに絶縁破壊が防止される。
In the present invention, the guard ring is
It is formed by a gap formed between the Schottky metal and the insulating film and an insulator filled in a groove formed under the gap. That is, the insulator is embedded in the semiconductor portion immediately below the peripheral portion of the Schottky metal that is directly joined to the semiconductor. Therefore, the insulating layer is provided immediately below the peripheral portion of the Schottky metal where the electric field strength is maximum, so that dielectric breakdown is prevented.

【0016】絶縁物の充填は、従来のようにイオン注入
後の高温熱処理を必要としないため、半導体基板を高温
に加熱することなく行うことができる。この結果、高温
処理と熱分解するようなGaAsショットキーダイオードに
本構造を用いると、特に有効である。即ち、加熱処理を
必要としないために、熱分解に対する保護膜の形成及び
除去の工程を必要としなくなり、製造が容易となる。
Since the high temperature heat treatment after the ion implantation is not required unlike the conventional case, the filling of the insulating material can be performed without heating the semiconductor substrate to a high temperature. As a result, it is particularly effective to use this structure for a GaAs Schottky diode which undergoes thermal decomposition when subjected to high temperature treatment. That is, since the heat treatment is not required, the steps of forming and removing the protective film against thermal decomposition are not required, which facilitates the manufacturing.

【0017】又、溝に充填される絶縁物を樹脂とするこ
とで、充填処理が容易となり、しかも比較的低温度で充
填処理が可能となる。この結果、ショットキー金属に高
融点金属を使用する必要がなくなり、基板が金属蒸着時
に熱輻射により高温となることがなく、レジストパター
ンの崩れ等が防止されるため、微細パターンが可能とな
る。
Further, by using a resin as the insulator to be filled in the groove, the filling process is facilitated and the filling process can be performed at a relatively low temperature. As a result, there is no need to use a refractory metal as the Schottky metal, the substrate does not reach a high temperature due to heat radiation during metal deposition, and the resist pattern is prevented from collapsing, so that a fine pattern is possible.

【0018】又、製造方法の発明は、ショットキー金属
と絶縁膜の間に空隙を該絶縁膜のサイドエッチングで形
成し、ショットキー金属と絶縁膜とをマスクとして空隙
を通して、その空隙の下部の半導体に溝を形成し、溝及
び空隙に絶縁物を充填するという方法であるため、溝及
び絶縁物の充填がショットキー金属をマスクとして自己
整合的に実現できるため、製造工程が減少し、製造が極
めて容易となる。
Further, in the invention of the manufacturing method, a void is formed between the Schottky metal and the insulating film by side etching of the insulating film, the Schottky metal and the insulating film are used as a mask to pass through the void, and a space below the void is formed. Since the method is to form a groove in a semiconductor and fill the groove and the void with an insulating material, the filling of the groove and the insulating material can be realized in a self-aligned manner using the Schottky metal as a mask. Becomes extremely easy.

【0019】[0019]

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。第1実施例 図1及び図2は本発明のショットキーダイオードの製造
工程を示したものである。先ず、図1の(1) に示すよう
に、不純物濃度2×1018cm-3にドープされた n+ -GaAs
基板1上に不純物濃度5×1016cm-3にドープされたn-Ga
As層2を1μmの厚さに形成する。 n+ -GaAs 基板1の
不純物濃度は抵抗を低くするために、なるべく高濃度に
ドープする方が望ましい。
EXAMPLES The present invention will be described below based on specific examples. First Embodiment FIG. 1 and FIG. 2 show the manufacturing process of the Schottky diode of the present invention. First, as shown in (1) of FIG. 1, n + -GaAs doped with an impurity concentration of 2 × 10 18 cm -3
N-Ga doped with an impurity concentration of 5 × 10 16 cm -3 on the substrate 1
The As layer 2 is formed to a thickness of 1 μm. The impurity concentration of the n + -GaAs substrate 1 is preferably as high as possible in order to reduce the resistance.

【0020】また、n-GaAs層2の不純物濃度は必要な耐
圧によって決まる。ここで示した5×1016cm-3の場合の
理論的な耐圧は23V程度であり、この時の空乏層幅は
0.8μmである。ここではこれに少し余裕をもたせて
厚さ1μmとした。必要な耐圧によりn-GaAs層2の不純
物濃度と厚さは適宜決定される。
The impurity concentration of the n-GaAs layer 2 depends on the required breakdown voltage. The theoretical breakdown voltage in the case of 5 × 10 16 cm −3 shown here is about 23 V, and the depletion layer width at this time is 0.8 μm. Here, the thickness is set to 1 μm with some allowance. The impurity concentration and the thickness of the n-GaAs layer 2 are appropriately determined according to the required breakdown voltage.

【0021】次に、この n+ -GaAs 基板1の裏面に、Au
-Ge/Ni/Au からなるオーム性電極3を蒸着により形成し
た。次に、n-GaAs層2の上に、SiO2膜からなる絶縁膜4
を、例えばプラズマCVD法によって300nmの厚さ
に形成した。図1の(1)はこの工程までに形成された構
造を示している。
Next, on the back surface of the n + -GaAs substrate 1, Au
An ohmic electrode 3 made of -Ge / Ni / Au was formed by vapor deposition. Next, on the n-GaAs layer 2, an insulating film 4 made of a SiO 2 film is formed.
Was formed to a thickness of 300 nm by, for example, the plasma CVD method. FIG. 1A shows the structure formed up to this step.

【0022】次に、図1の(2)に示すように、絶縁膜4
上にフォトレジスト5を一様に塗布して所定パターンに
露光した後にモノクロロベンゼンによる処理および現像
をおこなうことにより、オーバーハングを有するレジス
ト開口部50をショットキー電極の形成領域に形成し
た。
Next, as shown in FIG. 1B, the insulating film 4
Photoresist 5 was uniformly applied on the resist, exposed to a predetermined pattern, and then treated with monochlorobenzene and developed to form resist openings 50 having overhangs in the regions where Schottky electrodes were formed.

【0023】次に、図1の(3)に示すように、フォトレ
ジスト50をマスクとして、開口部50からフッ酸系エ
ッチング液を用いて絶縁膜4をエッチングした後に、真
空蒸着によりチタンからなる金属層60を一様に形成し
た。開口部50のn-GaAs層2の表面に直接接合している
金属層60がショットキー金属6となる。このショット
キー金属6の厚さは、300nmである。ここではショ
ットキー金属6としてチタンを用いたが、金やアルミ
等、ショットキー接合を形成する金属であれば何でも良
い。
Next, as shown in FIG. 1C, the photoresist 50 is used as a mask to etch the insulating film 4 from the opening 50 using a hydrofluoric acid-based etching solution, and then the film is made of titanium by vacuum evaporation. The metal layer 60 was formed uniformly. The metal layer 60 directly bonded to the surface of the n-GaAs layer 2 in the opening 50 becomes the Schottky metal 6. The thickness of this Schottky metal 6 is 300 nm. Here, titanium is used as the Schottky metal 6, but any metal such as gold or aluminum that forms a Schottky junction may be used.

【0024】フッ酸系エッチング液は絶縁膜4をエッチ
ングするがGaAsを侵さない。この性質を利用して、エッ
チング時間を長くすることで、横方向にのみエッチング
が進行し、レジスト5のエッジ部の下側の絶縁膜4をエ
ッチングすることができる。この結果、開口部50を形
成する絶縁膜4の側壁と開口部50に形成されたショト
キー金属6の側壁との間には、空隙7が形成される。エ
ッチング液はGaAsを侵さないが絶縁膜4をエッチングす
るものであれば、他のエッチング液も用いることができ
る。次に、有機溶剤を用いてフォトレジスト5を除去す
るリフトオフ法により、フォトレジスト5上に堆積して
いる金属層60を除去した。
The hydrofluoric acid type etching solution etches the insulating film 4, but does not attack GaAs. By utilizing this property and lengthening the etching time, the etching proceeds only in the lateral direction, and the insulating film 4 below the edge portion of the resist 5 can be etched. As a result, a gap 7 is formed between the side wall of the insulating film 4 forming the opening 50 and the side wall of the Schottky metal 6 formed in the opening 50. As the etching liquid, other etching liquids can be used as long as they do not attack GaAs but etch the insulating film 4. Next, the metal layer 60 deposited on the photoresist 5 was removed by a lift-off method of removing the photoresist 5 using an organic solvent.

【0025】次に、図1の(4)に示すように、空隙7を
通して反応性イオンエッチングにより深さ900nmの
溝8を形成した。このエッチングはドライ方式に限ら
ず、ウエット方式でも良い。次に、図1の(5)に示すよ
うに、絶縁膜4の表面にポリイミド樹脂9を塗布して平
坦化することで、溝8にポリイミド樹脂90を充填し
た。微細な溝8の内部に樹脂90を充填するため、樹脂
塗布後に周囲を真空状態として内部の空気を抜き、その
後に大気圧に戻すことにより微細な溝8内への充填を行
った。樹脂90の硬化は150℃程度にて行った。
Next, as shown in FIG. 1 (4), a groove 8 having a depth of 900 nm was formed by reactive ion etching through the void 7. This etching is not limited to the dry method, but may be the wet method. Next, as shown in (5) of FIG. 1, the polyimide resin 9 was applied to the surface of the insulating film 4 and planarized, so that the groove 8 was filled with the polyimide resin 90. In order to fill the inside of the fine groove 8 with the resin 90, the surrounding air was evacuated after application of the resin to evacuate the inside air, and then the atmospheric pressure was returned to fill the inside of the fine groove 8. The resin 90 was cured at about 150 ° C.

【0026】次に、図1の(6)に示すように、酸素アッ
シングによりショットキー金属6が露出されるまで樹脂
90を除去した。これにより、溝8に充填された樹脂9
0が絶縁物としてのガードリング9となる。
Next, as shown in FIG. 1 (6), the resin 90 was removed by oxygen ashing until the Schottky metal 6 was exposed. As a result, the resin 9 filled in the groove 8
0 serves as a guard ring 9 as an insulator.

【0027】次に、図2に示すように、ショットキー金
属6、ガードリング9、一部の絶縁膜4の上に選択的
に、金からなる配線金属12をリフトオフ法により形成
した。このようにして、ショットキーダイオードを製造
した。
Next, as shown in FIG. 2, a wiring metal 12 made of gold was selectively formed on the Schottky metal 6, the guard ring 9 and a part of the insulating film 4 by a lift-off method. In this way, a Schottky diode was manufactured.

【0028】以上示したように、本発明では、イオン注
入を用いないためショットキー金属6の形成後の工程中
での最高温度は樹脂90の硬化時の150℃であり、こ
の程度の温度であればショットキー金属6に高融点金属
を使わなくても特性を低下させることはない。
As described above, in the present invention, since the ion implantation is not used, the maximum temperature in the process after the formation of the Schottky metal 6 is 150 ° C. at the time of curing the resin 90, and at this temperature. If so, the characteristics will not be deteriorated without using a refractory metal for the Schottky metal 6.

【0029】また、ここでの工程数は酸化膜形成工程1
回、フォトリソグラフィー工程2回、エッチング工程3
回、金属蒸着工程3回、樹脂塗布工程1回、樹脂熱硬化
工程1回の計11工程であり、特開昭59-94462号公報に
記載の従来の製造方法の17工程に比べて工程が簡略で
あることがわかる。
Further, the number of steps here is the oxide film forming step 1
Times, photolithography process 2 times, etching process 3
11 steps including a metal vapor deposition step, a resin deposition step, and a resin thermosetting step, a total of 11 steps, which are more than the 17 steps of the conventional manufacturing method described in JP-A-59-94462. It turns out to be simple.

【0030】この構造がガードリングとして機能するこ
とを次に述べる。図6に示したガードリングの無い構造
では、空乏層幅が最も小さくなるd2 の部分が最も電位
勾配が大きくなるため、この部分が降伏を起こす。しか
し本発明のショットキーダイオードでは、このd2 の部
分に絶縁体である樹脂90が存在するために電流通路と
なり得ず、この部分での降伏が防止できる。この様子を
図3に示す。このショットキーダイオードの降伏は図3
の空乏層d1 の部分で起こることになるが、ここでの電
位勾配は図6のd2 の部分より小さいため、より高い電
圧まで降伏しない。即ち、耐圧向上が図れることにな
る。
The function of this structure as a guard ring will be described below. In the structure without the guard ring shown in FIG. 6, the potential gradient becomes largest at the part of d 2 where the width of the depletion layer is smallest, so that this part causes breakdown. However, in the Schottky diode of the present invention, since the resin 90 as an insulator is present in this d 2 portion, it cannot serve as a current path, and breakdown at this portion can be prevented. This state is shown in FIG. The breakdown of this Schottky diode is shown in Fig. 3.
Of the depletion layer d 1 , but the potential gradient here is smaller than the portion of d 2 in FIG. 6, so that it does not break down to a higher voltage. That is, the breakdown voltage can be improved.

【0031】この構造は、例えば特開昭59-94462号公報
や特開昭58-66366号公報等に示されるように、従来のガ
ードリングが半導体動作層(例えばn型)と反対の極性
の半導体(例えばp型)で形成されているのに対し、本
発明では、ガードリング9が絶縁体である樹脂90によ
り形成されている点において異なる。
In this structure, as shown in, for example, Japanese Patent Laid-Open Nos. 59-94462 and 58-66366, the conventional guard ring has a polarity opposite to that of the semiconductor operation layer (for example, n-type). In contrast to being formed of a semiconductor (for example, p-type), the present invention is different in that the guard ring 9 is formed of a resin 90 which is an insulator.

【0032】第2実施例 次に本発明の第2実施例を示す。第1実施例が裏側にオ
ーム性電極3を設けた縦型構造であるのに対して、本実
施例はオーム性電極3とショットキー電極6とを同一面
に設けたプレーナ構造であり、集積化に適する。図4に
この構造を示す。
Second Embodiment Next, a second embodiment of the present invention will be shown. The first embodiment has a vertical structure in which the ohmic electrode 3 is provided on the back side, whereas the present embodiment has a planar structure in which the ohmic electrode 3 and the Schottky electrode 6 are provided on the same surface, which is integrated. Suitable for conversion. This structure is shown in FIG.

【0033】半絶縁性GaAs基板21上に n+ -GaAs 層2
2とn-GaAs層2が積層されている。この素子の周囲部分
はn-GaAs層2がエッチング除去され、露出した n+ -GaA
s 層22にオーム性電極3が形成されている。また、中
央部には第1実施例で示した方法と同様な方法により、
樹脂から成るガードリング9とショットキー電極6とが
形成されている。オーム性電極3の形成は350℃程度
の熱処理が必要なため、ショットキー電極6を形成する
前に実施する。ショットキー電極6は第1実施例と同様
な構造であるため、絶縁体であるガードリング9により
耐圧が向上する。
The n + -GaAs layer 2 is formed on the semi-insulating GaAs substrate 21.
2 and the n-GaAs layer 2 are laminated. The n-GaAs layer 2 was removed by etching at the peripheral portion of this device, and the exposed n + -GaA
The ohmic electrode 3 is formed on the s layer 22. Further, in the central part, by the same method as the method shown in the first embodiment,
A guard ring 9 made of resin and a Schottky electrode 6 are formed. Since the formation of the ohmic electrode 3 requires heat treatment at about 350 ° C., it is performed before the formation of the Schottky electrode 6. Since the Schottky electrode 6 has the same structure as that of the first embodiment, the breakdown voltage is improved by the guard ring 9 which is an insulator.

【0034】[0034]

【発明の変形例】上記第1実施例及び第2実施例では、
溝8に充填される絶縁物としてポリイミド樹脂を用いた
が他の熱硬化性樹脂を用いることができる。熱硬化性樹
脂の場合には溝8に充填後に低温加熱処理により硬化す
ることから溝8への絶縁物の充填が容易となる。塗布装
置を考慮すれば熱可塑性樹脂でも用いることができる。
樹脂以外の絶縁物としては、SOG(スピンオングラ
ス)のような酸化物絶縁体を用いても良い。溝8の深さ
は、図3に示すようにショットキー金属6直下の空乏層
の深さd1よりも深ければ良い。溝8の断面形状は長方
形で示されているが、ウエットエッチングの場合のよう
に深さ方向に断面積が小さくなる三角形でも良い。本発
明は、ショットキーダイオードの個別素子として形成し
ても、集積回路上の一素子として形成しても良い。本発
明は微細加工が可能なことから集積回路において有効で
ある。本発明のショットキーダイオードを特にGaAsで形
成した場合には、マイクロ波を受信してこれをエネルギ
ーに変換するための整流素子として用いることができ
る。例えば、金属配管内に配設されたマイクロロボット
を駆動するために、金属配管を導波管としてマイクロ波
で電力を供給し、このマイクロ波をショットキーダイオ
ードで整流して高電圧を得るの用いられる。本発明のシ
ョットキーダイオードによれば、製造が容易であるばか
りでなく耐圧が向上することから、高電圧を得ることが
必要な整流素子として用いることがてきる。
MODIFICATION OF THE INVENTION In the first and second embodiments described above,
Although the polyimide resin is used as the insulator filled in the groove 8, other thermosetting resin can be used. In the case of a thermosetting resin, it is easy to fill the groove 8 with an insulating material because it is hardened by a low temperature heat treatment after filling the groove 8. If a coating device is considered, a thermoplastic resin can also be used.
An oxide insulator such as SOG (spin on glass) may be used as the insulator other than the resin. The depth of the groove 8 may be deeper than the depth d 1 of the depletion layer directly below the Schottky metal 6 as shown in FIG. Although the cross-sectional shape of the groove 8 is shown as a rectangle, it may be a triangle whose cross-sectional area decreases in the depth direction as in the case of wet etching. The present invention may be formed as an individual element of a Schottky diode or as an element on an integrated circuit. The present invention is effective in an integrated circuit because fine processing is possible. When the Schottky diode of the present invention is made of GaAs, it can be used as a rectifying element for receiving microwaves and converting the microwaves into energy. For example, in order to drive a micro robot arranged in a metal pipe, power is supplied by microwaves using the metal pipe as a waveguide, and the microwave is rectified by a Schottky diode to obtain a high voltage. To be According to the Schottky diode of the present invention, not only is it easy to manufacture, but also the breakdown voltage is improved, so that it can be used as a rectifying element that requires a high voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例にかかるショットキーダイ
オードの製造工程を示した説明図。
FIG. 1 is an explanatory view showing a manufacturing process of a Schottky diode according to a first embodiment of the present invention.

【図2】第1実施例にかかるショットキーダイオードの
製造工程を示した図1に続く説明図。
2 is an explanatory view following the manufacturing process of the Schottky diode according to the first embodiment, following FIG. 1. FIG.

【図3】第1実施例にかかるショットキーダイオードの
耐圧向上を説明するための説明図。
FIG. 3 is an explanatory view for explaining improvement of breakdown voltage of the Schottky diode according to the first embodiment.

【図4】本発明の第1実施例にかかるショットキーダイ
オードの構造を示した説明図。
FIG. 4 is an explanatory view showing the structure of a Schottky diode according to the first embodiment of the present invention.

【図5】従来方法をGaAsショットキーダイオードの製造
に応用した場合の工程を示した説明図。
FIG. 5 is an explanatory diagram showing a process when the conventional method is applied to the manufacture of a GaAs Schottky diode.

【図6】従来のショットキーダイオードの耐圧を説明す
る説明図。
FIG. 6 is an explanatory diagram illustrating the breakdown voltage of a conventional Schottky diode.

【符号の説明】[Explanation of symbols]

1… n+ -GaAs 基板 2…n-GaAs層 3…オーム性電極 4…絶縁膜 5…フォトレジスト 6…ショットキー金属 7…空隙 8…溝 9…ガードリング 12…配線金属 50…開口部 90…ポリイミド樹脂1 ... n + -GaAs substrate 2 ... n-GaAs layer 3 ... Ohmic electrode 4 ... Insulating film 5 ... Photoresist 6 ... Schottky metal 7 ... Void 8 ... Groove 9 ... Guard ring 12 ... Wiring metal 50 ... Opening 90 ... Polyimide resin

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体上にショットキー障壁を形成する
ショットキー金属とその周囲に絶縁膜を設けてなるショ
ットキーダイオードにおいて、 該ショットキー金属と絶縁膜の間に空隙が形成され、そ
の空隙及び空隙の下部に形成された溝に絶縁物が充填さ
れていることを特徴とするショットキーダイオード。
1. A Schottky diode comprising a Schottky metal forming a Schottky barrier on a semiconductor and an insulating film surrounding the Schottky metal, wherein a void is formed between the Schottky metal and the insulating film. A Schottky diode characterized in that an insulating material is filled in a groove formed in a lower portion of the void.
【請求項2】 前記半導体がGaAsであることを特徴とす
る特許請求の範囲第1項記載のショットキーダイオー
ド。
2. The Schottky diode according to claim 1, wherein the semiconductor is GaAs.
【請求項3】 前記溝に充填された絶縁物が樹脂である
ことを特徴とする特許請求の範囲第1項記載のショット
キーダイオード。
3. The Schottky diode according to claim 1, wherein the insulator filled in the groove is a resin.
【請求項4】 半導体上にショットキー障壁を形成する
ショットキー金属とその周囲に絶縁膜を設けてなるショ
ットキーダイオードの製造方法において、 該ショットキー金属と絶縁膜の間に空隙を該絶縁膜のサ
イドエッチングで形成し、 前記ショットキー金属と前記絶縁膜とをマスクとして前
記空隙を通して、その空隙の下部の半導体に溝を形成
し、 前記溝及び前記空隙に絶縁物を充填することを特徴とす
るショットキーダイオードの製造方法。
4. A method of manufacturing a Schottky diode comprising a Schottky metal forming a Schottky barrier on a semiconductor and an insulating film surrounding the Schottky metal, wherein a gap is provided between the Schottky metal and the insulating film. And forming a groove in the semiconductor below the void through the void using the Schottky metal and the insulating film as a mask, and filling the trench and the void with an insulator. Schottky diode manufacturing method.
JP1781194A 1994-01-17 1994-01-17 Schottky diode and its manufacture Pending JPH07211924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1781194A JPH07211924A (en) 1994-01-17 1994-01-17 Schottky diode and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1781194A JPH07211924A (en) 1994-01-17 1994-01-17 Schottky diode and its manufacture

Publications (1)

Publication Number Publication Date
JPH07211924A true JPH07211924A (en) 1995-08-11

Family

ID=11954122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1781194A Pending JPH07211924A (en) 1994-01-17 1994-01-17 Schottky diode and its manufacture

Country Status (1)

Country Link
JP (1) JPH07211924A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314132C (en) * 2001-07-27 2007-05-02 三洋电机株式会社 Schottky-barrier diode and its manufacture
CN1314131C (en) * 2001-07-27 2007-05-02 三洋电机株式会社 Schottky-barrier diode and its manufacture
JP2008021689A (en) * 2006-07-11 2008-01-31 Fuji Electric Device Technology Co Ltd Semiconductor device
CN102336388A (en) * 2010-07-22 2012-02-01 上海华虹Nec电子有限公司 Preparation method of pressure-sensitive transducer
CN102789979A (en) * 2012-08-22 2012-11-21 上海宏力半导体制造有限公司 Schottky diode and method of formation of Schottky diode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314132C (en) * 2001-07-27 2007-05-02 三洋电机株式会社 Schottky-barrier diode and its manufacture
CN1314131C (en) * 2001-07-27 2007-05-02 三洋电机株式会社 Schottky-barrier diode and its manufacture
JP2008021689A (en) * 2006-07-11 2008-01-31 Fuji Electric Device Technology Co Ltd Semiconductor device
CN102336388A (en) * 2010-07-22 2012-02-01 上海华虹Nec电子有限公司 Preparation method of pressure-sensitive transducer
CN102789979A (en) * 2012-08-22 2012-11-21 上海宏力半导体制造有限公司 Schottky diode and method of formation of Schottky diode

Similar Documents

Publication Publication Date Title
CA1205922A (en) Self-aligned manufacture of fet
KR100296805B1 (en) Semiconductor device manufacturing method
JPH07335674A (en) Iii-v family semiconductor gate structure and its preparation
JP2891204B2 (en) Method for manufacturing semiconductor device
US20010034109A1 (en) Trench seimconductor devices reduced trench pitch
US20170110329A1 (en) Local semiconductor wafer thinning
US6498108B2 (en) Method for removing surface contamination on semiconductor substrates
JPH0532911B2 (en)
KR940000750B1 (en) Semiconductor device and manufacturing method thereof
KR100315841B1 (en) Methods for making high-aspect ratio holes in semiconductor and its application to a gate damascene process for sub-0.05 micrometer mosfets
US6790753B2 (en) Field plated schottky diode and method of fabrication therefor
KR940008260B1 (en) Integrated circuit device
JPH07211924A (en) Schottky diode and its manufacture
EP0095654B1 (en) Method of manufacturing semiconductor device, including a step of patterning a conductor layer
JPH1074939A (en) Power mosfet
US8748204B2 (en) Structure and method for III-nitride device isolation
EP0057605B1 (en) A schottky-barrier gate field effect transistor and a process for the production of the same
EP0463669B1 (en) A method of manufacturing a semiconductor device
JP7294156B2 (en) Semiconductor device manufacturing method
JPH05243262A (en) Manufacture of semiconductor device
JP2951056B2 (en) Method for manufacturing field effect transistor
KR100211941B1 (en) Method for fabricating heterojunction bipolar device
KR910007115B1 (en) Mosfet device and its manufacturing method
KR0150487B1 (en) Fabrication method of t-shape metal electrode
EP0684633A2 (en) Method for manufacturing a semiconductor device