JPH09260616A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH09260616A JPH09260616A JP8070132A JP7013296A JPH09260616A JP H09260616 A JPH09260616 A JP H09260616A JP 8070132 A JP8070132 A JP 8070132A JP 7013296 A JP7013296 A JP 7013296A JP H09260616 A JPH09260616 A JP H09260616A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- threshold value
- writing
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000014759 maintenance of location Effects 0.000 description 37
- 230000007935 neutral effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
でき、全体としてのデータ保持能力の向上をはかる。 【解決手段】 n型Si基板60上のpウェル61上に
浮遊ゲート64と制御ゲート66を積層したMOS−F
ET構造のメモリセルを有する多値のEEPROMにお
いて、メモリセルのデータ保持特性を調べるために、
“3”が書き込まれたセルに対し、浮遊ゲート64に正
の電荷をデータが消えない程度に注入し、しきい値がV
(retention) より下がればそのセルはしきい値が下がら
ないセルに比べ書き込み後の放置でデータが速く抜けや
すいセルと判定し、該判定されたセルを含むブロックの
データを、他のブロックに再書き込みすること。
Description
可能な不揮発性半導体記憶装置に係わり、特にデータ保
持機能の改良をはかった不揮発性半導体記憶装置に関す
る。
記憶装置の一つとして、半導体基板上浮遊ゲート(電荷
蓄積層)と制御ゲートを積層したMOS−FET構造の
メモリセルを用いたものが知られている。このメモリセ
ルでは、電荷蓄積層は周囲を絶縁膜で覆われているた
め、一度電荷蓄積層に蓄えられた電荷は直ぐには無くな
らない。しかし、長時間放置しておくと電荷は抜けてい
き、やがて電荷のない中性状態に近付く。よって、メモ
リセルのしきい値は長時間放置で、電荷のない中性状態
に対応した一つの値(中性Vt)に収束する。
しきい値がαVからβVの間に入っている必要がある。
この場合は、中性Vtに近い方の値をαとすると、αが
中性Vtから離れているほど電界効果でセルのしきい値
の時間変化率(δVt/δt)が大きくなり、よってセ
ルのしきい値はαVから外れやすくなる。つまり、デー
タは失われやすくなる。特に、4値以上の多値データを
1つのセルに持たせようとすると、多値の内のあるデー
タはどうしてもしきい値が中性Vtから遠くなり、電界
効果によりデータ保持の寿命が短くなると言う問題があ
った。
半導体記憶装置では、各セルの特性のばらつきを避ける
ことはできず、同じ値のデータを記憶したセルであって
も、データ保持寿命の違いが生じる。そして、データ保
持の寿命が最も短いセルで全体のデータ保持寿命が決ま
ってしまい、1つでもデータ保持時間の短いセルが存在
すると、全体としてのデータ保持能力が大幅に低下する
問題があった。
発性半導体記憶装置においては、書き込み後の放置でセ
ルによってデータが速く無くなるのと無くならないセル
とが有り、寿命の短いセルでデータ保持能力が決まって
いた。
もので、その目的とするところは、データ保持寿命の短
いセルを判定することができ、これを他のセルに置き換
える等することにより、全体としてのデータ保持能力の
向上をはかり得る不揮発性半導体記憶装置を提供するこ
とにある。
な構成を採用している。即ち本発明は、半導体基板上に
電荷蓄積層と制御ゲートを積層したトランジスタからな
るメモリセルを有する不揮発性半導体記憶装置におい
て、前記メモリセルのデータ保持特性を調べるために、
前記電荷蓄積層に該蓄積層に入っている電荷と逆極性の
電荷をデータが消えない程度に注入し、しきい値が所定
値に達するか、それを横切ればそのセルは他のセルに比
べ書き込み後の放置でデータが速く抜けやすいセルと判
定し、該判定されたセルを含むブロックのアドレスを外
部に出力することを特徴とする。
は次のものがあげられる。 (1) データ保持特性を調べるために、そのデータが電荷
蓄積層に正の電荷が入っている場合に対応するならば、
データが消えない程度に電荷蓄積層に負電荷を注入、若
しくは正電荷を電荷蓄積層から抜き去ること。 (2) データ保持特性を調べるために、そのデータが電荷
蓄積層に負の電荷が入っている場合に対応するならば、
データが消えない程度に電荷蓄積層に正電荷を注入、若
しくは負電荷を電荷蓄積層から抜き去ること。 (3) データが速く抜けやすいと判定されたセルを含むブ
ロックのデータを、他のブロックに再書き込みするこ
と。 (作用)i番目(iの数は2以上)のデータを持つセル
はしきい値がα(i)Vからβ(i)Vの間に入ってい
る必要があるとし、以下ではα(i)Vないしβ(i)
Vが中性Vtから一番離れているデータ(ここではj番
目のデータとする)の保持特性を問題にする。ここでは
そのデータの内で、αの方がβより中性Vtに近いとす
る。さらに簡単のため、書き込みを電荷蓄積層への電子
の注入、消去を電子の放出とする(逆でも可)。
みで最も多く電子注入されたデータか、或いは消去後の
書き込みで電子注入されずにしきい値が消去時のままで
あったデータかのいずれかである。ここではj番目のデ
ータは前者の、消去後の書き込みで最も多く電子注入さ
れたデータであるとする(後者でも基本的に方法は同
じ)。
セルに対し、弱い消去動作を加えた後のしきい値と長時
間放置した後のしきい値との関係を示す。横軸が弱い消
去を加えた後の“j”レベル書き込みセルのしきい値で
あり、縦軸が書き込み後に長時間放置した後の“j”レ
ベル書き込みセル(弱い消去動作は加えない)のしきい
値である。図中の曲線で囲まれた範囲が、1つのIC中
のセルが存在する領域である。
込まれたセル同士で比べて、書き込み後の放置でデータ
が速く無くなるセルは、無くなりにくいセルより、弱い
消去動作を加えるとしきい値が負の方向に下がりやす
い。ここで、Vveri“j”とはデータ書き込み直後の
“j”レベル書き込みセルの最小のしきい値、またVre
ad“J−1”とは“j”レベルセルのしきい値がこれ以
下になると誤読み出しされる下限、また弱い消去動作と
はそれを行うことによってセルのしきい値を僅かに負側
に変化させることで、方法はいろいろあり得る。例え
ば、短い時間の消去を行う、又は消去動作で各ノードに
印加する電圧の絶対値を通常の消去動作より下げる等が
ある。
性の相関を利用して、データ保持特性の良くないセルを
予め検知することができる。そして、データ保持特性の
良くないセルを含んだある単位のブロックをスクリーニ
ングして、データ保持特性の良いセルだけを含んだブロ
ックのみを使うことにすれば、結果的にデータ保持特性
の良い半導体メモリを使ったことになる。
をブロックに分け、ブロック毎にデータ保持能力の低い
ビット含んでいるかを検査し、含んでいればそのブロッ
クのデータを他のブロックに再書き込みすることによっ
て、結果的にチップのデータ保持能力を向上させること
ができる。
形態によって説明する。 (第1の実施形態)本実施形態は、4値のNAND型E
EPROMであり、素子構成及び回路構成は従来と基本
的には変わらない。図2(a)(b)は、メモリセルア
レイの1つのNANDセル部分の平面図と等価回路図で
ある。図3(a)(b)は、それぞれ図2(a)のA−
A’及びB−B’断面図である。
ン基板(又はp型ウエル)11に、複数のNANDセル
からなるメモリセルアレイが形成されている。1つのN
ANDセルに着目して説明すると、この例では、8個の
メモリセルM1〜M8が直列接続されて1つのNAND
セルを構成している。メモリセルはそれぞれ、基板11
にトンネル絶縁膜13を介して浮遊ゲート14(14
1 ,142 ,〜,148)を形成し、その上にゲート絶
縁膜15を介して制御ゲート16(161 ,162 〜1
68 )を形成して、構成されている。これらのメモリセ
ルのソース,ドレインであるn型拡散層19は、隣接す
るもの同士共有する形で接続され、これによりメモリセ
ルの複数個が直列接続されている。
各々、メモリセルの浮遊ゲート,制御ゲートと同時に形
成された第1の選択ゲート149 ,169 及び第2の選
択ゲート1410、1610が設けられ、149 と169 さ
らに1410と1610に電気的に接続されている。素子形
成された基板はCVD酸化膜17により覆われ、この上
にビット線18が配設されている。NANDセルの制御
ゲート16は、共通に制御ゲートCG1 ,CG2 〜CG
8 として配設されている。これら制御ゲートはワード線
となる。選択ゲート149 ,169 及び1410,1610
もそれぞれ行方向に連続的に選択ゲートSG1 ,SG2
として配設されている。
クス状に配列されたメモリセルアレイの等価回路を示し
ている。ソース線は、例えば64本のビット線毎につき
1箇所、コンタクトを介してAl,ポリSiなどの基準
電位配線に接続される。この基準電位配線は周辺回路に
接続される。メモリセルの制御ゲート及び第1,第2の
選択ゲートは、行方向に連続的に配設される。通常制御
ゲートにつながるメモリセルの集合を1ページと呼び、
1組のドレイン側(第1の選択ゲート)及びソース側
(第2の選択ゲート)の選択ゲートによって挟まれたペ
ージの集合を1NANDブロック又は単に1ブロックと
呼ぶ。
型EEPROMのしきい値分布を示す。図中の“0”,
“1”,“2”,“3”は、0〜3レベルそれぞれのデ
ータを示す。Vveri“0”は“0”レベルのセルのしき
い値の最大値であり、一度消去したらセルのしきい値を
読み、しきい値がVveri“0”以下であれば消去を完了
し、そうでなければ再度消去を繰り返す。
い値の最小値であり、一度書き込んだらセルのしきい値
を読み、しきい値がVveri“1”以上であれば書き込み
を完了し、そうでなければ再度書き込みを繰り返す。V
veri“2”は“2”レベルのセルのしきい値の最小値で
あり、一度書き込んだらセルのしきい値を読み、しきい
値がVveri“2”以上であれば書き込みを完了し、そう
でなければ再度書き込みを繰り返す。Vveri“3”は
“3”レベルのセルのしきい値の最小値であり、一度書
き込んだらセルのしきい値を読み、しきい値がVveri
“3”以上であれば書き込みを完了し、そうでなければ
再度書き込みを繰り返す。
であり、読み出し時選択セルの制御ゲートにVread
“0”を与え、選択セルのゲートがONすれば“0”デ
ータが書き込まれているとし、OFFであればデータは
“0”以外とみなす。なお、セルのON/OFFはセル
のしきい値がVread“0”以上/以下と等価である。
であり、読み出し時選択セルの制御ゲートにVread
“1”を与え、選択セルのゲートがONすれば“0”な
いし“1”データが書き込まれているとし、OFFであ
ればデータはそれ以外とみなす。Vread“2”は“2”
データ判定基準電位であり、読み出し時選択セルの制御
ゲートにVread“2”を与え、選択セルのゲートがON
すれば“0”ないし“1”ないし“2”データが書き込
まれているとし、OFFであれば“3”データが書き込
まれているとみなす。
まれているセルのデータ保持能力を検査する基準電位で
ある。図6に、1セル当たりの書き込み・消去方式を示
す。図中の60はn型Si基板、61はpウェル、69
はn型拡散層、64は浮遊ゲート、66は制御ゲートで
ある。また、Vpp(erase) は消去時pウェルとn型基板
に与える10〜25V程度の高電圧、Vpp(write) は書
き込み時制御ゲートに与える10〜25V程度の高電
圧、Vmは書き込み時セルのしきい値を上昇させないセ
ルの拡散層に与えるVpp(write) と0Vの中間の電圧で
ある。
0とpウェル61に高電圧(Vpp)を与え、制御ゲート
66は0Vにすると、浮遊ゲート64からpウェル61
に電子が放出され、セルのしきい値は負になる。図6
(b)は書き込みであり、ドレインに0Vを与えると、
pウェル61から浮遊ゲート64に電子が注入され、セ
ルのしきい値は正になる。Vm(0Vと書き込み電圧で
あるVppの中間の電圧)を与えると、浮遊ゲート64に
電子は注入されず、しきい値は変化しない。
て消去を行い、基板60より浮遊ゲート64に電子を注
入して書き込みを行う。消去で“0”レベルを、書き込
みで“1”,“2”,“3”レベルを作る。中性Vtを
0V近傍に設定すると“3”レベルが中性Vtから一番
離れることとなり、データ保持特性が一番悪くなる。中
性Vtを“3”か“4”レベル近傍に設定すると、
“0”レベルのデータ保持特性が悪くなる。ここでは、
前者の中性Vtが0V近傍にある場合を考える。
ベリファイ書き込みでセルのしきい値分布幅を狭くす
る。ベリファイ書き込みとは、制御ゲート66に印加す
る書き込み用高電圧パルスを短冊状に分割し、短パルス
印加毎にデータを読み出し、各セルのしきい値がVveri
電位以上になっているかを検査し、未満であれば再度書
き込みを繰り返す方式である。Vveriは“1”から
“3”レベルの最小のセルしきい値を決めていることに
なる。
(Vread)は、データによって変えるが選択セルのON
/OFFを見るためVveriより少し低めに設定する。デ
ータ保持特性の悪いセルを検出するため、書き込み終了
後、書き込まれたある単位のブロックに対し消去を行
う。但し、その消去は通常の消去に比べ各ノードに印加
する電圧を下げ、殆どセルのしきい値は変化しないよう
にする。ここで、データ保持が問題となる“3”レベル
に関しては、VveriとVreadの間になる電位を設ける。
“3”レベルが書き込まれたセルの内消去されやすいセ
ルのみは、しきい値がV(retention) から下がる。
に対し、弱い消去動作を加えた後のしきい値と長時間放
置した後のしきい値との関係を示す。横軸が弱い消去を
加えた後の“3”書き込みセルのしきい値であり、縦軸
が書き込み後に長時間放置した後の“3”書き込みセル
(弱い消去動作は加えない)のしきい値である。曲線で
囲まれた部分が1つのIC中での全てのセルが含まれる
領域である。
しきい値がV(retention )より下になるセルは、長時
間放置した後にしきい値がVread“2”より下がり
“2”データと誤読み出ししてしまうセルを含むので、
スクリーニングする必要がある。このため、弱い消去に
よりしきい値がV(retention )より下がるセルを含む
ブロック全体のデータを他のブロックに再書き込みし、
そのブロックは捨てる。なお、弱い消去によりしきい値
がVread“2”より下がってしまうセルがあるとデータ
が破壊されてしまうので、弱い消去動作を行う前に一旦
検査ブロックのデータは別の場所に格納しておき、他の
ブロックに再書き込みする際は格納データを書き込む。
“3”の4値メモリセルのデータ保持特性を調べるため
に、“3”書込みセルに対して浮遊ゲート64に正の電
荷をデータが消えない程度に注入し、しきい値がV(ret
ention) 所定値より下がればそのセルはしきい値が下が
らないセルに比べ書き込み後の放置でデータが速く抜け
やすいセルと判定し、データ保持能力の低いビット含ん
でいるブロックのデータを他のブロックに再書き込みす
ることによって、データ保持能力の低いセルのデータを
救済することができる。その結果、チップ全体のデータ
保持能力を向上させることができる。 (第2〜第6の実施形態)なお、本発明は上述した実施
形態に限定されるものではない。第1の実施形態では、
V(retention) をVreadよりも大きくしたが、第2の実
施形態として、V(retention) をVreadと同じにする
か、それよりも下に設定することも可能である。
Vreadの間が十分離れていて、弱い消去でどのセルもV
readまではセルしきい値が下がらなければ、弱い消去を
行う前にブロックのデータを一旦別の場所に格納しない
方法もある。つまり、V(retention) 以下にしきい値が
なるセルはあってもVread以下にはならなければ、弱い
消去後もデータの再現はできる。よってまず弱い消去を
行い、次にしきい値がV(retention) 以下になったセル
があるか否か判定し、あればそのブロックのデータを読
み出して別のブロックに再書き込みする。
の弱い消去動作を電源OFF時のみ全ブロックに対して
行う方法もある。第5の実施形態として、ECC(エラ
ーチップ・コレクション)を1つのブロック内で使える
場合、弱い消去動作でセルのしきい値がV(retention)
以下になるビットがECCで救えるならば、そのブロッ
クはそのまま生かし、救えなければ他のブロックにデー
タを再書き込みするようにしてもよい。
的に“3”レベルのセルでしきい値がV(retention) 以
下になったセルがあるか否か検査し、もし有ればそのセ
ルを含むブロックのデータを他のブロックに再書き込み
するようにしてもよい。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
荷蓄積層に該蓄積層に入っている電荷と逆極性の電荷を
データが消えない程度に注入し、しきい値が所定値より
下がっているか否かを判定することにより、データ保持
寿命の短いセルを特定することができる。そして、チッ
プのなかをブロックに分け、データ保持能力の低いビッ
ト含んでいるブロックのデータを他のブロックに再書き
込みすることによって、結果的にチップのデータ保持能
力を向上させることが可能となる。
保持特性との関係を示す図。
平面図と等価回路図。
リセルアレイの等価回路図。
を示す図。
保持特性との関係、及び誤読出しする範囲を示す図。
Claims (3)
- 【請求項1】半導体基板上に電荷蓄積層と制御ゲートを
積層したトランジスタからなるメモリセルを有する不揮
発性半導体記憶装置において、 前記メモリセルの制御ゲートと少なくとも基板の一部の
間に電位差を与えてデータを書き込み、次に制御ゲート
と少なくとも基板の一部に書き込みと逆極性の電位差を
与え、セルのしきい値が所定の値に達すると判定された
セルのアドレスを検出することを特徴とする不揮発性半
導体記憶装置。 - 【請求項2】前記メモリセルを複数のメモリセルをユニ
ットとするブロックに分割し、制御ゲートと少なくとも
基板の一部に書き込みと逆極性の電位差を与え、セルの
しきい値が所定の値に達すると判定されたセルを含むブ
ロックのアドレスを検出することを特徴とする請求項1
記載の不揮発性半導体記憶装置。 - 【請求項3】前記制御ゲートと少なくとも基板の一部に
書き込みと逆極性の電位差を与え、セルのしきい値が所
定の値に達すると判定されたセルのアドレス又はブロッ
クのアドレスを外部に出力することを特徴とする請求項
1又は2記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07013296A JP3576686B2 (ja) | 1996-03-26 | 1996-03-26 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07013296A JP3576686B2 (ja) | 1996-03-26 | 1996-03-26 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260616A true JPH09260616A (ja) | 1997-10-03 |
JP3576686B2 JP3576686B2 (ja) | 2004-10-13 |
Family
ID=13422741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07013296A Expired - Lifetime JP3576686B2 (ja) | 1996-03-26 | 1996-03-26 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576686B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391088B2 (en) | 2014-09-01 | 2016-07-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
-
1996
- 1996-03-26 JP JP07013296A patent/JP3576686B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391088B2 (en) | 2014-09-01 | 2016-07-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
Also Published As
Publication number | Publication date |
---|---|
JP3576686B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7539061B2 (en) | Method of programming flash memory device | |
US6483752B2 (en) | Erase method for nonvolatile semiconductor memory device | |
US9019771B2 (en) | Dielectric charge trapping memory cells with redundancy | |
US7385846B2 (en) | Reduction of adjacent floating gate data pattern sensitivity | |
US5592001A (en) | Non-volatile semiconductor memory device | |
JP5325913B2 (ja) | 不揮発性フラッシュメモリ | |
KR101053002B1 (ko) | 비휘발성 반도체 기억 장치 및 그 소거 검증 방법 | |
JP3450456B2 (ja) | 半導体記憶装置 | |
US7701741B2 (en) | Verifying an erase threshold in a memory device | |
US8964467B1 (en) | Systems and methods for partial page programming of multi level cells | |
JPH11330426A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US8391080B2 (en) | Erase voltage reduction in a non-volatile memory device | |
KR960016106B1 (ko) | 비 휘발성 반도체 메모리 장치 | |
TW201511024A (zh) | 在三維非揮發性記憶體中之有效後寫入讀取 | |
US7817472B2 (en) | Operating method of memory device | |
JP3895816B2 (ja) | 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム | |
US6822910B2 (en) | Non-volatile memory and operating method thereof | |
JPH1145986A (ja) | 不揮発性半導体記憶装置 | |
US8072802B2 (en) | Memory employing redundant cell array of multi-bit cells | |
KR100776901B1 (ko) | Nand형 플래쉬 메모리 소자의 리커버리 방법 | |
US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
JP2000339979A (ja) | 不揮発性半導体記憶装置 | |
US20110069556A1 (en) | Nand flash memory | |
JPH07120716B2 (ja) | 半導体記憶装置 | |
JPH046698A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |