JPH09260368A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09260368A
JPH09260368A JP6832896A JP6832896A JPH09260368A JP H09260368 A JPH09260368 A JP H09260368A JP 6832896 A JP6832896 A JP 6832896A JP 6832896 A JP6832896 A JP 6832896A JP H09260368 A JPH09260368 A JP H09260368A
Authority
JP
Japan
Prior art keywords
film
gas
apl
reaction chamber
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6832896A
Other languages
English (en)
Inventor
Kenichi Tomita
健一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6832896A priority Critical patent/JPH09260368A/ja
Publication of JPH09260368A publication Critical patent/JPH09260368A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 一回のSiO2 成膜で埋め込みと平坦化を実
現するAPL法において、SiO2 膜のリフロー性の不
足現象がしばしば見られた。 【解決手段】 ウェハをAPL反応室に搬入後、微量の
SiH4 ガスと熱源としても働く十分なH22 ガスと
のコンビネーションに替えて、N2、Ar、He等の酸
素を含まないガスを流すことで、ウェハ冷却効率を向上
させ、リフロー性障害要因である下地膜の疎水性基の増
加を防止する。その結果、良好なリフロー性を有するS
iO2 膜が成膜される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に多層配線構造を有する半導体装置の
層間絶縁膜の形成方法に関する。
【0002】
【従来の技術】半導体装置の集積度が増大するに従い、
基板上に配線材料を多層に形成するいわゆる多層配線化
が進行している。そうした多層配線においては、上層配
線の段切れを回避し、高密度で信頼性の高い配線を形成
するため、平坦な層間絶縁膜が必須となっている。しか
し、多層配線構造の製造工程は複雑化し、長工程化して
きており、製品の歩留り低下やとりわけ製造コストの増
加が大きな問題となっている。
【0003】図2は従来の多層配線の形成工程を示す。
まず、基板1上に下層配線用の第一の配線材料を堆積
後、その配線材料をパターニングし、図2(a)に示す
ように下層配線2を形成する。
【0004】次に、図2(b)に示すように、この下層
配線2上に第一の絶縁膜3を形成し、その結果下層配線
2の相互間に絶縁膜が埋め込まれる。この時点では前記
下層配線2のパターンなどに依存して第一の絶縁膜3表
面に段差が存在し、このまま上層配線用の第二の配線材
料の堆積及び上層配線のパターニングを行うと、上層配
線の段切れに起因する断線不良をもたらす恐れがある。
【0005】そこで第二の配線材料を堆積する前に、図
2(c)に示すように、第一の絶縁膜の表面をレジスト
エッチバック法やCMP(Chemical Mechanical Polishi
ng)法等で平坦化して、段差を緩和する。
【0006】その後、図2(d)に示すように、通常、
第二の絶縁膜4を形成する。さらに、図示せぬ第二の配
線材料を堆積して、この第二の配線材料をパターニング
して上層配線を形成する。
【0007】しかし、この従来の層間絶縁膜の形成方法
は、工程数が多く、配線工程数の低減化、低コスト化の
要求に対する大きな障害となっている。また、第一の絶
縁膜を平坦化する替わりに、第一の絶縁膜上に絶縁材料
であるSOG(Spin on Glass) 膜を形成することで段差
を緩和する方法も知られている。
【0008】しかし、この方法はSOG膜の塗布および
焼成に際して、多数回の熱処理工程が必要であり、上層
配線の信頼性を確保するためにSOG膜の不要部分をレ
ジストエッチバック法等で除去する必要がある。このた
め、結果的に工程数が多くなり、工程低減化の要求に対
して十分に応えることができない。
【0009】そこで、近年層間絶縁膜表面の平坦化技術
の一つとして、APL(Advanced Planarisation Layer)
プロセスが報告されて、注目を集めている(文献;Mats
uuraet.al., IEEE Tech. Dig.,pp117,1994)。
【0010】このAPLプロセスは、層間絶縁膜の形成
に際して、SiH4 ガス(シランガス)と酸化剤である
22 とを例えば0℃の低温で、真空中で反応させる
ことによって、下層配線上に自己流動性(リフロー)を
有するSiO2 膜(以下リフローSiO2膜という)を
形成するものである。
【0011】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
1回の成膜で平坦化までの工程を終了するので、配線工
程低減化の要求に十分応えることができる。
【0012】なお、上記のリフローSiO2 を形成する
前に、下層配線上に通常のプラズマCVD法により第一
の層間絶縁膜(ベース絶縁膜)を形成する場合があり、
上記リフローSiO2 膜を形成した後にリフローSiO
2 膜上に通常のプラズマCVD法で第二の層間絶縁膜
(キャップ膜)を形成し、その後ファーネスアニールを
行う場合がある。
【0013】以下、図3を参照して、従来のAPLプロ
セスを説明する。まず、図3(a)に示す下層配線2お
よび下層配線2の相互間にベース膜5を形成する場合、
半導体ウェハを、APL反応室に隣接した、APL装置
システム内のプラズマ反応室に導入する。ウェハは、3
00℃に設定された反応板(以下サセプタと称する)に
設置される。その後、プラズマCVD法により図3
(b)に示すように、例えば100nmの厚さのSiO
2 膜が形成される。
【0014】続いてウェハをプラズマ反応室内に保持し
たまま、ベース膜5表面を親水性化してリフロー性を高
める目的で、プラズマ処理を施す。ベース膜表面を親水
性化する理由を以下に説明する。APL技術におけるリ
フロー反応メカニズムは解明しきれていないが、定性的
には下地膜の親水性を確保することが肝要であることが
判明しつつある。APL法では、SiH4 とH22
の1次反応体であるSi(OH)4 が縮重合して、Si
2 膜が形成されるものだが、液体であるSi(OH)
4 が成膜途上の表面において十分に流動することが、自
己流動性の確保のために不可欠である。したがって、成
膜途上の表面においてSi(OH)4 がなじみよく広が
って反応が連続的に生じるためには、Si(OH)4
親水性であることから、下地膜に末端が…−O−Hで終
端された親水性基が存在することが好ましい。逆に、末
端が…−Hや…−O−O−Hで終端された疎水性基は、
反応の連続性障害として機能し、リフロー不足発生要因
となる。この現象に基づいて、酸素を含むガス系で軽い
プラズマ処理をベース膜成膜後に行うのである。例え
ば、温度300℃、ガス流量 N2 O;3500cc、
2 ;1500cc、圧力1400mtorr、RFパ
ワー500Wで時間は15秒の処理を行う。
【0015】処理終了後は、バック真空度である10m
torr程度まで排気する。ウェハは、プラズマ反応室
から、バック真空度を維持しながらロードロック室を経
て、APL室に搬入される。
【0016】続いて、APL室ではウェハは0℃に保持
されたサセプタ上に設置され、同時に、実際のAPL成
膜ガス系であるSiH4 +H22 +N2 ガスが導入さ
れる。まず、流量を安定化するために、SiH4 ;10
cc、H22 ;0.65mg/min、N2 ;500
cc、圧力850mtorrで60秒間ガスを導入す
る。続いて、SiH4 のみを120ccに増量して成膜
を開始する。図3(c)に示すように、APL法による
SiO2 膜6bを例えば800nm程度形成した後、す
べての導入ガスは排出されてバック真空度まで排気され
る。
【0017】次にウェハは、再度プラズマ室へ搬入さ
れ、図3(d)に示すようにプラズマCVD法でキャッ
プ膜7としてプラズマSiO2 膜を例えば300nm堆
積する。その後、別のアニール炉装置で450℃30分
間の熱処理を施して、層間膜形成工程は終了する。
【0018】
【発明が解決しようとする課題】このAPLプロセスで
は、リフローSiO2 膜のリフロー度によって、平坦化
を達成するものであり、リフロー性の確保が極めて重要
である。しかしながら、現状のAPLプロセス技術で
は、リフロー性の不足現象がしばしば見られ、プロセス
不良を引き起こしていた。
【0019】図4(a)は、従来のAPL方法でのリフ
ロー形状を示す。800nmのAl8段差上にベース膜
100nm、APL膜800nm、キャップ膜300n
mよりなる層間絶縁膜9を成膜した。表面の形状は大き
く損なわれている。
【0020】また図4(b)は、表面での微小うねり
(モホロジーと称する)を表面段差計でスキャンしたプ
ロファイルを示す。縦方向を2万倍、横方向を1/20
0に変換してうねりを強調している。図の左右に大きな
山が2つあるが、幅100μmの電極がそれぞれ存在す
るため盛り上がったものである。2つの電極の距離は4
00μmある。電極間のスペースにも一つだけ幅10μ
m程度の下層配線が存在する。ベースラインであるAB
間のプロファイルが直線に近いことが望ましいが、従来
例では凸凹が目立つ。ABを結んだ直線とスキャンした
曲線とで囲まれる面積をモホロジーファクターと呼ぶこ
とにすると、この図においては、1.888μm2 であ
った。
【0021】この発明は、上記課題を解決するものであ
り、その目的は、APL技術においてSiO2 膜のリフ
ロー性を向上させ、良好なSiO2 リフロー膜を形成可
能な半導体装置の製造方法を提出しようとするものであ
る。
【0022】
【課題を解決するための手段】リフロー不足の要因を解
析した結果、以下の2点の要因が抽出された。1点目
は、ウェハ表面の実際の温度の制御不足、具体的にはウ
ェハの冷却効率が不足していたことである。2点目は、
APL膜が成膜される下地表面すなわちベース膜である
プラズマSiO2 膜の表面の親水性が不足であることで
ある。
【0023】まず、ウェハ冷却の問題について説明す
る。APL成膜プロセスでは、リフロー反応を成立させ
るため、低温領域(−10℃〜+10℃)に温度を制御
することが必須である。このため、ウェハは例えば0℃
に保持されたAPLサセプタ上に設置されて冷却され
る。
【0024】従来技術ではウェハの設置と同時に反応ガ
スであるSiH4 とH22 をガス流安定化を目的とし
てAPL反応室内に導入していた。しかし、反応ガスを
導入した時には導入しない時に比べてウェハ表面実温度
が20℃程上昇することが判明した。この理由は、H2
2 ガスは、液体材料を加熱気化させて供給されるの
で、他のガスに比べて温度が特に高い。ウェハの裏面が
接触しているサセプタによりウェハは裏面から冷却され
るものの、ウェハ表面に到達するH22 ガスが熱エネ
ルギーをウェハ表面に与えるため、ウェハ表面実温が下
がりきらないからである。このため、リフロー不足要因
であるウェハ温度上昇が引き起こされている。
【0025】したがって、本発明ではAPL反応室内に
ウェハを搬入しウェハを冷却する際、熱源たるH22
ガスの供給を停止して、ウェハ表面温度を制御する。次
に、下地絶縁膜の親水性の問題について説明する。
【0026】APL技術におけるリフロー反応メカニズ
ムは解明しきれていないが、低温制御の他に、前述のよ
うに定性的には下地膜の親水性を確保することが重要で
ある。そのため、前述のように従来技術でもベース膜表
面の親水性度を向上させるために、酸素を含むガス系で
の軽いプラズマ処理がベース膜成膜後にプラズマ反応室
で実施されている。
【0027】ところで、H22 ガスは強い酸化力を有
するガスであるので、例えば疎水性の−H基に対しては
これを酸化して、…−O−H基へ転換させる作用が期待
される。その反面、すでに上記の酸素系プラズマ処理に
よって生じている親水性の…−O−H基に対してもH2
2 ガスは過度に酸化作用を働きかけ、親水性基…−O
−H基は疎水性基…−O−O−Hに転換されてしまう。
【0028】従来の技術では、ウェハをAPL反応室内
に搬入した後に、ウェハを冷却しながら、微量のSiH
4 と十分な量のH22 のコンビネーションからなるガ
スをガス流安定化を目的として反応室内に導入してい
た。SiH4 を微量に設定した理由は、流量安定化段階
での不用意な成膜を避けるためである。
【0029】一方で、本コンビネーションは、実質的に
22 ガス単独でウェハ表面に働きかけるので、上述
のように親水性基…−O−H基を疎水性基…−O−O−
Hに転換していると推定される。
【0030】この転換は、当然に時間に依存して増大す
るので、ウェハ冷却中の長い間、前記のコンビネーショ
ンでガスを導入することは好ましくない。ガス流量安定
化のため、前記ガス導入を全廃することは困難である
が、できるだけ短時間で済ますことが望ましい。
【0031】以上述べたように、本発明は、ウェハ冷却
効率を向上させるために、熱源であるH22 ガス導入
時間を最小に止めるとともに、リフロー性障害要因であ
る疎水性基の増加を防止するために、ガス流量安定化の
ための十分なH22 ガスと微量のSiH4 ガスのコン
ビネーションの導入時間を最小に止めることで、リフロ
ーSiO2 膜のリフロー不足現象を抑制して、平坦性を
有する層間絶縁膜を実現する。
【0032】
【発明の実施の形態】以下に本発明の製造方法の実施例
について図面を参照して説明する。まず、図1(a)の
ようにすでに下層配線が形成され、平坦な層間絶縁膜を
成膜することが必要な半導体ウェハを、APL装置シス
テム中のプラズマ反応室に導入する。ウェハは、300
℃に設定されたサセプタ上に搬送アームによって設置さ
れ、例えば、ガス流量 SiH4 ;150cc、N2
O;3500cc、N2 ;1500cc、圧力1400
mtorr、RFパワー100Wの条件で放電させて、
100nmの厚さのベース膜プラズマSiO2 5を成膜
する(図1(b))。
【0033】続いてウェハを同一サセプタ上に保持した
まま、ベース膜表面を親水性化する目的でプラズマ処理
を施す。温度300℃、ガス流量 N2 O;3500c
c、N2 ;1500cc、圧力1400mtorr、R
Fパワー500Wで時間は15秒である。
【0034】処理終了後は、ガス導入を停止し、バック
真空度である10mtorr程度まで排気する。次にウ
ェハを一旦プラズマ反応室外に搬出し、バック真空度を
維持しながらロードロック室に移送する。
【0035】続いて、APL室にウェハを搬入して例え
ば0℃に保持されたサセプタ上に設置する。この温度
は、−10℃以上+10℃以下であればよい。次に、N
2 ;1000cc、圧力850mtorrで240秒間
保持する。この保持時間中に、先の300℃での成膜工
程ないしプラズマ処理工程でウェハに蓄えられた余熱が
放出される。ウェハ表面温度は、リフロー性を確保する
温度領域に安定して降下する。またH22 は導入され
ていないので、ベース膜表面が徒に酸化されて疎水性基
が増加することはない。
【0036】次に、実際のAPL成膜ガス系であるSi
4 +H22 +N2 ガスを導入する。まず、流量を安
定化するために、SiH4 ;10cc、H22 ;0.
65mg/min、N2 ;500cc、圧力850mt
orrで10秒間ガスを導入する。10秒間はベース膜
表面はH22 に晒されるが、時間が従来の60秒以上
と比べると大幅に短いので、酸化による疎水性基の増加
はほとんど無視できる。したがって、リフロー不足に到
る懸念はない。
【0037】続いて、SiH4 のみを120ccに増量
して成膜を開始する。APL法によるSiO2 膜6aを
800nm程度堆積した後、すべての導入ガスを排出し
てバック真空度まで排気する(図1(c))。
【0038】次にウェハを、APL室から搬出されて一
旦ロードロック室を経由して再度プラズマ室を搬入し、
プラズマCVD法でキャップ膜のプラズマSiO2を3
00nm堆積する。温度、圧力はベース成膜時と同じ
で、SiH4 100cc、N2 O;2000cc、N
2 ;1000cc、RFパワー500Wである(図1
(d))。
【0039】以上でAPL装置システムでの成膜工程は
完了する。その後、別のアニール炉装置で450℃、3
0分間の熱処理を施して、層間膜形成工程は終了する。
【0040】本発明の実施例の効果について、図5を用
いて説明する。図5(a)は、本発明の方法による層間
絶縁膜7のリフロー形状を示す。図4(a)と同じく8
00nmのAl8の段差上にベース膜100nm、AP
L膜800nm、キャップ膜300nmを成膜してあ
る。表面の平坦形状は良好なレベルにある。
【0041】また、図5(b)は、図4(b)に対応す
る本発明の表面形状プロファイルを示す。モホロジーフ
ァクターは0.135μm2 であり、下地配線を反映し
た山がAB間に一つあることを除けば、AB間は直線に
近似できるほど滑らかである。
【0042】基板をAPL反応室に搬入した直後に導入
するガスは、前述の実施例のN2に限られるものではな
く、親水基を疎水基に転換する機能を有しないガスで、
なおかつ熱源とならないガスであればよい。例えば、N
2 の他に、ArやHe等の不活性ガスで、酸素を含まな
いガスが考えられる。
【0043】また、基板を反応室に搬入し、N2 ガスを
流している時間は、前述の240秒に限られるものでは
なく、条件に応じて変更される。例えば30秒以上であ
ればよい。
【0044】さらに、反応室の真空度は、前述のように
バック真空度が10mtorrで、APT成膜時が85
0mtorrであったが、これに限られるものではな
く、665Pa(=5torr)以下であればよい。
【0045】
【発明の効果】以上述べたように、本発明は、ウェハを
APL反応室に搬入後、微量のSiH4 ガスと熱源とし
ても働く十分なH22 ガスのコンビネーションに替え
て、N2、Ar、He等の酸素を含まないガスを流すこ
とで、ウェハ冷却効率を向上させ、リフロー性の障害要
因である疎水性基の増加を防止し、その結果、APL技
術により良好なリフローSiO2 膜を成膜できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すものであり、APL法
による層間絶縁膜形成プロセスを示す図。
【図2】従来の層間絶縁膜形成プロセスを示す図。
【図3】従来のAPL法による層間絶縁膜形成プロセス
を示す図。
【図4】図4(a)は、従来のAPL法における層間絶
縁膜の断面形状を示す図、図4(b)は表面微小うねり
を示す図。
【図5】図5(a)は、本発明のAPL法における層間
絶縁膜の断面形状を示す図、図5(b)は表面微小うね
りを示す図。
【符号の説明】
1…基板、 2…下層配線、 3…第一の絶縁膜、 4…第二の絶縁膜、 5…ベース膜、 6a…本発明のAPL法によるSiO2 膜、 6b…従来のAPL法によるSiO2 膜、 7…キャップ膜、 8…Al配線、 9…層間絶縁膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された素子あるいは
    配線を被覆している絶縁膜上に、前記基板を収容した反
    応室内にシランガス及び過酸化水素ガスを導入して66
    5Pa以下の真空中で−10℃以上+10℃以下の温度
    範囲内で互いに反応させることで、流動性または自己平
    坦性を有する二酸化シリコン膜を成膜する工程におい
    て、前記反応室内に前記半導体基板を搬入し、上記の−
    10℃以上+10℃以下の温度にされた反応板上に前記
    基板を設置して30秒以上の時間保持し、この後にシラ
    ンガス及び過酸化水素ガスを導入して成膜することを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記保持時に、酸素を含まないガスを前
    記反応室内に導入することを特徴とする請求項1記載の
    半導体装置の製造方法。
  3. 【請求項3】 前記保持時に、窒素ガスまたはアルゴン
    ガスあるいはヘリウムガス等の不活性ガスを前記反応室
    に導入することを特徴とする請求項1記載の半導体装置
    の製造方法。
JP6832896A 1996-03-25 1996-03-25 半導体装置の製造方法 Pending JPH09260368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6832896A JPH09260368A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6832896A JPH09260368A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09260368A true JPH09260368A (ja) 1997-10-03

Family

ID=13370663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6832896A Pending JPH09260368A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09260368A (ja)

Similar Documents

Publication Publication Date Title
US7071107B2 (en) Method for manufacturing a semiconductor device
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US7332409B2 (en) Methods of forming trench isolation layers using high density plasma chemical vapor deposition
US20010003064A1 (en) Method for fabricating semiconductor device and apparatus for fabricating same
US6800940B2 (en) Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
JPH08153784A (ja) 半導体装置の製造方法
JPH09275138A (ja) 半導体装置およびその製造方法
JP3522917B2 (ja) 半導体装置の製造方法および半導体製造装置
JPH1074835A (ja) 半導体装置の製造方法
US20090275211A1 (en) Fabrication method of porous low-k dielectric film
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
JP2004200203A (ja) 半導体装置及びその製造方法
JP3216266B2 (ja) 平坦化絶縁膜の製造方法
US6548426B1 (en) Method for improving a quality of dielectric layer and semiconductor device
CN111424259B (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
JPH09260368A (ja) 半導体装置の製造方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JPH10135198A (ja) 薄膜形成方法
JPH04343456A (ja) 半導体装置の製造方法
JP4616492B2 (ja) 半導体素子の絶縁膜形成方法
JPH08203891A (ja) 半導体装置の製造方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
JPS62274082A (ja) ドライエツチング方法