JPH09252087A - Reactance forming method of ic - Google Patents
Reactance forming method of icInfo
- Publication number
- JPH09252087A JPH09252087A JP8567996A JP8567996A JPH09252087A JP H09252087 A JPH09252087 A JP H09252087A JP 8567996 A JP8567996 A JP 8567996A JP 8567996 A JP8567996 A JP 8567996A JP H09252087 A JPH09252087 A JP H09252087A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- photoresist
- forming
- reactance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＣのリアクタン
ス形成方法に関し、更に詳細には、リアクタンスを構成
する平面型コイル素子の形成に際し、コイルの巻線とそ
れに隣合う巻線との間で短絡が生じないようにし、かつ
大きな値のリアクタンスを形成するように工夫された、
ＩＣのリアクタンス形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a reactance of an IC, and more specifically, in forming a planar coil element that constitutes a reactance, a coil winding and a winding adjacent to the coil are short-circuited. Has been devised to prevent the occurrence of a
The present invention relates to a method of forming reactance of an IC.
【０００２】[0002]
【従来の技術】モノリシックマイクロ波集積回路（以
下、簡単にＭＭＩＣと言う）は、マイクロ波集積回路を
構成する能動素子と受動素子とが一括してＧa Ａs 、Ｓ
ｉなどの半導体基板上に形成されたマイクロ波集積回路
である。ＭＭＩＣの回路特性の一つであるリアクタンス
は、通常、所定パターンに従ってＡｕを半導体基板上に
メッキして得た平面型コイルにより構成されている。2. Description of the Related Art In a monolithic microwave integrated circuit (hereinafter simply referred to as MMIC), an active element and a passive element forming a microwave integrated circuit are collectively GaAs, S.
It is a microwave integrated circuit formed on a semiconductor substrate such as i. The reactance, which is one of the circuit characteristics of the MMIC, is usually composed of a planar coil obtained by plating Au on a semiconductor substrate according to a predetermined pattern.
【０００３】ここで、従来の平面型コイルによるリアク
タンス形成方法を説明する。図３は、平面型コイルを形
成する際の各工程毎の基板断面図である。図３（ａ）に
示すように、所望平面形状の平面型コイルのパターンに
従って半絶縁性Ｇa Ａs 基板３２上にＴｉＡｕからなる
メッキ用下地導電膜３４を形成する。次いで、図３
（ｂ）に示すように、フォトレジスト膜３６を塗布、形
成し、次いでホトリソグラフィにより平面型コイルのパ
ターンにパターニングして溝状の開口３８を形成する。
続いて、図３（ｃ）に示すように、Ａｕメッキ４０を行
って平面型コイルを形成する。平面型コイルのパターン
は、任意であって、例えば図４（ａ）に示すようにミラ
ンダ形、或いは図４（ｂ）に示すスパイラル形等があ
る。また、スパイラル形にも角形、円形等の種々の平面
形状がある。A conventional reactance forming method using a planar coil will be described below. FIG. 3 is a cross-sectional view of a substrate for each step when forming a planar coil. As shown in FIG. 3A, a plating underlying conductive film 34 made of TiAu is formed on the semi-insulating GaAs substrate 32 in accordance with a pattern of a planar coil having a desired planar shape. Then, FIG.
As shown in (b), a photoresist film 36 is applied and formed, and then patterned into a pattern of a planar coil by photolithography to form a groove-shaped opening 38.
Subsequently, as shown in FIG. 3C, Au plating 40 is performed to form a planar coil. The pattern of the planar coil is arbitrary, and for example, there is a miranda type as shown in FIG. 4A or a spiral type as shown in FIG. 4B. Further, the spiral shape also has various planar shapes such as a square shape and a circular shape.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来のリアク
タンス形成方法では、Ａｕメッキを施した際、フォトレ
ジスト膜表面側のメッキのパターン制御が技術的に極め
て難しく、そのために、図５に示すように、コイル巻線
４２Ａと、隣合うコイル巻線４２Ｂの間でＡｕメッキ層
が接触し、電気的な短絡が生じるという問題があった。
コイル巻線４２Ａとコイル巻線４２Ｂとの間隔（図５で
示すＳ）を大きくして、この問題を解決しようとする
と、素子集積度が低下して、ＭＭＩＣの高集積化及び微
細化が難しくなる。また、別の問題として、平面型コイ
ルによるリアクタンス値の問題がある。リアクタンスの
値を大きくする一つの方法として、平面型コイルの基板
に直交する方向の厚さを厚くして、大きな電流を流すと
いう方法がある。しかし、従来のリアクタンス形成方法
では、この方法により大きなリアクタンスを得ることが
技術的に極めて難しいという問題があった。すなわち、
ＭＭＩＣのリアクタンスを大きくするためには、従って
平面型コイルの厚さを厚くするためには、フォトレジス
ト膜の厚さを厚くしてＡｕを厚くメッキする必要がある
が、従来のリアクタンス形成方法では、フォトレジスト
膜の膜厚を厚くしようとしても、フォトレジスト材料を
基板上に塗布する際にフォトレジスト材料がその流動性
のために周囲に流れ出てフォトレジスト膜を厚くするこ
とが難しい。従って、平面型コイルの厚さを所望通りに
厚くすることができないと言う問題があった。However, according to the conventional reactance forming method, when Au plating is applied, it is technically extremely difficult to control the plating pattern on the surface of the photoresist film. Therefore, as shown in FIG. In addition, there is a problem that the Au plating layer contacts between the coil winding 42A and the adjacent coil winding 42B, and an electrical short circuit occurs.
If an attempt is made to solve this problem by increasing the distance between the coil winding 42A and the coil winding 42B (S shown in FIG. 5), the degree of device integration is reduced, and it is difficult to make the MMIC highly integrated and miniaturized. Become. Another problem is the reactance value of the planar coil. As one method of increasing the value of the reactance, there is a method of increasing the thickness of the planar coil in the direction orthogonal to the substrate to allow a large current to flow. However, the conventional reactance forming method has a problem that it is technically extremely difficult to obtain a large reactance by this method. That is,
In order to increase the reactance of the MMIC, that is, in order to increase the thickness of the planar coil, it is necessary to increase the thickness of the photoresist film and thickly plate Au, but in the conventional reactance forming method. Even if an attempt is made to increase the film thickness of the photoresist film, when the photoresist material is applied onto the substrate, it is difficult for the photoresist material to flow out to the periphery because of its fluidity and to thicken the photoresist film. Therefore, there is a problem that the thickness of the planar coil cannot be increased as desired.
【０００５】そこで、本発明の目的は、集積度が高く、
かつ大きなリアクタンス値を有するＩＣを実現できるリ
アクタンス形成方法を提供することである。Therefore, an object of the present invention is to have a high degree of integration,
And, it is to provide a reactance forming method capable of realizing an IC having a large reactance value.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るＩＣのリアクタンス形成方法は、ＩＣ
基板上に形成した平面型コイル素子によりＩＣ中にリア
クタンスを形成する際に、平面型コイルの所定平面パタ
ーンと同じパターンを有する下地導電膜を半導体基板上
に形成する工程と、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と平面型コ
イルの所定平面パターンと同じパターンで第１及び第２
のフォトレジスト膜をパターニングし、フォトレジスト
膜を貫通して導電膜に達し、かつパターンの長手方向中
心線に直交する面で略Ｔ字状の開口断面を有する溝状の
開口を形成する工程と、開口内の下地導電膜上に金属を
メッキする工程とを備えることを特徴としている。In order to achieve the above object, the reactance forming method for an IC according to the present invention is
When forming a reactance in an IC by a flat coil element formed on a substrate, a step of forming an underlying conductive film having the same pattern as a predetermined planar pattern of the planar coil on a semiconductor substrate, and a step of forming the underlying conductive film on the underlying conductive film. A step of forming a first photoresist film, a step of subjecting the first photoresist film to plasma ashing to modify the surface layer of the first photoresist film, and a step of modifying the modified surface of the first photoresist film. The step of forming the second photoresist film and the first and second patterns having the same plane pattern as the plane coil are used.
Patterning the photoresist film, forming a groove-shaped opening having a substantially T-shaped opening cross section on the surface that penetrates the photoresist film to reach the conductive film and is orthogonal to the longitudinal centerline of the pattern. And a step of plating a metal on the underlying conductive film in the opening.
【０００７】本発明方法で使用するフォトレジスト膜
は、プラズマアッシングにより変質する性質を有する限
り、その材料には制約はなく、常用のフォトレジスト材
料を使用できる。第１のフォトレジスト膜の材料と、第
２のフォトレジスト膜の材料とは同じものである。本発
明で施すプラズマアッシングは、例えばＯ2 ガス、ＣＦ
4 ガス等を反応ガスとし、平行平板型プラズマアッシン
グ装置、ダウンストリーム型プラズマアッシング装置等
の既知のプラズマアッシング装置を使用して行うことが
できる。プラズマアッシングに要する時間は、フォトレ
ジスト膜の表層が変質するのに要する時間であって、通
常３０秒程度である。本発明方法で形成する平面型コイ
ルの形状は、制約はなく、例えばミランダ形、或いはス
パイラル形等がある。また、ミランダ形及びスパイラル
形の形状にも、角形、円形等の種々の平面形状がある。The photoresist film used in the method of the present invention is not limited in its material as long as it has the property of being altered by plasma ashing, and a conventional photoresist material can be used. The material of the first photoresist film and the material of the second photoresist film are the same. The plasma ashing performed in the present invention is performed by, for example, O 2 gas, CF
This can be performed using a known plasma ashing device such as a parallel plate type plasma ashing device and a downstream type plasma ashing device using 4 gases as a reaction gas. The time required for plasma ashing is the time required for the surface layer of the photoresist film to change in quality, and is usually about 30 seconds. The shape of the planar coil formed by the method of the present invention is not limited and may be, for example, a miranda type or a spiral type. Further, the Miranda shape and the spiral shape also have various planar shapes such as a square shape and a circular shape.
【０００８】本発明方法では、上述の工程により、変質
したフォトレジスト膜とその上のフォトレジスト膜の界
面で溶解遅延が生じ、これにより、フォトレジスト膜の
膜厚を厚くできる。更に説明すると、表層が変質したフ
ォトレジスト膜と、その上の正常なフォトレジスト膜と
の多層膜で構成されたフォトレジスト膜にホトリソグラ
フィを適用したとき、表層が変質したフォトレジスト膜
の現像速度が、その上の正常なフォトレジスト膜の現像
速度より遅いために、正常なフォトレジスト膜中では、
表層が変質したフォトレジスト膜中の開口より、断面寸
法が大きな開口が開口し、丁度Ｔ字状の断面寸法の溝が
形成される。その結果、金属メッキを施した際に、従来
のように、金属メッキ層が開口から外に溢れ出て、隣の
金属メッキ層と接触するようなことが無くなる。In the method of the present invention, the above-mentioned steps cause dissolution delay at the interface between the altered photoresist film and the photoresist film on the photoresist film, thereby increasing the thickness of the photoresist film. Explaining further, when photolithography is applied to a photoresist film composed of a photoresist film whose surface layer is deteriorated and a normal photoresist film on it, the development speed of the photoresist film whose surface layer is deteriorated However, since it is slower than the developing speed of the normal photoresist film on it, in the normal photoresist film,
An opening having a larger cross-sectional dimension is opened than the opening in the photoresist film whose surface layer has been altered, and a groove having a T-shaped cross-sectional dimension is formed. As a result, when metal plating is applied, unlike the conventional case, the metal plating layer does not overflow from the opening to come into contact with the adjacent metal plating layer.
【０００９】また、本発明方法では、第１のフォトレジ
スト膜の変質膜上に第２のフォトレジスト膜を成膜する
工程に続いて、更に、第２のフォトレジスト膜にプラズ
マアッシングを施して第２のフォトレジスト膜の表層を
変質させる変質膜形成工程と、第２のフォトレジスト膜
の変質膜上に第３のフォトレジスト膜を成膜するフォト
レジスト膜形成工程とを備え、変質膜形成工程とフォト
レジスト膜形成工程とを所定回数繰り返して、変質した
下層フォトレジスト膜上に別のフォトレジスト膜を形成
し、厚さの厚いフォトレジスト膜を形成することができ
る。Further, in the method of the present invention, subsequent to the step of forming the second photoresist film on the altered film of the first photoresist film, plasma ashing is further applied to the second photoresist film. An altered film forming step of altering the surface layer of the second photoresist film and a photoresist film forming step of forming a third photoresist film on the altered film of the second photoresist film are provided. By repeating the step and the photoresist film forming step a predetermined number of times, another photoresist film can be formed on the deteriorated lower layer photoresist film to form a thick photoresist film.
【００１０】本発明方法は、ＩＣ基板上に平面型コイル
を形成する場合に適用でき、特に、ＩＣ基板が化合物半
導体で形成されたモノリシックマイクロ波集積回路のリ
アクタンス形成に好適であり、例えば、半導体基板にＧ
a Ａs を、下地導電膜にＴｉＡｕを、メッキ用金属にＡ
ｕを使用する。The method of the present invention can be applied to the case of forming a planar coil on an IC substrate, and is particularly suitable for forming the reactance of a monolithic microwave integrated circuit in which the IC substrate is made of a compound semiconductor. G on the board
a As, TiAu for the underlying conductive film, and A for the plating metal.
Use u.
【００１１】[0011]
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施例 本実施例は、ＭＭＩＣの回路素子の一つとしてＧa Ａs
基板上に平面型コイルを形成し、これによりＩＣ中にリ
アクタンスを形成する工程に、本発明に係るＩＣのリア
クタンス形成方法を適用した例である。先ず、図１
（ａ）に示すように、半絶縁性Ｇa Ａs 基板１２上にＴ
ｉＡｕからなる下地導電膜１４をスパッタリング等によ
り成膜し、次いで下地導電膜１４をエッチングして平面
型コイルの所望平面パターンと同じ平面パターンにパタ
ーニングする。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Example In this example, GaAs is used as one of the circuit elements of the MMIC.
This is an example in which the reactance forming method for an IC according to the present invention is applied to a step of forming a planar coil on a substrate and thereby forming a reactance in the IC. First, FIG.
As shown in (a), T is formed on the semi-insulating GaAs substrate 12.
The underlying conductive film 14 made of iAu is formed by sputtering or the like, and then the underlying conductive film 14 is etched to be patterned into the same plane pattern as the desired plane pattern of the planar coil.
【００１２】次いで、図１（ｂ）に示すように、パター
ニングした下地導電膜１４上に第１層フォトレジスト膜
１６を塗布、形成する。続いて、図１（ｃ）に示すよう
にプラズマアッシングを施して第１層フォトレジスト膜
１６の表層を変質膜１８に転化させる。プラズマアッシ
ングは、例えば平行平板型プラズマアッシング装置又は
ダウンストリーム型プラズマアッシング装置を使用し
て、例えば次のような条件で行う。 圧力：０．６Torr 温度：１００〜１５０°C 反応ガス：Ｏ2 １５０sccm 又はＣＦ4 ５０sccm ＲＦ出力：１５０Ｗ 時間：３０secNext, as shown in FIG. 1B, a first-layer photoresist film 16 is applied and formed on the patterned underlying conductive film 14. Subsequently, as shown in FIG. 1C, plasma ashing is performed to convert the surface layer of the first-layer photoresist film 16 into an altered film 18. The plasma ashing is performed, for example, using a parallel plate type plasma ashing device or a downstream type plasma ashing device under the following conditions. Pressure: 0.6 Torr Temperature: 100 to 150 ° C Reaction Gas: O 2 150 sccm or CF 4 50 sccm RF output: 150 W Time: 30 sec
【００１３】次に、図２（ｄ）に示すように、変質した
第１層フォトレジスト膜１６上に、第２層フォトレジス
ト膜２０を塗布、形成する。第１層フォトレジスト膜１
６及び第２層フォトレジスト膜の層厚の和は、形成する
平面型コイルの厚さにほぼ等しい厚さである。通常、そ
の厚さは、１〜３μm である。更に、厚い平面型コイル
を形成したい場合には、第１層フォトレジスト膜１６を
多段層で形成する。すなわち、最下段の第１層フォトレ
ジスト膜１６を塗布、形成し、続いてプラズマアッシン
グを施して表層を変質させる。次いで、第２段目の第１
層フォトレジスト膜１６を塗布、形成し、続いてプラズ
マアッシングを施して表層を変質させる。第１層フォト
レジスト膜１６が所望の厚さになるまでこのような工程
を繰り返す。Next, as shown in FIG. 2D, a second layer photoresist film 20 is applied and formed on the altered first layer photoresist film 16. First layer photoresist film 1
The sum of the layer thicknesses of 6 and the second layer photoresist film is approximately equal to the thickness of the planar coil to be formed. Usually, its thickness is 1-3 μm. Further, when it is desired to form a thick planar coil, the first layer photoresist film 16 is formed in multiple layers. That is, the lowermost first layer photoresist film 16 is applied and formed, and then plasma ashing is performed to alter the surface layer. Then, the first of the second stage
A layer photoresist film 16 is applied and formed, and then plasma ashing is performed to modify the surface layer. Such steps are repeated until the first layer photoresist film 16 has a desired thickness.
【００１４】次に、紫外線露光を使用するホトリソグラ
フィにより、第２層フォトレジスト膜２０及び第１層フ
ォトレジスト膜１６を所定パターンにパターニングす
る。その結果、図２（ｅ）に示すように、第２層フォト
レジスト膜２０及び第１フォトレジスト膜１６を貫通し
て下地導電膜１４に達し、パターンの長手方向中心線に
直交する面で略Ｔ字状の断面を有し、かつ平面型コイル
素子と同じパターンの溝状の開口２２が開口する。次い
で、図２（ｆ）に示すように、 溝２２内の下地導電膜
１４上に金属、例えばＡｕをメッキして平面型コイル２
４を形成する。Next, the second layer photoresist film 20 and the first layer photoresist film 16 are patterned into a predetermined pattern by photolithography using ultraviolet exposure. As a result, as shown in FIG. 2E, it penetrates through the second-layer photoresist film 20 and the first photoresist film 16 to reach the underlying conductive film 14, and is substantially in a plane orthogonal to the longitudinal centerline of the pattern. A groove-shaped opening 22 having a T-shaped cross section and having the same pattern as that of the planar coil element is opened. Next, as shown in FIG. 2F, the flat conductive coil 2 is formed by plating the underlying conductive film 14 in the groove 22 with a metal such as Au.
4 is formed.
【００１５】本実施例では、表層が変質した第１層フォ
トレジスト膜１６の現像速度が、その上の正常なフォト
レジスト膜２０の現像速度より遅いために、正常なフォ
トレジスト膜２０中では、第１層フォトレジスト膜１６
中の開口より、断面寸法が大きな開口２２が開口し、丁
度Ｔ字状の断面寸法の溝が形成される。その結果、Ａｕ
メッキを施した際に、従来のように、開口２２から外に
溢れ出て、隣のＡｕメッキ層と接触するようなことが無
くなる。よって、本実施例では、平面型コイル２４の巻
き線同士の間隔を小さくできるので、集積度の高いＭＭ
ＩＣを実現することができる。また、必要に応じて第１
層フォトレジスト膜１６の厚さを厚くできるので、厚さ
の厚い平面型コイルを形成し、これにより大きな値のリ
アクタンスを形成することができる。In this embodiment, since the developing rate of the first layer photoresist film 16 whose surface layer has been altered is slower than the developing rate of the normal photoresist film 20 thereon, in the normal photoresist film 20, First layer photoresist film 16
An opening 22 having a larger cross-sectional dimension is opened than the inner opening, and a groove having a T-shaped cross-sectional dimension is formed. As a result, Au
When plating is applied, there is no longer the possibility of overflowing from the opening 22 and coming into contact with the adjacent Au plating layer as in the conventional case. Therefore, in the present embodiment, the spacing between the windings of the planar coil 24 can be reduced, so that the MM having a high degree of integration can be obtained.
IC can be realized. Also, if necessary,
Since the thickness of the layer photoresist film 16 can be increased, it is possible to form a thick planar coil and thereby to form a large value of reactance.
【００１６】[0016]
【発明の効果】本発明方法によれば、ＩＣ基板上に平面
型コイル素子を形成し、これによりＩＣ中にリアクタン
スを形成する際に、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と、第１及
び第２のフォトレジスト膜をパターニングして、平面型
コイルの所定平面パターンと同じパターンで開口し、か
つパターンの長手方向中心線に直交する面で略Ｔ字状の
開口断面を有する溝状の開口を形成する工程と、開口内
の下地導電膜上に金属をメッキして平面型コイルを形成
する工程とを備えることにより、高集積度でかつ大きな
値のリアクタンスを形成できる。本発明方法によれば、
多層フォトレジスト膜の現像速度の違いを利用してフォ
トレジスト膜中に略Ｔ字状の開口断面を有する溝状の開
口を形成し、金属メッキの異常成長を防止することによ
り、リアクタンス間の短絡を防止している。本発明方法
を適用すれば、ＩＣ製品の歩留りを向上させることがで
きる。また、フォトレジスト膜の厚膜化及び広断面積化
により高いリアクタンス値を達成でき、更には厚いフォ
トレジスト膜のガイド効果により金属メッキの形状を制
御できるので、値の安定したリアクタンスを形成でき、
品質が向上する。本発明方法は、ＩＣ、特にモノリシッ
クマイクロ波集積回路のリアクタンス形成工程に好適に
適用できる。According to the method of the present invention, the first photoresist film is formed on the underlying conductive film when the planar coil element is formed on the IC substrate to form the reactance in the IC. And a step of performing plasma ashing on the first photoresist film to alter the surface layer of the first photoresist film, and forming a second photoresist film on the altered film of the first photoresist film. And the first and second photoresist films are patterned to open in the same pattern as the predetermined plane pattern of the planar coil, and a substantially T-shaped opening is formed in a plane orthogonal to the longitudinal centerline of the pattern. By providing a step of forming a groove-shaped opening having a cross section and a step of plating a metal on the underlying conductive film in the opening to form a planar coil, the reactance of high integration and large value can be obtained. It can be formed. According to the method of the present invention,
Shorting between reactances is achieved by forming a groove-shaped opening having a substantially T-shaped opening cross section in the photoresist film by utilizing the difference in development speed of the multilayer photoresist film to prevent abnormal growth of metal plating. Is being prevented. By applying the method of the present invention, the yield of IC products can be improved. In addition, a high reactance value can be achieved by thickening the photoresist film and widening the cross-sectional area, and since the shape of the metal plating can be controlled by the guide effect of the thick photoresist film, a stable reactance of a value can be formed.
Quality is improved. INDUSTRIAL APPLICABILITY The method of the present invention can be suitably applied to the reactance forming step of an IC, especially a monolithic microwave integrated circuit.
【図１】図１（ａ）から（ｃ）は、それぞれ、本発明方
法を実施する際の各工程毎の基板断面を示す概念的断面
図である。1 (a) to 1 (c) are conceptual cross-sectional views showing a cross-section of a substrate for each step in carrying out the method of the present invention.
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１
（ｃ）に引き続いて本発明方法を実施する際の各工程毎
の基板断面を示す概念的断面図である。2 (d) to 2 (f) are respectively shown in FIG.
It is a conceptual sectional drawing which shows the board | substrate cross section for each process at the time of implementing the method of this invention following (c).
【図３】図３（ａ）から（ｃ）は、それぞれ、従来方法
を実施する際の各工程毎の基板断面を示す概念的断面図
である。3 (a) to 3 (c) are conceptual cross-sectional views each showing a cross-section of a substrate in each step when performing a conventional method.
【図４】図４（ａ）及び（ｂ）は、それぞれ、平面型コ
イルの形状を例示する図である。FIG. 4A and FIG. 4B are views each illustrating the shape of a planar coil.
【図５】従来方法で平面型コイルを形成した際に生じる
短絡現象を説明する基板断面図である。FIG. 5 is a substrate cross-sectional view illustrating a short circuit phenomenon that occurs when a planar coil is formed by a conventional method.
１２……半絶縁性Ｇa Ａs 基板、１４……下地導電膜、
１６……第１層フォトレジスト膜、１８……変質膜、２
０……第２層フォトレジスト膜、２２……開口、２４…
…平面型コイル、３２……半絶縁性Ｇa Ａs 基板、３４
……メッキ用導電膜、３６……フォトレジスト膜、３８
……開口、４０Ａｕメッキ。12 ... Semi-insulating GaAs substrate, 14 ... Base conductive film,
16 ... First layer photoresist film, 18 ... Altered film, 2
0 ... second layer photoresist film, 22 ... opening, 24 ...
... Flat coil, 32 ... Semi-insulating GaAs substrate, 34
... Conductive film for plating, 36 ... Photoresist film, 38
... Opening, 40Au plating.
Claims (4)
によりＩＣ中にリアクタンスを形成する際に、 平面型コイルの所定平面パターンと同じパターンを有す
る下地導電膜を半導体基板上に形成する工程と、 下地導電膜上に第１のフォトレジスト膜を成膜する工程
と、 第１のフォトレジスト膜にプラズマアッシングを施して
第１のフォトレジスト膜の表層を変質させる工程と、 第１のフォトレジスト膜の変質膜上に第２のフォトレジ
スト膜を成膜する工程と平面型コイルの所定平面パター
ンと同じパターンで第１及び第２のフォトレジスト膜を
パターニングし、フォトレジスト膜を貫通して導電膜に
達し、かつパターンの長手方向中心線に直交する面で略
Ｔ字状の開口断面を有する溝状の開口を形成する工程
と、 開口内の下地導電膜上に金属をメッキする工程とを備え
ることを特徴とするＩＣのリアクタンス形成方法。1. When a reactance is formed in an IC by a planar coil element formed on an IC substrate, a base conductive film having the same pattern as a predetermined planar pattern of the planar coil is formed on a semiconductor substrate. A step of forming a first photoresist film on the underlying conductive film, a step of subjecting the first photoresist film to plasma ashing to modify the surface layer of the first photoresist film, and a first photoresist The step of forming the second photoresist film on the altered film of the film and the patterning of the first and second photoresist films in the same pattern as the predetermined plane pattern of the planar coil, and conducting through the photoresist film. Forming a groove-shaped opening having a substantially T-shaped opening cross section on the surface reaching the film and orthogonal to the longitudinal centerline of the pattern; Reactance method of forming IC, characterized in that it comprises a step of plating a.
２のフォトレジスト膜を成膜する工程に続いて、 更に、第２のフォトレジスト膜にプラズマアッシングを
施して第２のフォトレジスト膜の表層を変質させる変質
膜形成工程と、 第２のフォトレジスト膜の変質膜上に第３のフォトレジ
スト膜を成膜するフォトレジスト膜形成工程ととを備
え、変質膜形成工程とフォトレジスト膜形成工程とを所
定回数繰り返すことを特徴とする請求項１に記載のＩＣ
のリアクタンス形成方法。2. Following the step of forming a second photoresist film on the altered film of the first photoresist film, plasma ashing is further applied to the second photoresist film to form a second photoresist. An altered film forming step of altering the surface layer of the film, and a photoresist film forming step of forming a third photoresist film on the altered film of the second photoresist film, the altered film forming step and the photoresist. The IC according to claim 1, wherein the film forming step is repeated a predetermined number of times.
Reactance formation method.
つＩＣがモノリシックマイクロ波集積回路であることを
特徴とする請求項１に記載のＩＣのリアクタンス形成方
法。3. The method for forming a reactance of an IC according to claim 1, wherein the IC substrate is formed of a compound semiconductor, and the IC is a monolithic microwave integrated circuit.
使用することを特徴とする請求項３に記載のＩＣのリア
クタンス形成方法。4. The reactance forming method for an IC according to claim 3, wherein TiAu is used for the underlying conductive film and Au is used for the metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8567996A JPH09252087A (en) | 1996-03-14 | 1996-03-14 | Reactance forming method of ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8567996A JPH09252087A (en) | 1996-03-14 | 1996-03-14 | Reactance forming method of ic |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252087A true JPH09252087A (en) | 1997-09-22 |
Family
ID=13865533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8567996A Pending JPH09252087A (en) | 1996-03-14 | 1996-03-14 | Reactance forming method of ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252087A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655282B2 (en) | 2002-07-31 | 2010-02-02 | Tdk Corporation | Method of forming patterned film |
| JP2017199718A (en) * | 2016-04-25 | 2017-11-02 | Tdk株式会社 | Electronic component and method for manufacturing the same |
| US20180166194A1 (en) * | 2016-12-13 | 2018-06-14 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10276294B2 (en) | 2015-12-18 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method of manufacturing the same |
| US10600546B2 (en) | 2017-07-25 | 2020-03-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10650948B2 (en) | 2016-10-25 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10755847B2 (en) | 2017-03-07 | 2020-08-25 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
| US11139108B2 (en) | 2018-05-28 | 2021-10-05 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
-
1996
- 1996-03-14 JP JP8567996A patent/JPH09252087A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655282B2 (en) | 2002-07-31 | 2010-02-02 | Tdk Corporation | Method of forming patterned film |
| US10276294B2 (en) | 2015-12-18 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method of manufacturing the same |
| JP2017199718A (en) * | 2016-04-25 | 2017-11-02 | Tdk株式会社 | Electronic component and method for manufacturing the same |
| US10991496B2 (en) | 2016-10-25 | 2021-04-27 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10650948B2 (en) | 2016-10-25 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10636554B2 (en) | 2016-12-13 | 2020-04-28 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| CN108615598A (en) * | 2016-12-13 | 2018-10-02 | 三星电机株式会社 | Inductor |
| CN108615598B (en) * | 2016-12-13 | 2020-09-08 | 三星电机株式会社 | Inductor |
| US20180166194A1 (en) * | 2016-12-13 | 2018-06-14 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10998115B2 (en) | 2016-12-13 | 2021-05-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10755847B2 (en) | 2017-03-07 | 2020-08-25 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
| US10600546B2 (en) | 2017-07-25 | 2020-03-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10918166B2 (en) | 2017-07-25 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US11139108B2 (en) | 2018-05-28 | 2021-10-05 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| JPS6196765A (en) | Method for forming metal pattern | |
| US5126288A (en) | Fine processing method using oblique metal deposition | |
| US20080190659A1 (en) | System For And Method Of Planarizing The Contact Region Of A Via By Use Of A Continuous Inline Vacuum Deposition Process | |
| JPH09252087A (en) | Reactance forming method of ic | |
| EP0199300B1 (en) | Method for making a patterned metal layer | |
| US4824800A (en) | Method of fabricating semiconductor devices | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JP3055176B2 (en) | A method of providing a metallization layer on an insulating layer and forming a through hole using the same mask | |
| KR100542943B1 (en) | Repair etching method of semiconductor device | |
| KR100390912B1 (en) | Method for forming contact hole of semiconductor device | |
| KR950003224B1 (en) | Fabricationg method of semiconductor device having multi-layer structure | |
| KR100470125B1 (en) | Method for fabricating multi-level damascene pattern | |
| KR960002089B1 (en) | Making method of air bridge for power fet | |
| KR100617044B1 (en) | method for forming metal line of semiconductor device | |
| JPH0794481A (en) | Manufacture of semiconductor device | |
| JPH04315432A (en) | Manufacture of electronic device | |
| KR100731009B1 (en) | Method for etching dual damascene of semiconductor device | |
| JPH0669169A (en) | Manufacture of semiconductor device | |
| KR100529440B1 (en) | Method for forming a metal line of semiconductor device | |
| KR950011554B1 (en) | Multi-layer metalizing method of semiconductor device | |
| JP2921258B2 (en) | Insulating film etching method | |
| JPH05218212A (en) | Manufacture of semiconductor device | |
| JPH01771A (en) | How to form electrodes | |
| JPH05102160A (en) | Semiconductor device and its manufacture |