JP2921258B2 - Insulating film etching method - Google Patents

Insulating film etching method

Info

Publication number
JP2921258B2
JP2921258B2 JP4134507A JP13450792A JP2921258B2 JP 2921258 B2 JP2921258 B2 JP 2921258B2 JP 4134507 A JP4134507 A JP 4134507A JP 13450792 A JP13450792 A JP 13450792A JP 2921258 B2 JP2921258 B2 JP 2921258B2
Authority
JP
Japan
Prior art keywords
etching
insulating film
stage
film
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4134507A
Other languages
Japanese (ja)
Other versions
JPH05304217A (en
Inventor
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4134507A priority Critical patent/JP2921258B2/en
Publication of JPH05304217A publication Critical patent/JPH05304217A/en
Application granted granted Critical
Publication of JP2921258B2 publication Critical patent/JP2921258B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は絶縁膜のエッチング方法
に関し、特に半導体集積回路装置の層間絶縁膜のスルー
ホールを形成するためのエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method for an insulating film, and more particularly to an etching method for forming a through hole in an interlayer insulating film of a semiconductor integrated circuit device.

【0002】[0002]

【従来の技術】半導体集積回路装置における層間絶縁膜
のスルーホールはその断面形状が逆円錐形(すりばち
形)になる様にエッチングすることが行われている。そ
の理由はスルーホール開口後の層間絶縁膜の上に導体層
を形成する際に利用されているスパッタ法では、スルー
ホールの断面形状をある程度すりばち状にしないと、ス
ルーホール内側面に必要とされる膜厚の導体膜が付かな
いためである。この様にスルーホールをすりばち状にエ
ッチングする方法として、従来はスルーホールエッチン
グ時にマスクとして用いるマスク膜がエッチングの進行
に伴って横方向にエッチングされる方法をとっていた。
2. Description of the Related Art In a semiconductor integrated circuit device, a through hole in an interlayer insulating film is etched so that its cross-sectional shape becomes an inverted conical shape. The reason is that in the sputtering method used when forming a conductor layer on the interlayer insulating film after the opening of the through hole, if the cross-sectional shape of the through hole is not made to a certain shape, it is required on the inner side surface of the through hole This is because a conductive film having a small thickness is not attached. Conventionally, as a method of etching through holes in a mortar shape, a method in which a mask film used as a mask at the time of through hole etching is etched in a lateral direction as etching proceeds.

【0003】図2(a)〜(e)はその一例を示す図で
ある。先ず、図2(a)のように、シリコン基板1上に
導体層2を形成し、層間絶縁膜3を形成した後、この層
間絶縁膜3の上にエッチングマスク4を形成する。この
ときエッチングマスクとしては、そのエッチング速度が
層間絶縁膜よりも約 1/3〜 1/4程度小さいものをつけ
る。例えば、層間絶縁膜としてポリイミド膜を用いたと
きは、エッチングマスク4にはプラズマシリコン窒化膜
を用いる。
FIGS. 2A to 2E are diagrams showing one example. First, as shown in FIG. 2A, a conductor layer 2 is formed on a silicon substrate 1, an interlayer insulating film 3 is formed, and then an etching mask 4 is formed on the interlayer insulating film 3. At this time, an etching mask whose etching rate is lower by about 1/3 to 1/4 than that of the interlayer insulating film is used. For example, when a polyimide film is used as an interlayer insulating film, a plasma silicon nitride film is used for the etching mask 4.

【0004】次いで、図2(b)のように、ホトリソグ
ラフィ技術にて所望の領域のプラズマシリコン窒化膜4
を除去する。更に、図2(c)のように、平行平板型リ
アクティブイオンエッチング装置を用いてCF4 を約40
%,O2 を約60%としたガスを用い圧力100mtorrで10m
w/cm2 程度の高周波電力を導入し、プラズマシリコン
窒化膜4をマスクにして層間絶縁膜3をエッチングす
る。このときシリコン窒化膜は約 400A/分,フォトレ
ジストは約 600A/分となる。すると、図2(d)のよ
うに、シリコン窒化膜の横方向のエッチングに伴って開
口領域が広がり、これにより層間絶縁膜はすりばち状に
開口する。その後、図2(e)のように、CF4 を約80
%,酸素を約20%のガスを導入し圧力を約 0.6torr程度
にしたバレル型ドライエッチング装置にてプラズマエッ
チングし、シリコン窒化膜を除去する。
[0004] Next, as shown in FIG. 2B, the plasma silicon nitride film 4 in a desired region is formed by photolithography.
Is removed. Further, as shown in FIG. 2C, CF 4 is reduced to about 40 using a parallel plate type reactive ion etching apparatus.
%, 10 m at a pressure 100mtorr with the O 2 to about 60 percent gas
A high frequency power of about w / cm 2 is introduced, and the interlayer insulating film 3 is etched using the plasma silicon nitride film 4 as a mask. At this time, the silicon nitride film is about 400 A / min and the photoresist is about 600 A / min. Then, as shown in FIG. 2 (d), the opening region is widened with the lateral etching of the silicon nitride film, whereby the interlayer insulating film is opened like a slash. Thereafter, as shown in FIG. 2 (e), the the CF 4 to about 80
The silicon nitride film is removed by plasma etching using a barrel-type dry etching apparatus in which a gas of about 20% and oxygen is introduced and the pressure is about 0.6 torr.

【0005】[0005]

【発明が解決しようとする課題】このような従来のエッ
チング方法では、エッチング時間が大きくなるのに比例
してスルーホール開口径が大きくなるという問題があっ
た。これは先に説明した様に層間絶縁膜のエッチングに
比例してマスクがエッチングされるための避けることの
できない問題である。一方、層間絶縁膜は、上層の導体
膜が充分な膜厚で被覆することができる様、層間絶縁膜
の下地層の段差を平坦化する処理が行われているため、
部分的に厚さが相違する箇所が存在している。このた
め、下地層の段部の谷の所に位置するスルーホールが開
口するまで段部の山部のスルーホール部は必要以上にエ
ッチングされてしまい、図3(a)に示す様にスルーホ
ール底部が谷部に位置するものは小さく、山部に位置す
るものは大きくなる。
However, such a conventional etching method has a problem that the opening diameter of the through-hole increases in proportion to the increase of the etching time. This is an unavoidable problem because the mask is etched in proportion to the etching of the interlayer insulating film as described above. On the other hand, the interlayer insulating film is subjected to a process of flattening a step of a base layer of the interlayer insulating film so that the upper conductive film can be coated with a sufficient thickness.
There are portions where the thickness is partially different. Therefore, the through-holes at the peaks of the steps are etched more than necessary until the through-holes located at the valleys of the steps of the base layer are opened, and as shown in FIG. Those whose bottoms are located in valleys are small, and those that are located in peaks are large.

【0006】又、層間絶縁膜の膜厚の制御性はコストの
面からみて、規定の±10%程度は容認せざるを得ない
が、膜厚の増減に伴い、スルーホールのエッチング時間
は設定し直す必要がある。このため、図3(b)に示す
様に、スルーホール上部の寸法が変化する問題がある。
このように、スルーホール開口径がその位置によって異
なることは、半導体集積回路装置の素子や配線の配置に
関して、特性上の制約を受けることとなり、配置設計を
困難にする問題が生じる。本発明の目的は、絶縁膜に開
設するスルーホールを均一な開口径で形成することがで
きる絶縁膜のエッチング方法を提供することにある。
Further, the controllability of the film thickness of the interlayer insulating film is inevitably about ± 10% of the specified value from the viewpoint of cost. However, as the film thickness increases or decreases, the etching time of the through hole is set. I need to do it again. For this reason, as shown in FIG. 3B, there is a problem that the dimension of the upper portion of the through hole changes.
As described above, the difference in the through hole opening diameter depending on the position imposes restrictions on the characteristics of the arrangement of elements and wirings of the semiconductor integrated circuit device, which causes a problem that the arrangement design becomes difficult. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of etching an insulating film that can form a through hole formed in the insulating film with a uniform opening diameter.

【0007】[0007]

【課題を解決するための手段】本発明は、エッチングマ
スクを用いて絶縁膜を選択エッチングするに際し、EC
Rエッチング装置を用い、エッチング初期の第1段階で
はRF電力を供給せず、第2段階ではRF電力を小さく
し、エッチング終期の第3段階ではRF電力を大きくす
るエッチングを行う。或いは、エッチング初期の第1段
階ではマイクロではマイクロ波電力を大きくし、第2段
階ではそれよりもマイクロ波電力を小さくし、エッチン
グ終期の第3段階ではマイクロ波電力をさらに小さくす
るエッチングを行なう。
SUMMARY OF THE INVENTION The present invention provides a method for selectively etching an insulating film using an etching mask.
In the first stage of the initial stage of etching using an R etching device
Does not supply RF power and reduces RF power in the second stage
However, in the third stage at the end of etching, the RF power is increased.
Etching . Or, the first stage of the initial stage of etching
Increasing the microwave power is a micropower a floor, the second stage
On the floor, make the microwave power smaller than that,
In the third stage at the end of the etching, etching for further reducing the microwave power is performed.

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を製造工程順に示す半導体
チップの一部の断面図である。先ず、図1(a)のよう
に、シリコン基板1の上に導体層2を形成し、かつこの
上にポリイミド溶液を塗布し、約 400℃の加熱をしてポ
リイミド層間絶縁膜3を約1μm厚に形成する。次い
で、図1(b)のように、層間絶縁膜3上にプラズマC
VD法によりシリコン窒化膜4を約 0.2μm形成する。
そして、図1(c)のように、ホトレジスト5を塗布し
た後、ホトリソグラフィ技術を用いてスルーホール領域
のみホトレジスト5を除去し、主にCF4 ガスを用い通
常のリアクティブイオンエッチング法を用いてホトレジ
スト開口領域のシリコン窒化膜4を除去する。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a part of a semiconductor chip showing an embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 1 (a), a conductor layer 2 is formed on a silicon substrate 1, and a polyimide solution is applied thereon and heated at about 400 ° C. to form a polyimide interlayer insulating film 3 of about 1 μm. It is formed thick. Next, as shown in FIG. 1B, the plasma C
A silicon nitride film 4 is formed to a thickness of about 0.2 μm by the VD method.
Then, as shown in FIG. 1C, after the photoresist 5 is applied, the photoresist 5 is removed only in the through-hole region by using the photolithography technique, and the normal reactive ion etching method is mainly performed using CF 4 gas. Then, the silicon nitride film 4 in the photoresist opening region is removed.

【0009】次いで、図1(d)のように、ホトレジス
ト5を有機溶媒にて除去した後、ECRエッチング装置
を用い、第1段階エッチングとしてSF6 ガスを10%含
む酸素ガスを用い、圧力1mtorr とし、2.45GHZ のマ
イクロ波を 200w印加し磁場をウェハ直上で 875ガウス
に設定し、エレクトロン共鳴によるエッチングガスプラ
ズマを発生させ、ポリイミド深さにして約 0.3μmエッ
チングする。このときエッチングガス成分としてSF6
ガスを混ぜた理由は、一般的に半導体用のポリイミドは
シリコン成分が含まれるためである。ポリイミド膜中に
シリコン成分が含まれていないものならばフッ化ガスは
特に必要ではない。
Next, as shown in FIG. 1D, after the photoresist 5 is removed with an organic solvent, an ECR etching apparatus is used, and as a first stage etching, an oxygen gas containing 10% of SF 6 gas is used, and a pressure of 1 mtorr. and then, to set the microwave 2.45 GHz Z was 200w applied magnetic field 875 Gauss immediately above the wafer to generate the etching gas plasma by electron resonance is about 0.3μm etched in the polyimide depth. At this time, SF 6 was used as an etching gas component.
The reason for mixing the gas is that polyimide for semiconductors generally contains a silicon component. If the polyimide film does not contain a silicon component, a fluoride gas is not particularly necessary.

【0010】更に、図1(e)のように、第2段階エッ
チングとして基板ホルダーを介して基板にRF電力を印
加する。この時 13.56MHZ のRF電力を 100mw/cm
2 印加してポリイミドをさらに 0.3μmエッチングし
た。その後、図1(f)のように、第3段階エッチング
としてRF電力を 600mw/cm2 とし、ポリイミドエッ
チング換算で 0.8μmエッチングした。尚、この時の基
板バイアスは約 100Vであった。
Further, as shown in FIG. 1E, RF power is applied to the substrate via the substrate holder as the second stage etching. RF power 100 mw / cm of this time 13.56MH Z
2 was applied, and the polyimide was further etched by 0.3 μm. Thereafter, as shown in FIG. 1F, the RF power was set to 600 mw / cm 2 as the third stage etching, and the etching was performed by 0.8 μm in terms of polyimide etching. The substrate bias at this time was about 100V.

【0011】このように、RF電力を増加することによ
ってエッチングに関与するエッチャントが第1段階エッ
チングでは比較的ラジカルエッチャントが多かったのに
比較して、第3段階エッチングではイオンエッチング効
果が大きく、すりばち状のエッチングが達成される。こ
のとき層間絶縁膜の厚い場合は、膜厚の増加分に応じて
第3段階エッチング時間を増せば良い。第3段階エッチ
ングではエッチング時間を増してもシリコン窒化膜マス
クの開口径はほとんど変わらないのでスルーホール開口
径は断面構造の上下ともに変動しない。ここで、RF電
力を増加する代わりに、マイクロ波電力を初期に大きく
し、終期に小さくすることで同様の効果を得ることがで
きる。
As described above, by increasing the RF power, the etchant involved in the etching is relatively large in the first-stage etching, whereas the ion-etching effect is large in the third-stage etching. Etching is achieved. At this time, when the interlayer insulating film is thick, the third-stage etching time may be increased according to the increase in the film thickness. In the third-stage etching, the opening diameter of the silicon nitride film mask hardly changes even if the etching time is increased, so that the opening diameter of the through-hole does not change up and down in the sectional structure. Here, the same effect can be obtained by increasing the microwave power at the beginning and decreasing it at the end instead of increasing the RF power.

【0012】尚、層間絶縁膜としてシリコン酸化膜を用
い、エッチングマスクとしてホトレジスト膜を用いたも
のでも同様に実施できる。即ち、前記実施例と同様に層
間絶縁膜やホトレジストマスクを形成した後、前記実施
例と同様にECRエッチング装置を用いてスルーホール
エッチングを行う。そして、この際のエッチング条件に
関して前記実施例と異なる点はエッチングガスの成分比
である。この場合、ホトレジストに比較してシリコン酸
化膜のエッチング速度を大きくするためにCF4 80%,
2 20%のガスを用いることによって前記実施例と同様
な形状のスルーホールが得られた。
It should be noted that a silicon oxide film can be used as an interlayer insulating film and a photoresist film can be used as an etching mask. That is, after forming an interlayer insulating film and a photoresist mask as in the above embodiment, through-hole etching is performed using an ECR etching apparatus as in the above embodiment. The difference in the etching conditions at this time from the above embodiment is the component ratio of the etching gas. In this case, in order to increase the etching rate of the silicon oxide film as compared with the photoresist, CF 4 80%,
By using a gas of O 2 20%, a through hole having the same shape as that of the above embodiment was obtained.

【0013】ここで、層間絶縁膜としてシロキサン含有
ポリイミド膜である場合には、エッチングマスクとして
は次のものが利用できる。プラズマCVD法によるシリ
コン窒化膜、プラズマCVD法によるシリコン窒化・酸
化膜、プラズマCVD法によるシリコン酸化膜、スパッ
タ法によるアルミニウム膜、スパッタ法によるタングス
テンシリサイド膜、スパッタ法によるチタン膜。又、層
間絶縁膜としてシリコンの熱酸化によるシリコン酸化
膜、熱CVD法によるリン,ボロンを含むシリコン酸化
膜、プラズマCVD法によるシリコン窒化膜、プラズマ
CVD法によるシリコン窒化・酸化膜、プラズマCVD
法によるシリコン酸化膜、溶液塗布法によるシリコン酸
化膜、これらの積層膜である場合には、エッチングマス
クにはホトレジスト膜が利用できる。
When the interlayer insulating film is a siloxane-containing polyimide film, the following can be used as the etching mask. A silicon nitride film formed by plasma CVD, a silicon nitride / oxide film formed by plasma CVD, a silicon oxide film formed by plasma CVD, an aluminum film formed by sputtering, a tungsten silicide film formed by sputtering, and a titanium film formed by sputtering. Also, a silicon oxide film formed by thermal oxidation of silicon as a interlayer insulating film, a silicon oxide film containing phosphorus and boron by a thermal CVD method, a silicon nitride film by a plasma CVD method, a silicon nitride / oxide film by a plasma CVD method, and a plasma CVD method
In the case of a silicon oxide film formed by a method, a silicon oxide film formed by a solution coating method, or a laminated film of these, a photoresist film can be used as an etching mask.

【0014】[0014]

【発明の効果】以上説明したように本発明は、ECRエ
ッチング装置におけるRF電力或いはマイクロ波電力
、エッチング初期の第1段階からエッチング終期の第
3段階にわたって徐々に変化させながら絶縁膜のエッチ
ングを行うので、エッチングマスクを殆どエッチングす
ることなく絶縁膜をエッチングすることができ、絶縁膜
の局所的な膜厚差や、絶縁膜形成時の膜厚偏差によって
スルーホールエッチング時間を変更しても開口径が均一
なスルーホールが形成されるため、半導体集積回路装置
の設計が容易となる効果を有する。また、第1段階でエ
ッチングされた部分と、第3段階でエッチングされた部
分が、その中間の第2段階でエッチングされた部分によ
って滑らかに連続されることになり、内面が滑らかな形
状のスルーホールが形成できる。
As described above, according to the present invention, the RF power or microwave power in the ECR etching apparatus is changed from the first stage at the beginning of etching to the first stage at the end of etching.
Since the insulating film is etched while being gradually changed over three stages , the insulating film can be etched without substantially etching the etching mask, and a local thickness difference of the insulating film and a film at the time of forming the insulating film can be obtained. Even if the through-hole etching time is changed due to the thickness deviation, a through-hole having a uniform opening diameter is formed, so that there is an effect that the design of the semiconductor integrated circuit device becomes easy. In the first stage,
Notched part and part etched in the third stage
Is due to the part etched in the second stage in between.
And the inner surface is smooth
A through hole can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を製造工程順に示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図2】従来の製造方法を工程順に示す断面図である。FIG. 2 is a sectional view showing a conventional manufacturing method in the order of steps.

【図3】従来方法の問題点を説明するための断面図であ
る。
FIG. 3 is a cross-sectional view for explaining a problem of the conventional method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 導体層 3 層間絶縁膜 4 シリコン窒化膜 5 ホトレジスト DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Conductive layer 3 Interlayer insulating film 4 Silicon nitride film 5 Photoresist

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/302 H01L 21/3205 - 21/3213 H01L 21/768 Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/302 H01L 21/3205-21/3213 H01L 21/768

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に絶縁膜を形成し、かつこ
の上に前記絶縁膜とエッチング選択比のあるエッチング
マスクを所要パターンに形成する工程と、このエッチン
グマスクを用いて前記絶縁膜を選択エッチングする工程
とを含み、この選択エッチングに際してはECRエッチ
ング装置を用い、エッチング初期の第1段階ではRF電
力を供給せず、第2段階ではRF電力を小さくし、エッ
チング終期の第3段階ではRF電力を大きくするエッチ
ングを行うことを特徴とする絶縁膜のエッチング方法。
A step of forming an insulating film on a semiconductor substrate, and forming an etching mask having an etching selectivity with the insulating film in a required pattern on the insulating film, and selecting the insulating film using the etching mask. An ECR etching apparatus is used for the selective etching, and RF power is used in the first stage of the initial etching.
An etching method for an insulating film, characterized in that an RF power is reduced in a second stage without applying force and an RF power is increased in a third stage at the end of etching.
【請求項2】 半導体基板上に絶縁膜を形成し、かつこ
の上に前記絶縁膜とエッチング選択比のあるエッチング
マスクを所要パターンに形成する工程と、このエッチン
グマスクを用いて前記絶縁膜を選択エッチングする工程
とを含み、この選択エッチングに際してはECRエッチ
ング装置を用い、エッチング初期の第1段階ではマイク
ロではマイクロ波電力を大きくし、第2段階ではそれよ
りもマイクロ波電力を小さくし、エッチング終期の第3
段階ではマイクロ波電力をさらに小さくするエッチング
を行なうことを特徴とする絶縁膜のエッチング方法。
2. A step of forming an insulating film on a semiconductor substrate, and forming an etching mask having an etching selectivity with the insulating film in a required pattern on the insulating film, and selecting the insulating film using the etching mask. An ECR etching apparatus is used for the selective etching, the microwave power is increased in the first stage of the etching , and the microwave power is increased in the second stage.
Microwave power, and the third
An etching method for an insulating film, wherein, in the step , etching for further reducing microwave power is performed.
【請求項3】 前記ECRエッチング装置におけるエッ
チングには、酸素ガスとフッ化ガスを主体としたエッチ
ングガスを用いてなる請求項1又は2に記載の絶縁膜の
エッチング方法。
3. The method for etching an insulating film according to claim 1, wherein the etching in the ECR etching apparatus uses an etching gas mainly composed of an oxygen gas and a fluoride gas.
JP4134507A 1992-04-28 1992-04-28 Insulating film etching method Expired - Lifetime JP2921258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4134507A JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4134507A JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Publications (2)

Publication Number Publication Date
JPH05304217A JPH05304217A (en) 1993-11-16
JP2921258B2 true JP2921258B2 (en) 1999-07-19

Family

ID=15129943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4134507A Expired - Lifetime JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Country Status (1)

Country Link
JP (1) JP2921258B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3615519A1 (en) * 1986-05-07 1987-11-12 Siemens Ag METHOD FOR PRODUCING CONTACT HOLES WITH SLOPED FLANGES IN INTERMEDIATE OXIDE LAYERS
JPH0824116B2 (en) * 1988-06-22 1996-03-06 日本電気株式会社 Method for manufacturing semiconductor device
JPH02125427A (en) * 1988-11-04 1990-05-14 Yamaha Corp Forming method for contact hole
JPH02210825A (en) * 1989-02-10 1990-08-22 Hitachi Ltd Plasma etching method and equipment
JP2945034B2 (en) * 1989-09-06 1999-09-06 株式会社東芝 Dry etching method

Also Published As

Publication number Publication date
JPH05304217A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
US4440804A (en) Lift-off process for fabricating self-aligned contacts
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4543592A (en) Semiconductor integrated circuits and manufacturing process thereof
US4461672A (en) Process for etching tapered vias in silicon dioxide
JP2959758B2 (en) Method of forming conductive plug in contact hole
JPH01503021A (en) Flattening method for forming through conductors in silicon wafers
JPH0563940B2 (en)
EP0355339A2 (en) Process for making self-aligned contacts
US6211557B1 (en) Contact structure using taper contact etching and polycide step
US5382544A (en) Manufacturing method of a semiconductor device utilizing thin metal film
JPH10326830A (en) Manufacture of semiconductor device
JP2921258B2 (en) Insulating film etching method
US20030082906A1 (en) Via formation in polymers
JP2628339B2 (en) Method for manufacturing semiconductor device
JP2563180B2 (en) Method for manufacturing semiconductor device
JPH09129732A (en) Semiconductor device manufacturing method
JP2950059B2 (en) Method for manufacturing semiconductor device
JP3317279B2 (en) Method for manufacturing semiconductor device
JPH10209124A (en) Dry etching method
JP2000156367A (en) Dry etching method
JPH05243388A (en) Manufacture of semiconductor device
JPH02134818A (en) Formation of wiring structure body
JP2547845B2 (en) Method for manufacturing semiconductor device
JPH05206083A (en) Production of semiconductor device
JPH05206125A (en) Manufacture of semiconductor device