JPH05304217A - Etching method for insulation film - Google Patents

Etching method for insulation film

Info

Publication number
JPH05304217A
JPH05304217A JP13450792A JP13450792A JPH05304217A JP H05304217 A JPH05304217 A JP H05304217A JP 13450792 A JP13450792 A JP 13450792A JP 13450792 A JP13450792 A JP 13450792A JP H05304217 A JPH05304217 A JP H05304217A
Authority
JP
Japan
Prior art keywords
etching
insulating film
film
insulation film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13450792A
Other languages
Japanese (ja)
Other versions
JP2921258B2 (en
Inventor
Shinichi Tonari
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4134507A priority Critical patent/JP2921258B2/en
Publication of JPH05304217A publication Critical patent/JPH05304217A/en
Application granted granted Critical
Publication of JP2921258B2 publication Critical patent/JP2921258B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To provide an etching method for insulation film through which a reverse conical through hole having constant aperture can be made with an insulation film. CONSTITUTION:An interlayer insulation film 3 is formed on a conductor layer 2 formed on a semiconductor substrate 1 and an etching mask 4 of silicon nitride is formed thereon. When the insulation film 3 is etched selectively using the etching mask 4, an ECR etching system is used and RF power is lowered at the initial and final stages of etching. Alternatively, microwave power is increased at the initial and final stages of etching. This method provide a through hole having constant aperture irrespective of the thickness of insulation film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は絶縁膜のエッチング方法
に関し、特に半導体集積回路装置の層間絶縁膜のスルー
ホールを形成するためのエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulating film etching method, and more particularly to an etching method for forming a through hole in an interlayer insulating film of a semiconductor integrated circuit device.

【0002】[0002]

【従来の技術】半導体集積回路装置における層間絶縁膜
のスルーホールはその断面形状が逆円錐形(すりばち
形)になる様にエッチングすることが行われている。そ
の理由はスルーホール開口後の層間絶縁膜の上に導体層
を形成する際に利用されているスパッタ法では、スルー
ホールの断面形状をある程度すりばち状にしないと、ス
ルーホール内側面に必要とされる膜厚の導体膜が付かな
いためである。この様にスルーホールをすりばち状にエ
ッチングする方法として、従来はスルーホールエッチン
グ時にマスクとして用いるマスク膜がエッチングの進行
に伴って横方向にエッチングされる方法をとっていた。
2. Description of the Related Art Through holes in an interlayer insulating film in a semiconductor integrated circuit device are etched so that the cross-sectional shape thereof is an inverted conical shape (surveillance shape). The reason is that in the sputtering method used to form a conductor layer on the interlayer insulating film after the opening of the through hole, it is necessary for the inner surface of the through hole unless the through hole has a cross-sectional shape to some extent. This is because a conductor film having a different thickness cannot be attached. As a method of etching the through hole in a scuttle shape in this manner, conventionally, a method has been employed in which the mask film used as a mask during the etching of the through hole is laterally etched as the etching progresses.

【0003】図2(a)〜(e)はその一例を示す図で
ある。先ず、図2(a)のように、シリコン基板1上に
導体層2を形成し、層間絶縁膜3を形成した後、この層
間絶縁膜3の上にエッチングマスク4を形成する。この
ときエッチングマスクとしては、そのエッチング速度が
層間絶縁膜よりも約 1/3〜 1/4程度小さいものをつけ
る。例えば、層間絶縁膜としてポリイミド膜を用いたと
きは、エッチングマスク4にはプラズマシリコン窒化膜
を用いる。
2A to 2E are diagrams showing an example thereof. First, as shown in FIG. 2A, the conductor layer 2 is formed on the silicon substrate 1, the interlayer insulating film 3 is formed, and then the etching mask 4 is formed on the interlayer insulating film 3. At this time, an etching mask having an etching rate that is about 1/3 to 1/4 lower than that of the interlayer insulating film is provided. For example, when a polyimide film is used as the interlayer insulating film, a plasma silicon nitride film is used for the etching mask 4.

【0004】次いで、図2(b)のように、ホトリソグ
ラフィ技術にて所望の領域のプラズマシリコン窒化膜4
を除去する。更に、図2(c)のように、平行平板型リ
アクティブイオンエッチング装置を用いてCF4 を約40
%,O2 を約60%としたガスを用い圧力100mtorrで10m
w/cm2 程度の高周波電力を導入し、プラズマシリコン
窒化膜4をマスクにして層間絶縁膜3をエッチングす
る。このときシリコン窒化膜は約 400A/分,フォトレ
ジストは約 600A/分となる。すると、図2(d)のよ
うに、シリコン窒化膜の横方向のエッチングに伴って開
口領域が広がり、これにより層間絶縁膜はすりばち状に
開口する。その後、図2(e)のように、CF4 を約80
%,酸素を約20%のガスを導入し圧力を約 0.6torr程度
にしたバレル型ドライエッチング装置にてプラズマエッ
チングし、シリコン窒化膜を除去する。
Next, as shown in FIG. 2B, a plasma silicon nitride film 4 in a desired region is formed by a photolithography technique.
To remove. Further, as shown in FIG. 2 (c), a parallel plate type reactive ion etching apparatus is used to remove CF 4 by about 40
%, O 2 of about 60% and a pressure of 100 mtorr for 10 m
A high frequency power of about w / cm 2 is introduced, and the interlayer insulating film 3 is etched using the plasma silicon nitride film 4 as a mask. At this time, the silicon nitride film is about 400 A / min, and the photoresist is about 600 A / min. Then, as shown in FIG. 2D, the opening region expands as the silicon nitride film is etched in the lateral direction, whereby the interlayer insulating film opens like a mortar. Thereafter, as shown in FIG. 2 (e), the the CF 4 to about 80
%, Oxygen gas of about 20% is introduced, and plasma etching is performed by a barrel type dry etching apparatus having a pressure of about 0.6 torr to remove the silicon nitride film.

【0005】[0005]

【発明が解決しようとする課題】このような従来のエッ
チング方法では、エッチング時間が大きくなるのに比例
してスルーホール開口径が大きくなるという問題があっ
た。これは先に説明した様に層間絶縁膜のエッチングに
比例してマスクがエッチングされるための避けることの
できない問題である。一方、層間絶縁膜は、上層の導体
膜が充分な膜厚で被覆することができる様、層間絶縁膜
の下地層の段差を平坦化する処理が行われているため、
部分的に厚さが相違する箇所が存在している。このた
め、下地層の段部の谷の所に位置するスルーホールが開
口するまで段部の山部のスルーホール部は必要以上にエ
ッチングされてしまい、図3(a)に示す様にスルーホ
ール底部が谷部に位置するものは小さく、山部に位置す
るものは大きくなる。
However, such a conventional etching method has a problem that the through-hole opening diameter increases in proportion to the increase in etching time. This is an unavoidable problem because the mask is etched in proportion to the etching of the interlayer insulating film as described above. On the other hand, the interlayer insulating film is subjected to flattening the step of the underlying layer of the interlayer insulating film so that the upper conductive film can be covered with a sufficient film thickness.
There is a portion where the thickness is partially different. As a result, the through-hole portion at the crest of the step portion is etched more than necessary until the through-hole located at the valley of the step portion of the underlayer is opened, and as shown in FIG. The bottom is small in the valley and the bottom is large.

【0006】又、層間絶縁膜の膜厚の制御性はコストの
面からみて、規定の±10%程度は容認せざるを得ない
が、膜厚の増減に伴い、スルーホールのエッチング時間
は設定し直す必要がある。このため、図3(b)に示す
様に、スルーホール上部の寸法が変化する問題がある。
このように、スルーホール開口径がその位置によって異
なることは、半導体集積回路装置の素子や配線の配置に
関して、特性上の制約を受けることとなり、配置設計を
困難にする問題が生じる。本発明の目的は、絶縁膜に開
設するスルーホールを均一な開口径で形成することがで
きる絶縁膜のエッチング方法を提供することにある。
From the viewpoint of cost, the controllability of the film thickness of the interlayer insulating film is inevitably about ± 10% of the regulation, but as the film thickness increases or decreases, the etching time of the through hole is set. I need to start over. Therefore, as shown in FIG. 3B, there is a problem that the size of the upper portion of the through hole changes.
As described above, the difference in the opening diameter of the through hole imposes restrictions on the characteristics of the arrangement of the elements and wirings of the semiconductor integrated circuit device, which makes the layout design difficult. An object of the present invention is to provide an insulating film etching method capable of forming through holes formed in an insulating film with a uniform opening diameter.

【0007】[0007]

【課題を解決するための手段】本発明は、エッチングマ
スクを用いて絶縁膜を選択エッチングするに際し、EC
Rエッチング装置を用いてエッチングの初期ではRF電
力を小さくし、エッチングの終期ではRF電力を小さく
するエッチングを行う。或いは、エッチングの初期では
マイクロ波電力を大きくし、エッチングの終期ではマイ
クロ波電力を大きくする。又、エッチングガスとして
は、酸素ガスとフッ化ガスを主体としたエッチングガス
を用いる。
According to the present invention, when the insulating film is selectively etched using an etching mask, EC
The R etching apparatus is used to reduce the RF power in the initial stage of the etching and reduce the RF power in the final stage of the etching. Alternatively, the microwave power is increased at the beginning of etching and the microwave power is increased at the end of etching. As the etching gas, an etching gas mainly containing oxygen gas and fluoride gas is used.

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を製造工程順に示す半導体
チップの一部の断面図である。先ず、図1(a)のよう
に、シリコン基板1の上に導体層2を形成し、かつこの
上にポリイミド溶液を塗布し、約 400℃の加熱をしてポ
リイミド層間絶縁膜3を約1μm厚に形成する。次い
で、図1(b)のように、層間絶縁膜3上にプラズマC
VD法によりシリコン窒化膜4を約 0.2μm形成する。
そして、図1(c)のように、ホトレジスト5を塗布し
た後、ホトリソグラフィ技術を用いてスルーホール領域
のみホトレジスト5を除去し、主にCF4 ガスを用い通
常のリアクティブイオンエッチング法を用いてホトレジ
スト開口領域のシリコン窒化膜4を除去する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a part of a semiconductor chip showing an embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 1A, a conductor layer 2 is formed on a silicon substrate 1, and a polyimide solution is applied on the conductor layer 2 and heated at about 400 ° C. to form a polyimide interlayer insulating film 3 at about 1 μm. It is formed thick. Then, as shown in FIG. 1B, plasma C is formed on the interlayer insulating film 3.
The silicon nitride film 4 is formed to a thickness of about 0.2 μm by the VD method.
Then, as shown in FIG. 1C, after the photoresist 5 is applied, the photoresist 5 is removed only in the through hole region by using the photolithography technique, and the ordinary reactive ion etching method is mainly used by using CF 4 gas. Then, the silicon nitride film 4 in the photoresist opening region is removed.

【0009】次いで、図1(d)のように、ホトレジス
ト5を有機溶媒にて除去した後、ECRエッチング装置
を用い、第1段階エッチングとしてSF6 ガスを10%含
む酸素ガスを用い、圧力1mtorr とし、2.45GHZ のマ
イクロ波を 200w印加し磁場をウェハ直上で 875ガウス
に設定し、エレクトロン共鳴によるエッチングガスプラ
ズマを発生させ、ポリイミド深さにして約 0.3μmエッ
チングする。このときエッチングガス成分としてSF6
ガスを混ぜた理由は、一般的に半導体用のポリイミドは
シリコン成分が含まれるためである。ポリイミド膜中に
シリコン成分が含まれていないものならばフッ化ガスは
特に必要ではない。
Then, as shown in FIG. 1 (d), after removing the photoresist 5 with an organic solvent, an ECR etching apparatus is used, and oxygen gas containing 10% of SF 6 gas is used as the first stage etching, and the pressure is 1 mtorr. and then, to set the microwave 2.45 GHz Z was 200w applied magnetic field 875 Gauss immediately above the wafer to generate the etching gas plasma by electron resonance is about 0.3μm etched in the polyimide depth. At this time, SF 6 is used as an etching gas component.
The reason for mixing the gas is that polyimide for semiconductors generally contains a silicon component. Fluorine gas is not particularly required as long as the polyimide film does not contain a silicon component.

【0010】更に、図1(e)のように、第2段階エッ
チングとして基板ホルダーを介して基板にRF電力を印
加する。この時 13.56MHZ のRF電力を 100mw/cm
2 印加してポリイミドをさらに 0.3μmエッチングし
た。その後、図1(f)のように、第3段階エッチング
としてRF電力を 600mw/cm2 とし、ポリイミドエッ
チング換算で 0.8μmエッチングした。尚、この時の基
板バイアスは約 100Vであった。
Further, as shown in FIG. 1E, RF power is applied to the substrate through the substrate holder as the second stage etching. RF power 100 mw / cm of this time 13.56MH Z
2 was applied to further etch the polyimide by 0.3 μm. Then, as shown in FIG. 1 (f), RF power was set to 600 mw / cm 2 as the third stage etching and 0.8 μm etching was performed in terms of polyimide etching. The substrate bias at this time was about 100V.

【0011】このように、RF電力を増加することによ
ってエッチングに関与するエッチャントが第1段階エッ
チングでは比較的ラジカルエッチャントが多かったのに
比較して、第3段階エッチングではイオンエッチング効
果が大きく、すりばち状のエッチングが達成される。こ
のとき層間絶縁膜の厚い場合は、膜厚の増加分に応じて
第3段階エッチング時間を増せば良い。第3段階エッチ
ングではエッチング時間を増してもシリコン窒化膜マス
クの開口径はほとんど変わらないのでスルーホール開口
径は断面構造の上下ともに変動しない。ここで、RF電
力を増加する代わりに、マイクロ波電力を初期に大きく
し、終期に小さくすることで同様の効果を得ることがで
きる。
As described above, by increasing the RF power, the number of etchants involved in etching was relatively large in the first-step etching, whereas the ion etching effect was large in the third-step etching, and the etching was large. Etching is achieved. At this time, if the interlayer insulating film is thick, the third stage etching time may be increased according to the increase in the film thickness. In the third-stage etching, the opening diameter of the silicon nitride film mask hardly changes even if the etching time is increased, so that the opening diameter of the through hole does not fluctuate in the vertical direction of the sectional structure. Here, the same effect can be obtained by increasing the microwave power in the initial stage and decreasing it in the final stage instead of increasing the RF power.

【0012】尚、層間絶縁膜としてシリコン酸化膜を用
い、エッチングマスクとしてホトレジスト膜を用いたも
のでも同様に実施できる。即ち、前記実施例と同様に層
間絶縁膜やホトレジストマスクを形成した後、前記実施
例と同様にECRエッチング装置を用いてスルーホール
エッチングを行う。そして、この際のエッチング条件に
関して前記実施例と異なる点はエッチングガスの成分比
である。この場合、ホトレジストに比較してシリコン酸
化膜のエッチング速度を大きくするためにCF4 80%,
2 20%のガスを用いることによって前記実施例と同様
な形状のスルーホールが得られた。
A silicon oxide film may be used as the interlayer insulating film, and a photoresist film may be used as the etching mask. That is, after forming an interlayer insulating film and a photoresist mask in the same manner as in the above embodiment, through hole etching is performed using the ECR etching apparatus as in the above embodiment. Further, regarding the etching conditions at this time, the point different from the above embodiment is the composition ratio of the etching gas. In this case, in order to increase the etching rate of the silicon oxide film as compared with photoresist, CF 4 80%,
By using a gas containing 20% of O 2, a through hole having the same shape as that of the above-mentioned embodiment was obtained.

【0013】ここで、層間絶縁膜としてシロキサン含有
ポリイミド膜である場合には、エッチングマスクとして
は次のものが利用できる。プラズマCVD法によるシリ
コン窒化膜、プラズマCVD法によるシリコン窒化・酸
化膜、プラズマCVD法によるシリコン酸化膜、スパッ
タ法によるアルミニウム膜、スパッタ法によるタングス
テンシリサイド膜、スパッタ法によるチタン膜。又、層
間絶縁膜としてシリコンの熱酸化によるシリコン酸化
膜、熱CVD法によるリン,ボロンを含むシリコン酸化
膜、プラズマCVD法によるシリコン窒化膜、プラズマ
CVD法によるシリコン窒化・酸化膜、プラズマCVD
法によるシリコン酸化膜、溶液塗布法によるシリコン酸
化膜、これらの積層膜である場合には、エッチングマス
クにはホトレジスト膜が利用できる。
When the siloxane-containing polyimide film is used as the interlayer insulating film, the following can be used as the etching mask. A silicon nitride film formed by plasma CVD, a silicon nitride / oxide film formed by plasma CVD, a silicon oxide film formed by plasma CVD, an aluminum film formed by sputtering, a tungsten silicide film formed by sputtering, and a titanium film formed by sputtering. Further, as an interlayer insulating film, a silicon oxide film formed by thermal oxidation of silicon, a silicon oxide film containing phosphorus and boron formed by a thermal CVD method, a silicon nitride film formed by a plasma CVD method, a silicon nitride / oxide film formed by a plasma CVD method, and a plasma CVD method.
In the case of a silicon oxide film formed by the method, a silicon oxide film formed by a solution coating method, or a laminated film of these, a photoresist film can be used as an etching mask.

【0014】[0014]

【発明の効果】以上説明したように本発明は、ECRエ
ッチング装置におけるRF電力或いはマイクロ波電力を
徐々に変化させながら絶縁膜のエッチングを行うので、
エッチングマスクを殆どエッチングすることなく絶縁膜
をエッチングすることができ、絶縁膜の局所的な膜厚差
や、絶縁膜形成時の膜厚偏差によってスルーホールエッ
チング時間を変更しても開口径が均一なスルーホールが
形成されるため、半導体集積回路装置の設計が容易とな
る効果を有する。
As described above, according to the present invention, the insulating film is etched while gradually changing the RF power or the microwave power in the ECR etching apparatus.
The insulating film can be etched with almost no etching mask, and the opening diameter is uniform even if the through-hole etching time is changed due to the local film thickness difference of the insulating film or the film thickness deviation at the time of forming the insulating film. Since such a through hole is formed, it has the effect of facilitating the design of the semiconductor integrated circuit device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を製造工程順に示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図2】従来の製造方法を工程順に示す断面図である。FIG. 2 is a cross-sectional view showing a conventional manufacturing method in process order.

【図3】従来方法の問題点を説明するための断面図であ
る。
FIG. 3 is a cross-sectional view for explaining problems of the conventional method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 導体層 3 層間絶縁膜 4 シリコン窒化膜 5 ホトレジスト 1 Silicon Substrate 2 Conductor Layer 3 Interlayer Insulation Film 4 Silicon Nitride Film 5 Photoresist

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に絶縁膜を形成し、かつこ
の上のエッチングマスクを所要パターンに形成する工程
と、このエッチングマスクを用いて前記絶縁膜を選択エ
ッチングする工程とを含み、この選択エッチングに際し
てはECRエッチング装置を用い、エッチングの初期で
はRF電力を小さくし、エッチングの終期ではRF電力
を小さくするエッチングを行うことを特徴とする絶縁膜
のエッチング方法。
1. A method comprising the steps of forming an insulating film on a semiconductor substrate and forming an etching mask on the insulating film in a desired pattern, and selectively etching the insulating film using the etching mask. An etching method for an insulating film, characterized in that an ECR etching apparatus is used for etching, and RF power is reduced at an initial stage of etching and RF power is reduced at a final stage of etching.
【請求項2】 半導体基板上に絶縁膜を形成し、かつこ
の上のエッチングマスクを所要パターンに形成する工程
と、このエッチングマスクを用いて前記絶縁膜を選択エ
ッチングする工程とを含み、この選択エッチングに際し
てはECRエッチング装置を用い、エッチングの初期で
はマイクロ波電力を大きくし、エッチングの終期ではマ
イクロ波電力を大きくするエッチングを行うことを特徴
とする絶縁膜のエッチング方法。
2. A method comprising the steps of forming an insulating film on a semiconductor substrate and forming an etching mask on the insulating film in a desired pattern, and selectively etching the insulating film using the etching mask. An etching method of an insulating film, characterized in that an ECR etching apparatus is used for etching, and microwave power is increased at an initial stage of etching and is increased at a final stage of etching.
【請求項3】 ECRエッチング装置におけるエッチン
グには、酸素ガスとフッ化ガスを主体としたエッチング
ガスを用いてなる請求項1又は2の絶縁膜のエッチング
方法。
3. The method for etching an insulating film according to claim 1, wherein an etching gas mainly composed of oxygen gas and fluoride gas is used for etching in the ECR etching apparatus.
JP4134507A 1992-04-28 1992-04-28 Insulating film etching method Expired - Lifetime JP2921258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4134507A JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4134507A JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Publications (2)

Publication Number Publication Date
JPH05304217A true JPH05304217A (en) 1993-11-16
JP2921258B2 JP2921258B2 (en) 1999-07-19

Family

ID=15129943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4134507A Expired - Lifetime JP2921258B2 (en) 1992-04-28 1992-04-28 Insulating film etching method

Country Status (1)

Country Link
JP (1) JP2921258B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263638A (en) * 1986-05-07 1987-11-16 シ−メンス、アクチエンゲゼルシヤフト Method of forming contact hole with inclined side wall
JPH01321634A (en) * 1988-06-22 1989-12-27 Nec Corp Manufacture of semiconductor device
JPH02125427A (en) * 1988-11-04 1990-05-14 Yamaha Corp Forming method for contact hole
JPH02210825A (en) * 1989-02-10 1990-08-22 Hitachi Ltd Plasma etching method and equipment
JPH0393224A (en) * 1989-09-06 1991-04-18 Toshiba Corp Dry etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263638A (en) * 1986-05-07 1987-11-16 シ−メンス、アクチエンゲゼルシヤフト Method of forming contact hole with inclined side wall
JPH01321634A (en) * 1988-06-22 1989-12-27 Nec Corp Manufacture of semiconductor device
JPH02125427A (en) * 1988-11-04 1990-05-14 Yamaha Corp Forming method for contact hole
JPH02210825A (en) * 1989-02-10 1990-08-22 Hitachi Ltd Plasma etching method and equipment
JPH0393224A (en) * 1989-09-06 1991-04-18 Toshiba Corp Dry etching

Also Published As

Publication number Publication date
JP2921258B2 (en) 1999-07-19

Similar Documents

Publication Publication Date Title
US5144411A (en) Method and structure for providing improved insulation in vlsi and ulsi circuits
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
US4461672A (en) Process for etching tapered vias in silicon dioxide
US6001538A (en) Damage free passivation layer etching process
US5856703A (en) Integrated circuitry having a pair of adjacent conductive lines
KR100414506B1 (en) Dry etching method and method of manufacturing a semiconductor device
JPH10189482A (en) Method for forming conductive plug in contact hole
US20030082906A1 (en) Via formation in polymers
JP3959790B2 (en) Manufacturing method of semiconductor device
JPH09172079A (en) Semiconductor device and its manufacture
JPH05304217A (en) Etching method for insulation film
JPH1131683A (en) Manufacture of semiconductor device
JP2865517B2 (en) Dry etching method for Ti / TiN / W film
JPH10209124A (en) Dry etching method
JP3317279B2 (en) Method for manufacturing semiconductor device
JPH0661195A (en) Manufacture of semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPH0689883A (en) Method of forming connecting hole
KR100228343B1 (en) Method of forming metal interconnector in semiconductor device
JP2950059B2 (en) Method for manufacturing semiconductor device
JPH05217965A (en) Manufacture of semiconductor device
KR19980069258A (en) Method for forming contact hole in semiconductor device
JPH0621043A (en) Manufacture of semiconductor device
JPH0590420A (en) Connecting-hole forming method
JPH05206083A (en) Production of semiconductor device