JPH10209124A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPH10209124A JPH10209124A JP9008438A JP843897A JPH10209124A JP H10209124 A JPH10209124 A JP H10209124A JP 9008438 A JP9008438 A JP 9008438A JP 843897 A JP843897 A JP 843897A JP H10209124 A JPH10209124 A JP H10209124A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- titanium nitride
- nitride film
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ドライエッチン
グ方法、特に多層構造の金属配線同士を電気的に接続す
るスルーホールを形成するためのドライエッチング方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method, and more particularly to a dry etching method for forming a through hole for electrically connecting metal wirings having a multilayer structure.
【0002】[0002]
【従来の技術】図5及び図6は、従来の技術としてスル
ーホールを形成するためのドライエッチング方法の一例
を順に示す断面図である。まず、アルミニウム配線1上
に窒化チタン膜2を形成し、窒化チタン膜2上に例えば
シリコン酸化膜を堆積して層間酸化膜3を形成する。こ
こで、窒化チタン膜2はアルミニウム配線のエレクトロ
マイグレーション特性を良好にするために形成される。2. Description of the Related Art FIGS. 5 and 6 are sectional views sequentially showing an example of a dry etching method for forming a through hole as a conventional technique. First, a titanium nitride film 2 is formed on an aluminum wiring 1 and, for example, a silicon oxide film is deposited on the titanium nitride film 2 to form an interlayer oxide film 3. Here, the titanium nitride film 2 is formed to improve the electromigration characteristics of the aluminum wiring.
【0003】次に、層間酸化膜3上に、スルーホールを
形成すべき領域の上方に開口を呈するホトレジスト4を
形成し(図5)、このホトレジスト4をマスクとして異
方性酸化膜ドライエッチングを行うことにより、スルー
ホール53を形成する(図6)。Next, a photoresist 4 having an opening above a region where a through hole is to be formed is formed on the interlayer oxide film 3 (FIG. 5), and anisotropic oxide film dry etching is performed using the photoresist 4 as a mask. As a result, a through hole 53 is formed (FIG. 6).
【0004】[0004]
【発明が解決しようとする課題】近年における半導体装
置の高集積化、高性能化に伴い、スルーホールを形成す
るためのドライエッチング方法に要求される技術的課題
もますます厳しくなってきている。例えば図7に示すよ
うな多層構造の金属配線を有する半導体装置において
は、層間酸化膜の所望の位置に、かつ、上層アルミニウ
ム配線と下層アルミニウム配線とを確実に接続するため
に一定のボトム径を有するスルーホールを形成すること
が必要とされる。さらに、スルーホール抵抗の信頼性を
向上させるためにも、層間酸化膜のみをエッチングし、
下地の窒化チタン膜やアルミニウム配線をエッチングせ
ずに残すことが必要とされる。With the recent increase in the degree of integration and performance of semiconductor devices, the technical problems required for the dry etching method for forming through holes have become more and more severe. For example, in a semiconductor device having a metal wiring having a multilayer structure as shown in FIG. 7, a certain bottom diameter is required at a desired position of an interlayer oxide film and in order to securely connect an upper aluminum wiring and a lower aluminum wiring. It is necessary to form a through hole having the same. Furthermore, in order to improve the reliability of the through-hole resistance, only the interlayer oxide film is etched,
It is necessary to leave the underlying titanium nitride film and aluminum wiring without etching.
【0005】しかし、一定のボトム径を確保するため
に、従来のドライエッチング方法を用いて異方性形状に
優れたスルーホールを形成しようとすると、必然的に層
間酸化膜/窒化チタン膜エッチング選択比が低い条件下
でドライエッチングを行うこととなり、そのため図6に
示す様に、スルーホール53を形成する際のオーバーエ
ッチングにより、層間酸化膜3の下に形成されている窒
化チタン膜2、さらにはその下にあるアルミニウム配線
1までエッチングされてしまう。However, if a conventional dry etching method is used to form a through hole having an excellent anisotropic shape in order to secure a constant bottom diameter, it is inevitable to select an interlayer oxide film / titanium nitride film by etching. The dry etching is performed under the condition that the ratio is low. Therefore, as shown in FIG. 6, the titanium nitride film 2 formed under the interlayer oxide film 3 and the titanium nitride film 2 Is etched down to the aluminum wiring 1 thereunder.
【0006】一方、下地の窒化チタン膜がエッチングさ
れることを回避するために、最初から層間酸化膜/窒化
チタン膜エッチング選択比が高い条件下でドライエッチ
ングを行うと、図8に示すように、スルーホール54の
異方性形状が悪化し、ボトム径が小さくなるため、金属
配線同士の接触不良を引き起こしたり、スルーホール抵
抗が極めて大きくなる等の弊害が生じ得る。On the other hand, in order to prevent the underlying titanium nitride film from being etched, dry etching is initially performed under conditions where the etching selectivity between the interlayer oxide film and the titanium nitride film is high, as shown in FIG. In addition, since the anisotropic shape of the through hole 54 is deteriorated and the bottom diameter is reduced, there may be adverse effects such as a poor contact between the metal wirings and an extremely large through hole resistance.
【0007】従って、従来のドライエッチング方法を用
いて、下地の窒化チタン膜をエッチングすることなく、
かつ、一定のボトム径を有するスルーホールを形成する
ためには、スルーホールのトップ径を大きくする必要が
あるが、図9に示すように、スルーホール同士が近接す
る場合には、所望の位置にスルーホールを形成すること
ができないという問題があった。Therefore, without etching the underlying titanium nitride film using the conventional dry etching method,
Further, in order to form a through hole having a constant bottom diameter, it is necessary to increase the top diameter of the through hole. However, when the through holes are close to each other as shown in FIG. However, there is a problem that a through hole cannot be formed.
【0008】本発明はこのような問題を解決するために
なされたものであり、層間酸化膜の下に形成されている
窒化チタン膜をエッチングすることなく、かつ、異方性
形状に優れたスルーホールを形成するためのドライエッ
チング方法を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and does not require etching of a titanium nitride film formed under an interlayer oxide film, and is excellent in anisotropic shape. An object is to obtain a dry etching method for forming a hole.
【0009】[0009]
【課題を解決するための手段】この発明のうち請求項1
に係るドライエッチング方法は、窒化チタン膜上にシリ
コン酸化膜が堆積されている半導体装置において、
(a)C4F8とO2との混合ガスを用いて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、(b)工程(a)で用いた
混合ガスよりもC4F8のガス比が高いC4F8とO2との
混合ガスを用いて、残置されたシリコン酸化膜をエッチ
ングする工程とを備えることを特徴とするものである。Means for Solving the Problems Claim 1 of the present invention
The dry etching method according to the above, in a semiconductor device in which a silicon oxide film is deposited on a titanium nitride film,
(A) using a mixed gas of C 4 F 8 and O 2 to selectively etch while leaving the silicon oxide film in a range where the titanium nitride film is not exposed, and (b) step (a) Etching the remaining silicon oxide film using a mixed gas of C 4 F 8 and O 2 having a higher gas ratio of C 4 F 8 than the mixed gas used. is there.
【0010】また、この発明のうち請求項2に係るドラ
イエッチング方法は、窒化チタン膜上にシリコン酸化膜
が堆積されている半導体装置において、(a)C4F8と
O2との混合ガスを用いて、所定のマイクロ波パワーを
印加することによりプラズマを発生させて、シリコン酸
化膜を窒化チタン膜が露出しない範囲内に残置して選択
的にエッチングする工程と、(b)C4F8とO2との混
合ガスを用いて、工程(a)で印加したマイクロ波パワ
ーよりも高いマイクロ波パワーを印加することによりプ
ラズマを発生させて、残置されたシリコン酸化膜をエッ
チングする工程とを備えることを特徴とするものであ
る。According to a second aspect of the present invention, there is provided a dry etching method according to the second aspect, wherein (a) a mixed gas of C 4 F 8 and O 2 in a semiconductor device having a silicon oxide film deposited on a titanium nitride film. Generating a plasma by applying a predetermined microwave power to the silicon oxide film and selectively etching the silicon oxide film while leaving the titanium nitride film unexposed; (b) C 4 F Generating a plasma by applying a microwave power higher than the microwave power applied in the step (a) using a mixed gas of 8 and O 2 to etch the remaining silicon oxide film; It is characterized by having.
【0011】[0011]
実施の形態1.図1〜図4は、本発明の実施の形態1に
係るドライエッチング方法を順に示す断面図である。ま
ず、アルミニウム配線1上に窒化チタン膜2を形成し、
窒化チタン膜2上に例えばシリコン酸化膜を堆積して層
間酸化膜3を形成する(図1)。ここで、窒化チタン膜
2はアルミニウム配線のエレクトロマイグレーション特
性を良好にするために形成される。Embodiment 1 FIG. 1 to 4 are sectional views sequentially showing a dry etching method according to the first embodiment of the present invention. First, a titanium nitride film 2 is formed on an aluminum wiring 1,
For example, a silicon oxide film is deposited on the titanium nitride film 2 to form an interlayer oxide film 3 (FIG. 1). Here, the titanium nitride film 2 is formed to improve the electromigration characteristics of the aluminum wiring.
【0012】次に、層間酸化膜3上に、スルーホールを
形成すべき領域の上方に開口を呈するホトレジスト4を
形成する(図2)。Next, a photoresist 4 having an opening above a region where a through hole is to be formed is formed on the interlayer oxide film 3 (FIG. 2).
【0013】次に、ECRエッチング装置を用いて、以
下に示す段階を経てドライエッチングを行うことにより
スルーホールを形成する。まず第1段階として、層間酸
化膜/窒化チタン膜エッチング選択比は低いが異方性の
強い条件下で、層間酸化膜3の約80%をエッチングし
てスルーホール51を形成する(図3)。Next, through-holes are formed by performing dry etching through the following steps using an ECR etching apparatus. First, as a first step, through-holes 51 are formed by etching about 80% of the interlayer oxide film 3 under the condition of low interlayer oxide film / titanium nitride film etching selectivity but strong anisotropy (FIG. 3). .
【0014】ここで「80%」としたのは、異方性形状
に優れたスルーホールを形成するためにはこの第1段階
でできるだけ厚く層間酸化膜3をエッチングしておくほ
うが良いが、窒化チタン膜2上に堆積する層間酸化膜3
の膜厚のばらつきが目標膜厚の±10%程度であるこ
と、及びエッチング速度にばらつきがあること等を考慮
して、層間酸化膜3の下に形成されている窒化チタン膜
2がエッチングされることを回避すべく、80%程度の
エッチングにとどめたものである。The reason why "80%" is set here is that it is better to etch the interlayer oxide film 3 as thickly as possible in this first step in order to form a through hole having an excellent anisotropic shape. Interlayer oxide film 3 deposited on titanium film 2
The titanium nitride film 2 formed under the interlayer oxide film 3 is etched in consideration of the fact that the thickness variation of the film is about ± 10% of the target thickness and that the etching rate varies. In order to avoid this, the etching is limited to about 80%.
【0015】次に第2段階として、異方性は弱い(テー
パー状になる)が、層間酸化膜/窒化チタン膜エッチン
グ選択比の強い条件下で、残り約20%の層間酸化膜3
をエッチングしてスルーホール52を形成する。即ち、
この第2段階において層間酸化膜3を開口の下で全てエ
ッチングして窒化チタン膜2を露出する(図4)。Next, as a second step, the remaining about 20% of the interlayer oxide film 3 is formed under the condition that the etching selectivity of the interlayer oxide film / titanium nitride film is strong although the anisotropy is weak (tapered).
Is etched to form a through hole 52. That is,
In this second stage, the interlayer oxide film 3 is entirely etched under the opening to expose the titanium nitride film 2 (FIG. 4).
【0016】具体的な条件としては、例えば以下に示す
条件を用いる。まず第1段階では、1:1の比のC4F8
/O2混合ガスを用い、圧力1mTorr、RF基板バ
イアスパワー700W、マイクロ波パワー1500Wを
印加し、エレクトロン共鳴によるプラズマを発生させ
る。この条件によると、異方性の強いエッチングを行う
ことができる。As specific conditions, for example, the following conditions are used. First, in the first stage, a 1: 1 ratio of C 4 F 8
Using a / O 2 mixed gas, a pressure of 1 mTorr, an RF substrate bias power of 700 W, and a microwave power of 1500 W are applied to generate plasma by electron resonance. Under this condition, etching with strong anisotropy can be performed.
【0017】次に第2段階では、4:3の比のC4F8/
O2混合ガスを用い、圧力1mTorr、RF基板バイ
アスパワー700W、マイクロ波パワー1500Wを印
加し、プラズマを発生させる。このようにC4F8のガス
比がO2に対して4:3以上であれば窒化チタン膜2上
にC*F*系のデポジションが付着し、窒化チタン膜2の
エッチングレートを低く抑えることできる。従って、第
2段階のエッチング量を精度よく制御できるので、窒化
チタン膜2をエッチングすることなくスルーホール52
を形成することができる。[0017] Next, in the second stage, 4: a ratio of 3 C 4 F 8 /
Using an O 2 mixed gas, a pressure of 1 mTorr, an RF substrate bias power of 700 W, and a microwave power of 1500 W are applied to generate plasma. As described above, when the gas ratio of C 4 F 8 is 4: 3 or more with respect to O 2 , C * F * -based deposition is deposited on the titanium nitride film 2 and the etching rate of the titanium nitride film 2 is reduced. Can be suppressed. Therefore, the amount of etching in the second stage can be controlled with high precision, so that the through holes 52 can be formed without etching the titanium nitride film 2.
Can be formed.
【0018】以上のように、本実施の形態1に係るドラ
イエッチング方法においては、第1段階で約80%の層
間酸化膜3をエッチングして異方性形状に優れたスルー
ホール51を形成し、次に第2段階で窒化チタン膜2を
エッチングすることなく残り約20%の層間酸化膜3を
エッチングしてスルーホール52を形成する。このとき
第2段階で形成されるコンタクトホールはテーパー状と
なるが、第2段階でエッチングする膜厚は層間酸化膜3
全体の約20%にすぎないため、スルーホール全体とし
てみれば異方性形状に優れたスルーホールが形成される
こととなる。As described above, in the dry etching method according to the first embodiment, about 80% of the interlayer oxide film 3 is etched in the first stage to form the through hole 51 having an excellent anisotropic shape. Then, in the second step, the remaining approximately 20% of the interlayer oxide film 3 is etched without etching the titanium nitride film 2 to form a through hole 52. At this time, the contact hole formed in the second stage has a tapered shape, but the film thickness etched in the second stage is the interlayer oxide film 3.
Since this is only about 20% of the whole, a through hole excellent in anisotropic shape is formed as a whole.
【0019】実施の形態2.他の具体的な条件として、
以下に示す条件を用いることもできる。まず第1段階で
は、1:1の比のC4F8/O2混合ガスを用い、圧力1
mTorr、RF基板バイアスパワー700W、マイク
ロ波パワー1500Wを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態1で用
いた条件と同様である。Embodiment 2 As another specific condition,
The following conditions can also be used. First, in the first stage, using 1: 1 of C 4 F 8 / O 2 mixed gas ratio, pressure 1
mTorr, an RF substrate bias power of 700 W, and a microwave power of 1500 W are applied to generate plasma by electron resonance. This condition is the same as the condition used in the first embodiment.
【0020】次に第2段階では、1:1の比のC4F8/
O2混合ガスを用い、圧力1mTorr、RF基板バイ
アスパワー700W、マイクロ波パワー1700Wを印
加し、プラズマを発生させる。このようにマイクロ波パ
ワーが1700W以上であればプラズマ中におけるC4
F8ガスの解離が促進され、窒化チタン膜2上にC*F*
系のデポジションが付着するため、窒化チタン膜2のエ
ッチングレートを低く抑えることができる。従って、第
2段階のエッチング量を精度よく制御できるので、窒化
チタン膜2をエッチングすることなくスルーホール52
を形成することができる。Next, in the second stage, a 1: 1 ratio of C 4 F 8 /
Using an O 2 mixed gas, a pressure of 1 mTorr, an RF substrate bias power of 700 W and a microwave power of 1700 W are applied to generate plasma. Thus, if the microwave power is 1700 W or more, C 4 in the plasma
The dissociation of F 8 gas is promoted, and C * F * is formed on the titanium nitride film 2 .
Since the deposition of the system adheres, the etching rate of the titanium nitride film 2 can be kept low. Therefore, the amount of etching in the second stage can be controlled with high precision, so that the through holes 52 can be formed without etching the titanium nitride film 2.
Can be formed.
【0021】以上のように、本実施の形態2に係るドラ
イエッチング方法においても、実施の形態1と同様の効
果を得ることができる。As described above, the same effect as in the first embodiment can be obtained also in the dry etching method according to the second embodiment.
【0022】実施の形態3.他の具体的な条件として、
以下に示す条件を用いることもできる。まず第1段階で
は、1:1の比のC4F8/O2混合ガスを用い、圧力1
mTorr、RF基板バイアスパワー700W、マイク
ロ波パワー1500Wを印加し、エレクトロン共鳴によ
るプラズマを発生させる。この条件は実施の形態1で用
いた条件と同様である。Embodiment 3 FIG. As another specific condition,
The following conditions can also be used. First, in the first stage, a 1: 1 ratio of C 4 F 8 / O 2 mixed gas was used,
mTorr, an RF substrate bias power of 700 W, and a microwave power of 1500 W are applied to generate plasma by electron resonance. This condition is the same as the condition used in the first embodiment.
【0023】次に第2段階では、1:1の比のC4F8/
O2混合ガスを用い、圧力1mTorr、RF基板バイ
アスパワー600W、マイクロ波パワー1500Wを印
加し、プラズマを発生させる。このようにRF基板バイ
アスパワーを下げることにより窒化チタン膜2のエッチ
ングレートも低下し、特に本実施の形態に示すようにR
F基板バイアスパワーが600W以下であれば第2段階
のエッチング量を精度よく制御できるため、窒化チタン
膜2をエッチングすることなくスルーホール52を形成
することができる。Next, in the second stage, a 1: 1 ratio of C 4 F 8 /
Plasma is generated by applying a pressure of 1 mTorr, an RF substrate bias power of 600 W, and a microwave power of 1500 W using an O 2 mixed gas. By reducing the RF substrate bias power in this manner, the etching rate of the titanium nitride film 2 is also reduced, and particularly, as shown in this embodiment, R
If the F-substrate bias power is 600 W or less, the amount of etching in the second stage can be accurately controlled, so that the through hole 52 can be formed without etching the titanium nitride film 2.
【0024】以上のように、本実施の形態3に係るドラ
イエッチング方法においては、第1段階で層間酸化膜3
の約80%をエッチングして異方性形状に優れたスルー
ホール51を形成し、次に第2段階で窒化チタン膜2を
エッチングすることなく残り約20%の層間酸化膜3を
エッチングしてスルーホール52を形成する。しかも第
2段階で形成されるコンタクトホールも異方性形状であ
るため、上記実施の形態1及び2に示す方法よりも異方
性形状に優れたスルーホールを形成することができる。As described above, in the dry etching method according to the third embodiment, the interlayer oxide film 3
Is etched to form a through hole 51 having an excellent anisotropic shape, and then the remaining 20% of the interlayer oxide film 3 is etched without etching the titanium nitride film 2 in the second stage. A through hole 52 is formed. In addition, since the contact holes formed in the second step also have anisotropic shapes, through holes having more anisotropic shapes can be formed than the methods described in the first and second embodiments.
【0025】[0025]
【発明の効果】この発明のうち請求項1に係るドライエ
ッチング方法によれば、工程(a)では異方性の強い条
件下でシリコン酸化膜をエッチングするため、異方性形
状に優れたスルーホールを形成することができる。ま
た、工程(b)では、C4F8のガス比が高いため窒化チ
タン膜上にC*F*系のデポジションが付着し、窒化チタ
ン膜のエッチングレートが低くなる。そのため、工程
(b)におけるシリコン酸化膜のエッチング量を精度よ
く制御でき、窒化チタン膜をエッチングすることなくス
ルーホールを形成することができる。According to the dry etching method according to the first aspect of the present invention, in the step (a), since the silicon oxide film is etched under the condition of strong anisotropy, the through-hole having excellent anisotropic shape is obtained. Holes can be formed. In step (b), since the gas ratio of C 4 F 8 is high, C * F * -based deposition is deposited on the titanium nitride film, and the etching rate of the titanium nitride film is reduced. Therefore, the etching amount of the silicon oxide film in the step (b) can be accurately controlled, and a through hole can be formed without etching the titanium nitride film.
【0026】従って、工程(a)において窒化チタン膜
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。Accordingly, by etching the silicon oxide film as thick as possible within the range where the titanium nitride film is not exposed in the step (a), a through hole excellent in anisotropic shape is formed without etching the titanium nitride film. can do.
【0027】また、この発明のうち請求項2に係るドラ
イエッチング方法によれば、工程(a)では異方性の強
い条件下でシリコン酸化膜をエッチングするため、異方
性形状に優れたスルーホールを形成することができる。
また、工程(b)では、マイクロ波パワーの上昇に伴い
プラズマ中でのC4F8ガスの解離が促進され、窒化チタ
ン膜上にC*F*系のデポジションが付着する。そのた
め、窒化チタン膜のエッチングレートが低くなるので、
工程(b)におけるシリコン酸化膜のエッチング量を精
度よく制御でき、窒化チタン膜をエッチングすることな
くスルーホールを形成することができる。According to the dry etching method of the present invention, the silicon oxide film is etched under the condition of strong anisotropy in the step (a). Holes can be formed.
Further, in the step (b), the dissociation of the C 4 F 8 gas in the plasma is promoted with the increase in the microwave power, and C * F * -based deposition adheres to the titanium nitride film. As a result, the etching rate of the titanium nitride film decreases,
The etching amount of the silicon oxide film in the step (b) can be accurately controlled, and a through hole can be formed without etching the titanium nitride film.
【0028】従って、工程(a)において窒化チタン膜
が露出しない範囲内でできるだけ厚くシリコン酸化膜を
エッチングすることにより、窒化チタン膜をエッチング
することなく、異方性形状に優れたスルーホールを形成
することができる。Accordingly, by etching the silicon oxide film as thick as possible within the range where the titanium nitride film is not exposed in the step (a), a through hole excellent in anisotropic shape is formed without etching the titanium nitride film. can do.
【図1】 本発明の実施の形態1に係るドライエッチン
グ方法を示す断面図である。FIG. 1 is a sectional view showing a dry etching method according to a first embodiment of the present invention.
【図2】 本発明の実施の形態1に係るドライエッチン
グ方法を示す断面図である。FIG. 2 is a sectional view showing a dry etching method according to the first embodiment of the present invention.
【図3】 本発明の実施の形態1に係るドライエッチン
グ方法を示す断面図である。FIG. 3 is a sectional view showing a dry etching method according to the first embodiment of the present invention.
【図4】 本発明の実施の形態1に係るドライエッチン
グ方法を示す断面図である。FIG. 4 is a sectional view showing a dry etching method according to the first embodiment of the present invention.
【図5】 従来のドライエッチング方法を示す断面図で
ある。FIG. 5 is a cross-sectional view showing a conventional dry etching method.
【図6】 従来のドライエッチング方法を示す断面図で
ある。FIG. 6 is a cross-sectional view showing a conventional dry etching method.
【図7】 多層構造を有する金属配線の例を示す断面図
である。FIG. 7 is a cross-sectional view illustrating an example of a metal wiring having a multilayer structure.
【図8】 従来のドライエッチング方法を示す断面図で
ある。FIG. 8 is a cross-sectional view showing a conventional dry etching method.
【図9】 従来のドライエッチング方法を示す断面図で
ある。FIG. 9 is a cross-sectional view showing a conventional dry etching method.
1 アルミニウム配線、2 窒化チタン膜、3 層間酸
化膜、51,52 スルーホール。1 aluminum wiring, 2 titanium nitride films, 3 interlayer oxide films, 51, 52 through holes.
Claims (2)
されている半導体装置において、 (a)C4F8とO2との混合ガスを用いて、前記シリコ
ン酸化膜を前記窒化チタン膜が露出しない範囲内に残置
して選択的にエッチングする工程と、 (b)前記工程(a)で用いた前記混合ガスよりもC4
F8のガス比が高いC4F8とO2との混合ガスを用いて、
残置された前記シリコン酸化膜をエッチングする工程と
を備えるドライエッチング方法。1. A semiconductor device having a silicon oxide film deposited on a titanium nitride film, comprising: (a) using a mixed gas of C 4 F 8 and O 2 to convert the silicon oxide film to a titanium nitride film; (B) selectively etching while leaving it in a range that is not exposed; and (b) C 4 than the mixed gas used in the step (a).
Gas ratio of F 8 by using a mixed gas of high C 4 F 8 and O 2,
Etching the remaining silicon oxide film.
されている半導体装置において、 (a)C4F8とO2との混合ガスを用いて、所定のマイ
クロ波パワーを印加することによりプラズマを発生させ
て、前記シリコン酸化膜を前記窒化チタン膜が露出しな
い範囲内に残置して選択的にエッチングする工程と、 (b)C4F8とO2との混合ガスを用いて、前記工程
(a)で印加したマイクロ波パワーよりも高いマイクロ
波パワーを印加することによりプラズマを発生させて、
残置された前記シリコン酸化膜をエッチングする工程と
を備えるドライエッチング方法。2. A semiconductor device having a silicon oxide film deposited on a titanium nitride film, comprising: (a) applying a predetermined microwave power using a mixed gas of C 4 F 8 and O 2 ; Generating plasma, and selectively etching the silicon oxide film while leaving the silicon oxide film in a range where the titanium nitride film is not exposed; and (b) using a mixed gas of C 4 F 8 and O 2 , Generating a plasma by applying a microwave power higher than the microwave power applied in the step (a),
Etching the remaining silicon oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9008438A JPH10209124A (en) | 1997-01-21 | 1997-01-21 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9008438A JPH10209124A (en) | 1997-01-21 | 1997-01-21 | Dry etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10209124A true JPH10209124A (en) | 1998-08-07 |
Family
ID=11693142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9008438A Pending JPH10209124A (en) | 1997-01-21 | 1997-01-21 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10209124A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1041613A1 (en) * | 1997-12-27 | 2000-10-04 | Tokyo Electron Limited | Etching process |
US6506674B2 (en) | 2000-09-29 | 2003-01-14 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
JP2007116031A (en) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium |
JP2009267432A (en) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | Production process of semiconductor integrated circuit device |
US8119537B2 (en) * | 2004-09-02 | 2012-02-21 | Micron Technology, Inc. | Selective etching of oxides to metal nitrides and metal oxides |
-
1997
- 1997-01-21 JP JP9008438A patent/JPH10209124A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1041613A1 (en) * | 1997-12-27 | 2000-10-04 | Tokyo Electron Limited | Etching process |
EP1041613A4 (en) * | 1997-12-27 | 2006-02-15 | Tokyo Electron Ltd | Etching process |
US6506674B2 (en) | 2000-09-29 | 2003-01-14 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
US8119537B2 (en) * | 2004-09-02 | 2012-02-21 | Micron Technology, Inc. | Selective etching of oxides to metal nitrides and metal oxides |
JP2007116031A (en) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium |
JP2009267432A (en) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | Production process of semiconductor integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
US4470874A (en) | Planarization of multi-level interconnected metallization system | |
US4545852A (en) | Planarization of dielectric films on integrated circuits | |
US6001538A (en) | Damage free passivation layer etching process | |
US5296092A (en) | Planarization method for a semiconductor substrate | |
JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
JPH04290232A (en) | Formation method of groove-buried interconnection | |
JPH0982804A (en) | Semiconductor device and manufacture thereof | |
JP2000091422A (en) | Manufacture of multilayer wiring structure | |
JPH0685074A (en) | Manufacture of multilayer interconnection conductor pattern | |
CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
JPH10209124A (en) | Dry etching method | |
US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
JPS63224240A (en) | Semiconductor integrated circuit device | |
JP2000077396A (en) | Semiconductor device and fabrication thereof | |
US7300882B2 (en) | Etching method and semiconductor device fabricating method | |
JP2001044280A (en) | Multilayer wiring structure and manufacture thereof | |
JP3317279B2 (en) | Method for manufacturing semiconductor device | |
JP2699644B2 (en) | Method for manufacturing semiconductor device | |
JPH11176935A (en) | Manufacture of semiconductor device | |
JPS63156340A (en) | Manufacture of semiconductor device | |
KR20030002942A (en) | Method for forming metal interconnection in semiconductor device | |
JPH07201826A (en) | Dry-etching method | |
JPH09321141A (en) | Manufacture of semiconductor device |