JPH09246246A - ドライエッチング方法及び半導体装置の製造方法 - Google Patents

ドライエッチング方法及び半導体装置の製造方法

Info

Publication number
JPH09246246A
JPH09246246A JP5714296A JP5714296A JPH09246246A JP H09246246 A JPH09246246 A JP H09246246A JP 5714296 A JP5714296 A JP 5714296A JP 5714296 A JP5714296 A JP 5714296A JP H09246246 A JPH09246246 A JP H09246246A
Authority
JP
Japan
Prior art keywords
etching
resist mask
dry etching
resist
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5714296A
Other languages
English (en)
Inventor
Koji Tani
耕治 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5714296A priority Critical patent/JPH09246246A/ja
Publication of JPH09246246A publication Critical patent/JPH09246246A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】被エッチング体上に形成されたレジストマスク
に従ってフッ素含有ガスを用いた等方性エッチングを行
い、引き続き異方性エッチングを行って被エッチング体
に開口を形成するドライエッチング方法に関し、エッチ
ングによるレジストマスクの開口の拡大を抑制する。 【解決手段】フッ素含有ガスを用い、パターニングされ
たレジスト膜14をマスクとして被エッチング体を等方
性エッチングし、続いて前記レジスト膜14をマスクと
して異方性エッチングするドライエッチング方法におい
て、等方性エッチングする前に、又は前記異方性エッチ
ングする前に前記レジスト膜14にイオン注入すること
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ドライエッチング
方法及び半導体装置の製造方法に関し、より詳しくは、
被エッチング体上に形成されたレジストマスクに従って
フッ素含有ガスを用いた等方性エッチングを行い、引き
続き異方性エッチングを行って被エッチング体に開口を
形成するドライエッチング方法及び半導体装置の製造方
法に関する。
【0002】
【従来の技術】現在、半導体装置の製造方法において層
間絶縁膜にコンタクトホールやビアホールを形成する場
合、図9(a)〜(d)に示すように、シリコン酸化膜
3上に形成したレジストマスク4に従って、例えばNF
3 を用いたダウンフロードライエッチングにより等方性
エッチングを行ってシリコン酸化膜3の全膜厚の約半分
の膜厚を除去し、凹部6aを形成した後、さらに同じレ
ジストマスク4に従って、例えばCF4 +CHF3 を用
いた反応性イオンエッチングによりシリコン酸化膜3の
残りの膜厚を異方性エッチングし、凹部6aの下で凹部
6aに繋がり、かつ凹部6aより幅の狭い開口6bを形
成する。これにより、開口縁部にテーパ6aを有するコ
ンタクトホール6が形成される。なお、1は半導体基
板、2は拡散層である。
【0003】このようなコンタクトホール6では、等方
性エッチングによりコンタクトホール5の開口縁部にテ
ーパ6aが形成されるため、Al配線6の段差被覆率
(ステップカバレージ)が良い。図10(a),(b)
は、反応性イオンエッチングのみによる異方性エッチン
グを行って形成したコンタクトホール8を被覆するAl
配線7aの段差被覆率を示す断面図である。図9(d)
と図10(b)を比較するとAl配線6の段差被覆率の
改善効果は顕著である。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ドライエッチング方法では、コンタクトホール6(6
b)の内径が大きくなってしまい、微細なコンタクトホ
ールを形成する場合に問題となる。これは、図4(b)
に示すように、等方性エッチング後にレジストマスク4
の表層にフッ化レジスト層が形成され、その後同じレジ
ストマスク4を用いて異方性エッチングを行う場合、異
方性エッチング時にエッチング耐性のないフッ化レジス
ト層が除去され、最初のマスク寸法より広がった開口6
bが形成されるためである。
【0005】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、フッ素含有ガスを用い、レジス
トマスクに従ってエッチングを行う際、エッチングによ
るレジストマスクの開口の拡大を抑制することが可能な
ドライエッチング方法及び半導体装置の製造方法を提供
することを目的とする。
【0006】
【課題を解決するための手段】上記課題は、第1の発明
である、フッ素含有ガスを用い、パターニングされたレ
ジスト膜をマスクとして被エッチング体をエッチングす
るドライエッチング方法において、前記被エッチング体
をエッチングする前に前記レジスト膜にイオン注入する
ことを特徴とするドライエッチング方法によって解決さ
れ、第2の発明である、フッ素含有ガスを用い、パター
ニングされたレジスト膜をマスクとして被エッチング体
を等方性エッチングし、続いて前記レジスト膜をマスク
として前記被エッチング体を異方性エッチングするドラ
イエッチング方法において、前記等方性エッチングする
前に、又は前記異方性エッチングする前に前記レジスト
膜にイオン注入することを特徴とするドライエッチング
方法によって解決され、第3の発明である、前記等方性
エッチングはダウンフローエッチング装置を用いて行う
ことを特徴とする第1又は第2の発明に記載のドライエ
ッチング方法によって解決され、第4の発明である、前
記被エッチング材料は、SiO2 、PSG、Si
3 4、SiONのような珪素化合物を主成分とする絶
縁膜であることを特徴とする第1乃至第3の発明のいず
れかに記載のドライエッチング方法によって解決され、
第5の発明である、前記フッ素含有ガスは、NF3 ,C
4 +O2 ,又はSF 6 +O2 であることを特徴とする
第1乃至第4の発明のいずれかに記載のドライエッチン
グ方法によって解決され、第6の発明である、前記イオ
ン注入に用いるイオンは、P,B,N,Ne,Ar,A
s,Kr,Ga,In,Sb,Tl,又はBiであるこ
とを特徴とする第1乃至第5の発明のいずれかに記載の
ドライエッチング方法によって解決され、第7の発明で
ある、前記イオン注入のドーズ量は1×1015cm-2
上であることを特徴とする第1乃至第6の発明のいずれ
かに記載のドライエッチング方法によって解決され、第
8の発明である、前記イオン注入を斜め方向から行って
前記レジストマスクの上面に及び開口の側壁にイオン注
入層を形成することを特徴とする第1乃至第7の発明の
いずれかに記載のドライエッチング方法によって解決さ
れ、第9の発明である、第1乃至第8の発明のいずれか
に記載のドライエッチング方法により半導体基板上の絶
縁膜にコンタクトホールを形成し、又は配線層を被覆す
る層間絶縁膜にビアホールを形成することを特徴とする
半導体装置の製造方法によって解決される。
【0007】本願発明者は、従来例において異方性エッ
チングの後にレジストマスクの開口の内径が広がってし
まう原因について調査した。それによれば、フッ素含有
ガスを用いたドライエッチング、特にダウンフローエッ
チングを行うと、レジストマスクの表層にフッ化したレ
ジスト層が形成される。このフッ化したレジスト層はフ
ッ化していないレジスト層に比べて反応性イオンエッチ
ングに対する耐性が弱い。このため、反応性イオンエッ
チングを行っている途中で、反応ガスによる物理的な衝
撃或いは化学的な反応によって、フッ化したレジスト層
が除去されてしまい、レジストマスクの開口の内径が広
がってしまうからであると考えられる。
【0008】さらに、本願発明者はレジストマスクに予
めイオン注入しておくことによりフッ素含有ガスにレジ
ストマスクを曝したときレジストマスクの表層にフッ化
した層が形成されず、レジストマスクのエッチングレー
トが抑制されることを実験により見いだした。例えば、
図1に示すように、イオン注入したレジスト膜をCF 4
+O2 ガスを用いてアッシングしたとき、イオン注入の
ドーズ量が1×1015cm-2以上でエッチング抑制効果
が顕著に現れた。
【0009】本発明のドライエッチング方法において
は、フッ素含有ガスを用いたエッチングを行う前にレジ
ストマスクにイオン注入している。イオン注入に用いる
イオンの種類として、P,B,N,Ne,Ar,As,
Kr,Ga,In,Sb,Tl,又はBiを用いること
ができる。レジストマスクへのイオン注入によりエッチ
ングの前にすでにレジストマスクはエッチングされにく
くなっているので、エッチングによりレジストマスクの
開口などが後退して広がるのを抑制することができる。
これにより、レジストマスクに従って被エッチング体を
精度良くパターニングすることができる。
【0010】また、フッ素含有ガスを用いた等方性エッ
チングの前に、又はこの等方性エッチングの後であって
異方性ドライエッチングの前にレジストマスクにイオン
注入している。従って、特に、テーパを有する開口を形
成するため等方性及び異方性エッチングの2段階エッチ
ングが必要な場合、等方性エッチングのためにフッ素含
有ガスを用い、レジストマスクの開口を通して被エッチ
ング体をエッチングしてもレジストマスクの上面の表層
や開口の側壁の表層にフッ化したレジスト層が形成され
るのを防止することができる。従って、引き続く異方性
エッチングの際エッチングによるレジストマスクの後退
を抑制し、レジストマスクの開口の拡大を抑制すること
ができる。
【0011】また、斜め方向からイオン注入することに
より、レジストマスクの表面のみならず開口等の側壁に
もイオンが導入されるため、レジストマスクの開口など
が後退するのを一層よく抑制することができる。更に、
半導体基板上の絶縁膜にコンタクトホールを形成し、又
は配線層を被覆する層間絶縁膜にビアホールを形成する
半導体装置の製造方法に本発明のエッチング方法を適用
することにより、コンタクトホールやビアホールの拡大
を防止してパターンの微細化を図り、半導体装置の高密
度化を図ることが可能となる。
【0012】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 (1)第1の実施の形態 まず、レジスト膜へのイオン注入によりレジスト膜のエ
ッチング耐性を向上させることができることを確認した
実験結果について図1を参照しながら説明する。
【0013】図1はレジスト膜へのイオン注入のドーズ
量に対するアッシングレート比の変化の様子について示
す特性図である。横軸は自然対数目盛りで表したレジス
ト膜へのイオン注入のドーズ量φ(atoms/cm-2)を示
す。縦軸は線形目盛りで表したアッシングレート比を示
す。アッシングレート比はドーズ量1×1012cm-2
のアッシングレートに対する個々のドーズ量でのアッシ
ングレートの比を表すものである。
【0014】イオン注入種としてリンイオン(P+ )を
用い、ドーズ量1×1012,1×1013,1×1014
1×1015,及び1×1016cm-2でアッシングレート
を測定した。また、レジスト膜のアッシングガスとして
CF4 +O2 ガスを用いた。図1に示すように、ドーズ
量1×1013,1×1014cm-2でのアッシングレート
比はほぼ1で変化しないが、1×1014cm-2を越える
とアッシングレート比は急激に減少し、1×1015cm
-2以上で0.1近くにまでなる。即ち、ドーズ量1×1
15cm-2以上のイオン注入によりエッチングガスに対
するレジスト膜のエッチング耐性が向上することを確認
することができた。
【0015】また、このイオン注入したレジスト膜をフ
ッ素含有ガスでダウンフローエッチングした場合、レジ
スト膜の表層にフッ化したレジスト層は殆ど形成されな
いことも確認することができた。従って、被エッチング
体に対して、フッ素含有ガスを用い、レジストマスクに
従って第1のエッチングを行った後にさらに同じレジス
トマスクに従って第2のエッチングを行った場合、従来
のようにエッチングによりレジストマスクの開口が拡大
するのを防止することができる。
【0016】ここで、等方性エッチングに使用したダウ
ンフローエッチング装置を図7に示し、異方性エッチン
グに使用した平行平板RIE装置を図8に示す。図7に
示したダウンフローエッチング装置では、29はμ波電
源、30は導波管、31はμ波透過窓、32は発光室、
33はグリッド、34は反応室、35はウエハ、36は
温調ステージ、37はプラズマである。μ波によって発
光室32でフッ素含有ガスをプラズマ化し、イオン、電
子、F原子等を生成する。このとき、生成されたF原子
はグリッドを通って方向性を持たずに資料に到達し、等
方性エッチングが行われる。このとき、生成された他の
励起粒子のイオン、電子等の荷電粒子はグリッドに遮蔽
され、試料に到達しないので、エッチング形状、デバイ
スにダメージ与えることはない。
【0017】次に、図8に示した平行平板RIE装置で
は、38はウエハ、39はステージを兼ねたRF電極、
40は対向電極、41は高周波電源である。以上のよう
に、レジストマスクにドーズ量1×1015cm-2以上の
イオン注入を行うことにより、エッチングガスに曝され
るレジストマスクのエッチングを抑制し、パターンニン
グ精度の向上を図ることが可能となる。
【0018】なお、実験ではイオン注入種としてリンイ
オンを用いているが、他の種類のイオン、例えば、B,
N,Ne,Ar,As,Kr,Ga,In,Sb,T
l,又はBi等を用いた場合にも、同様に効果がある。
また、イオン注入したレジスト膜のエッチング耐性の向
上をCF4 +O2 ガスに対して確認したが、他のエッチ
ングガス、例えばNF3 ,SF6 +O2 ,CF 4 +CH
3 等に対しても同様な効果があることはいうまでもな
い。
【0019】更に、レジストの種類としてホトレジスト
の他、ディープUVレジスト,i線用レジスト,g線用
レジスト,電子線用レジスト又はX線用レジスト等を用
いてもよい。 (2)第2の実施の形態 図2(a)〜(d),図3は、本発明の第2の実施の形
態に係るドライエッチング方法を示す断面図である。図
4(a)は熱酸化膜にコンタクトホールを形成する途中
工程でのレジストマスクの断面形状の詳細を示す拡大断
面図である。
【0020】図2(a)は、被エッチング体としてのシ
リコン酸化膜13上にレジストマスクが形成された後の
状態を示す。即ち、シリコン基板11に拡散層12を形
成した後、シリコン基板11上に熱酸化により膜厚約8
00nmのシリコン酸化膜13を形成する。次に、シリ
コン酸化膜13の上に回転塗布法によりホトレジストを
塗布し、膜厚約1.2μmのレジスト膜を形成する。
【0021】次いで、レジスト膜を温度170℃でベー
キングし、硬化させる。なお、レジスト膜の種類によ
り、ベーキング温度は異なってくる。例えば、ディープ
UVレジストの場合110℃,i線用レジストの場合1
70℃,g線用レジストの場合110℃,電子線用レジ
ストの場合110℃,X線用レジストの場合110〜1
50℃である。
【0022】次に、コンタクトホールを形成すべき領域
に開口を形成するため、フォトマスクを用いてレジスト
膜を露光する。続いて、有機溶剤により現像すると、コ
ンタクトホールを形成すべき領域に直径0.6μmの開
口15を有するレジストマスク14が形成される。次い
で、図2(b)に示すように、ドーズ量1×1016cm
-2、加速エネルギ70keV、入射角度83°の条件で
リン(P)イオンを注入する。なお、図4(a)に示す
ように、レジストマスク14の上面の表層及び開口15
の側壁の表層にはイオン注入層18が形成される。
【0023】次に、図7に示すダウンフローエッチング
装置のエッチング室内に図2のシリコン基板11を入れ
て、減圧し、シリコン基板11の温度を80℃に保持す
る。続いて、流量408sccmのNF3 ガスをエッチ
ング室の上流にあるプラズマ生成室内に導入し、圧力1
Torrに保持した後、μ波パワー1.4kWの条件
で、μ波を導入し、NF3 ガスをプラズマ化し、フッ素
ラジカルを生成する。生成されたフッ素ラジカルはエッ
チング室に流れてくる。このフッ素ラジカルにより、図
2(c)に示すように、レジストマスク14に従ってシ
リコン酸化膜13を等方性エッチングする(第1のエッ
チング工程)。このとき、シリコン酸化膜13のエッチ
ング量を全膜厚の約半分程度約400nmとし、その膜
厚をエッチングするためこの状態を60秒間保持する。
これにより、シリコン酸化膜13には開口15の縁がレ
ジストマスク14の下まで広がった直径約1.4μmの
凹部16aが形成される。なお、図4(a)に示すよう
に、レジストマスク14の表層にはイオン注入層18が
形成されているので、レジストマスク14の表層にフッ
化したレジスト層が形成されるのを抑制することができ
る。
【0024】次いで、図8に示した対向電極が設置され
た反応性イオンエッチング装置のチャンバ内の一方のr
f電極の上に、レジストマスク14がそのまま残された
シリコン基板11を入れて、減圧し、シリコン基板11
の温度を25℃に保持する。続いて、流量44sccm
のCF4 と流量57sccmのCHF3 の混合ガスをチ
ャンバ内に導入し、圧力0.1Torrに保持する。
【0025】次いで、rf電極にRFパワー600Wを
印加して混合ガスをプラズマ化する。この反応性イオン
エッチングにより、図2(d)に示すように、レジスト
マスク14に従ってシリコン酸化膜13の残りの膜厚を
異方性エッチングし、除去する(第2のエッチング工
程)。このとき、レジストマスク14の表層にはイオン
注入層18が形成されてレジストマスク14の耐性が改
善されているため、図4(a)に示すように、CF4
CHF3 によるレジストマスク14のエッチングは殆ど
無く、レジストマスク14の開口15の直径は最終的に
約0.6μmと殆ど広がらない。この開口15の直径に
従って、第1のエッチング工程で形成された凹部16a
の下でその凹部16aと繋がり、かつ凹部16aの幅よ
りも狭い直径約0.6μmの開口16bが形成される。
これにより、開口16bの縁部にテーパを有するコンタ
クトホール16が形成される。図4(b)に示す従来の
場合と比べて、直径で約0.3μmの精度向上を図るこ
とができ、パターンのより微細化を図ることができた。
【0026】その後、図3に示すように、Al膜を形成
した後、パターニングし、コンタクトホール16を通し
て拡散層12と接続する配線層17を形成する。以上の
ように、第1の実施の形態によれば、NF3 を用いた第
1のエッチング工程の前に、レジストマスク14にイオ
ン注入している。これにより、レジストマスク14の上
部の表層及び開口15の側壁の表層にイオン注入層18
が形成されて反応性イオンエッチングに対する耐性が改
善されるので、第2のエッチング工程においてプラズマ
中のイオンによる物理的な衝撃或いは反応性ラジカルに
よる化学的な反応に起因するレジストマスク14の膜減
りや開口15の側壁の後退が抑えられ、レジストマスク
14の開口15の内径の拡大が抑制される。これによ
り、レジストマスク14に従ってコンタクトホール16
を精度良くパターニングすることができ、パターンの微
細化を図り、半導体装置の高密度化を図ることが可能と
なる。
【0027】なお、第1の実施の形態において、図2
(b)に示すイオン注入のドーズ量を1×1016cm-2
としているが、イオン注入のドーズ量を1×1015cm
-2とした場合にも、第1の実施の形態の場合と同様に、
開口の縁部にテーパを有する直径約0.6μmのコンタ
クトホール16が形成される。図4(b)に示す従来の
場合と比べて、直径で約0.3μmの精度向上、即ち、
より一層のパターンの微細化を図ることができた。
【0028】(3)第3の実施の形態 第2の実施の形態では、第1のドライエッチングの前に
イオン注入を行っているが、第1のドライエッチング後
であって、第2のドライエッチング前にイオン注入を行
う場合について、図5(a)〜(c)を参照しながら以
下に説明する。第2の実施の形態における図2(a)の
工程の後、まず、図5(a)に示すように、NF3 を用
いたダウンフロードライエッチングにより等方性エッチ
ング(第1のエッチング)を行ってシリコン酸化膜13
の全膜厚の約半分の膜厚を除去し、凹部27aを形成す
る。
【0029】次いで、図5(b)に示すように、ドーズ
量1×1016cm-2、加速エネルギ70keV、入射角
度83°の条件でレジストマスク14にリンイオン(P
+ )の注入を行う。これにより、レジストマスク14の
上面の表層及び開口15の側壁の表層にはイオン注入層
18が形成される。次に、図5(c)に示すように、さ
らに同じレジストマスク14に従って、例えばCF4
CHF3 を用いた反応性イオンエッチングによりシリコ
ン酸化膜13の残りの膜厚を異方性エッチングし(第2
のドライエッチング)、凹部16aの下で凹部16aに
繋がり、かつ凹部16aより幅の狭い開口16bを形成
する。これにより、開口縁部にテーパ16aを有するコ
ンタクトホール16が形成される。
【0030】その後、第2の実施の形態と同様な工程を
経て、配線層を形成し、コンタクトホール16を通して
拡散層12と接続する。以上のように、第3の実施の形
態によれば、NF3 を用いた等方性エッチング(第1の
エッチング)の後であって、異方性エッチング(第2の
ドライエッチング)の前に、レジストマスク14にイオ
ン注入している。
【0031】この場合にも、第2の実施の形態と同様
に、レジストマスク14の上部の表層及び開口15の側
壁の表層にイオン注入層が形成されて反応性イオンエッ
チングに対する耐性が改善されるので、第2のエッチン
グにおいて反応ガスによる物理的な衝撃或いは化学的な
反応に起因するレジストマスク14の膜減りや開口15
の側壁の後退が抑えられ、レジストマスク14の開口1
5の内径の拡大が抑制される。これにより、レジストマ
スク14に従ってコンタクトホール16を精度良くパタ
ーニングすることができ、パターンの微細化を図り、半
導体装置の高密度化を図ることが可能となる。
【0032】(4)第4の実施の形態 上記第2及び第3の実施の形態では、シリコン基板11
上のシリコン酸化膜13にコンタクトホール16を形成
する場合に本発明を適用しているが、図6(a)〜
(c)に示すように、下部配線層23を被覆する層間絶
縁膜24にビアホール27を形成する場合にも適用する
ことができる。
【0033】図6(a)は層間絶縁膜24のエッチング
の前の状態を示す。同図に示すように、シリコン基板2
1上にシリコン酸化膜からなる下地絶縁膜22が形成さ
れ、下部配線層23が形成されている。さらにAl膜か
らなる下部配線層23を被覆してシリコン酸化膜からな
る層間絶縁膜24がCVD法等により形成されている。
また、下部配線層23上のビアホールを形成すべき領域
に開口26が形成されているレジストマスク25が層間
絶縁膜24上に形成されている。
【0034】この様な状態で、まず、ドーズ量1×10
16cm-2、加速エネルギ70keV、入射角度83°の
条件でレジストマスク25にリンイオン(P+ )の注入
を行う。これにより、レジストマスク25の上面の表層
及び開口26の側壁の表層にはイオン注入層28が形成
される。次いで、図6(b)に示すように、NF3 を用
いたダウンフロードライエッチングにより等方性エッチ
ングを行ってシリコン酸化膜23の全膜厚の約半分の膜
厚を除去し、凹部27aを形成する。
【0035】次に、図6(c)に示すように、さらに同
じレジストマスク25に従って、例えばCF4 +CHF
3 を用いた反応性イオンエッチングによりシリコン酸化
膜23の残りの膜厚を異方性エッチングし、凹部27a
の下で凹部27aに繋がり、かつ凹部27aより幅の狭
い開口27bを形成する。これにより、開口縁部にテー
パ27aを有するコンタクトホール27を形成する。
【0036】その後、第1の実施の形態と同様な工程を
経て、上部配線層を形成し、ビアホール27を通して下
部配線層23と接続する。以上のように、第4の実施の
形態によれば、NF3 を用いた第1のエッチング工程の
前に、レジストマスク25にイオン注入している。従っ
て、レジストマスク25の上部の表層及び開口26の側
壁の表層にイオン注入層28が形成されて反応性イオン
エッチングに対する耐性が改善されるので、第2のエッ
チング工程においてプラズマ中のイオンによる物理的な
衝撃或いは反応性ラジカルによる化学的な反応に起因す
るレジストマスク25の膜減りや開口26の側壁の後退
が抑えられ、レジストマスク25の開口26の内径の拡
大が抑制される。これにより、レジストマスク25に従
ってコンタクトホール27を精度良くパターニングする
ことができ、パターンの微細化を図ることができる。
【0037】なお、第1及び第2の実施の形態では被加
工体として熱酸化によるシリコン酸化膜13を用い、第
3の実施の形態ではCVD法によるシリコン酸化膜24
を用いているが、これに限られるものではなく、他の種
類の絶縁膜を用いてもよい。この場合、エッチングのた
めのマスクとしてレジストマスクを用い、かつ特に第1
のエッチングのエッチングガスとしてフッ素含有ガスを
用いるものであればよい。
【0038】
【発明の効果】以上のように、本発明のドライエッチン
グ方法においては、フッ素含有ガスを用いたエッチング
を行う前にレジストマスクにイオン注入している。これ
により、レジストマスクへのイオン注入によりエッチン
グの前にすでにレジストマスクはエッチングされにくく
なっているので、エッチングによりレジストマスクの開
口などが広がるのを抑制し、パターニング精度の向上を
図ることができる。
【0039】また、フッ素含有ガスを用いた等方性エッ
チングの前に、又はこの等方性エッチングの後であって
異方性ドライエッチングの前にレジストマスクにイオン
注入している。従って、フッ素含有ガスを用いた等方性
エッチングの際レジストマスクの上面表層や開口の側壁
の表層にフッ化したレジスト層が形成されるのを防止
し、引き続く異方性エッチングの際エッチングによるレ
ジストマスクの後退を抑制してレジストマスクの開口の
拡大を抑制することができる。
【0040】また、斜め方向からイオン注入することに
より、レジストマスクの表面のみならず開口等の側壁に
もイオンが導入されるため、レジストマスクの開口など
が後退するのを一層よく抑制することができる。更に、
半導体基板上の絶縁膜にコンタクトホールを形成し、又
は配線層を被覆する層間絶縁膜にビアホールを形成する
半導体装置の製造方法に本発明のエッチング方法を適用
することにより、コンタクトホールやビアホールの拡大
を防止してパターンの微細化を図り、半導体装置の高密
度化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るイオン注入し
たレジスト膜のエッチング耐性の確認実験結果について
示す特性図である。
【図2】本発明の第2の実施の形態に係るドライエッチ
ング方法について示す断面図(その1)である。
【図3】本発明の第2の実施の形態に係るドライエッチ
ング方法について示す断面図(その2)である。
【図4】本発明の実施の形態に係るドライエッチング方
法と従来のドライエッチング方法によるレジストマスク
の断面形状の比較について示す断面図である。
【図5】本発明の第3の実施の形態に係るドライエッチ
ング方法について示す断面図である。
【図6】本発明の第4の実施の形態に係るドライエッチ
ング方法について示す断面図である。
【図7】本発明の実施の形態に係るドライエッチング方
法に用いられるダウンフローエッチング装置ついて示す
側面図である。
【図8】本発明の実施の形態に係るドライエッチング方
法に用いられる平行平板RIE装置について示す側面図
である。
【図9】従来例に係るドライエッチング方法について示
す断面図である。
【図10】他の従来例に係るドライエッチング方法につ
いて示す断面図である。
【符号の説明】
11,21 シリコン基板、 12 拡散層、 13,22,24 シリコン酸化膜、 14,25 レジストマスク、 15,16b,26,27b 開口、 16a,27a 凹部、 17 配線層、 18,28 イオン注入層、 16 コンタクトホール、 23 下部配線層、 27 ビアホール、 29 μ波電源、 30 導波管、 31 μ波透過窓、 32 発光室、 33 グリッド、 34 反応室、 35,38 ウエハ、 36 温調ステージ、 37 プラズマ、 39 ステージを兼ねたRF電源、 40 対向電極、 41 高周波電源。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 フッ素含有ガスを用い、パターニングさ
    れたレジスト膜をマスクとして被エッチング体をエッチ
    ングするドライエッチング方法において、 前記被エッチング体をエッチングする前に前記レジスト
    マスクにイオン注入することを特徴とするドライエッチ
    ング方法。
  2. 【請求項2】 フッ素含有ガスを用い、パターニングさ
    れたレジスト膜をマスクとして被エッチング体を等方性
    エッチングし、続いて前記レジスト膜をマスクとして前
    記被エッチング体を異方性エッチングするドライエッチ
    ング方法において、 前記等方性エッチングする前に、又は前記異方性エッチ
    ングする前に前記レジスト膜にイオン注入することを特
    徴とするドライエッチング方法。
  3. 【請求項3】 前記等方性エッチングはダウンフローエ
    ッチング装置を用いて行うことを特徴とする請求項1又
    は請求項2に記載のドライエッチング方法。
  4. 【請求項4】 前記被エッチング材料は、SiO2 、P
    SG、Si3 4 、SiONのような珪素化合物を主成
    分とする絶縁膜であることを特徴とする請求項1乃至請
    求項3のいずれかに記載のドライエッチング方法。
  5. 【請求項5】 前記フッ素含有ガスは、NF3 ,CF4
    +O2 ,又はSF6+O2 であることを特徴とする請求
    項1乃至請求項4のいずれかに記載のドライエッチング
    方法。
  6. 【請求項6】 前記イオン注入に用いるイオンは、P,
    B,N,Ne,Ar,As,Kr,Ga,In,Sb,
    Tl,又はBiであることを特徴とする請求項1乃至請
    求項5のいずれかに記載のドライエッチング方法。
  7. 【請求項7】 前記イオン注入のドーズ量は1×1015
    cm-2以上であることを特徴とする請求項1乃至請求項
    6のいずれかに記載のドライエッチング方法。
  8. 【請求項8】 前記イオン注入を斜め方向から行って前
    記レジストマスクの上面に及び開口の側壁にイオン注入
    層を形成することを特徴とする請求項1乃至請求項7の
    いずれかに記載のドライエッチング方法。
  9. 【請求項9】 請求項1乃至請求項8のいずれかに記載
    のドライエッチング方法により半導体基板上の絶縁膜に
    コンタクトホールを形成し、又は配線層を被覆する層間
    絶縁膜にビアホールを形成することを特徴とする半導体
    装置の製造方法。
JP5714296A 1996-03-14 1996-03-14 ドライエッチング方法及び半導体装置の製造方法 Withdrawn JPH09246246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5714296A JPH09246246A (ja) 1996-03-14 1996-03-14 ドライエッチング方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5714296A JPH09246246A (ja) 1996-03-14 1996-03-14 ドライエッチング方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09246246A true JPH09246246A (ja) 1997-09-19

Family

ID=13047333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5714296A Withdrawn JPH09246246A (ja) 1996-03-14 1996-03-14 ドライエッチング方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09246246A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544894B1 (en) * 1999-01-26 2003-04-08 Sharp Kabushiki Kaisha Method of producing chromium mask
KR100400071B1 (ko) * 2000-08-28 2003-09-29 인피니언 테크놀로지스 아게 도전 접속을 형성하기 위한 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544894B1 (en) * 1999-01-26 2003-04-08 Sharp Kabushiki Kaisha Method of producing chromium mask
KR100400071B1 (ko) * 2000-08-28 2003-09-29 인피니언 테크놀로지스 아게 도전 접속을 형성하기 위한 방법

Similar Documents

Publication Publication Date Title
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
US9570317B2 (en) Microelectronic method for etching a layer
KR100708493B1 (ko) 반도체 제조 시의 개구 형성 방법
US6013943A (en) Etch stop for use in etching of silicon oxide
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
EP1042791B1 (en) Improved techniques for etching with a photoresist mask
US4784719A (en) Dry etching procedure
KR100780594B1 (ko) 반도체장치의 건식 식각 방법
JPH09246246A (ja) ドライエッチング方法及び半導体装置の製造方法
KR100688776B1 (ko) 반도체 소자의 시즈닝 방법
JPH10144633A (ja) 半導体装置の製造方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JP3376348B2 (ja) 半導体装置の製造方法、及び半導体装置
JPH1022270A (ja) 半導体装置の製造方法
JP4066517B2 (ja) 電子装置の製造方法
US20070004152A1 (en) Method for fabricating semiconductor device with step gated asymmetric recess
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
JP3550276B2 (ja) 半導体装置の製造方法
KR100298180B1 (ko) 반도체소자의콘택홀형성방법
JPH06318576A (ja) ドライエッチング方法
KR20010081436A (ko) 반도체 장치의 다마신 배선 형성 방법
KR20030094939A (ko) 반도체 소자의 제조방법
JP2000173980A (ja) ドライエッチング方法
JP2000164581A (ja) 食刻遅延現象を改善する半導体装置の製造方法
KR19990031661A (ko) 반도체 기판 식각방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603