JPH09232960A - デジタル−アナログ変換によって生じる位相遅れを低減するための方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 テ゛シ゛タル-アナロク゛変換処理(206)に起因する位相
の遅れを従来のセ゛ロ次保持機能の実施に対して低減させ
るセ゛ロ次保持機能を、テ゛シ゛タル制御システムのテ゛シ゛タル-アナロク゛変
換処理で実施する方法、装置を提供する。 【解決手段】 位相の遅れを低減させるセ゛ロ次保持機能
(150)を実施する装置(201)は、テ゛シ゛タル信号フ゜ロセッサ(10
5)、複数のテ゛シ゛タル・ハ゛ッファ(202-204)、テ゛シ゛タル多重化素子
(207)、及びテ゛シ゛タル-アナロク゛変換器(206)を使用する。位相
の遅れは、テ゛シ゛タル-アナロク゛変換器(206)から、サンフ゜ル期間の
一部について、前記一部の期間の残りによってスケール化さ
れる振幅を有する一定のアナロク゛電圧を備える波形(図8)を
生成することにより低減される。サンフ゜ル期間の残りの
間、ほぼ一定のオフセット・アナロク゛電圧が生成されるか又は、セ
゛ロ次保持機能を実施するのに要求される、時間圧縮及び
振幅スケール化が、テ゛シ゛タル制御システム内のテ゛シ゛タル信号フ゜ロセッサ(1
05)で行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動的システムを制
御するためのデジタル制御システムに関するものであ
る。より詳しくは、本発明は、抽出データ・システム(s
ampled data system)においてデジタル−アナログへの
変換を実施するためのゼロ次保持(zero orderhold)機能
の実施に関するものである。

【０００２】

【従来の技術】ディスクまたはプラッタに記憶される情
報に関して広範囲の記憶容量を可能にする多種多様な構
成において、コンピュータ・ハードディスク・ドライブ
の利用が可能である。最小限のデータ記憶しか必要とし
ないアプリケーションの場合、単一磁気ハードディスク
が適合することが分かっている。かなり多量の記憶容量
を必要とするアプリケーションの場合には、複数ハード
ディスクのほうが望ましい。ハードディスク・ドライブ
の構成に関係なく、一般に、各ディスクの上部表面と底
部表面は両方とも、ディスク表面に設けられた磁気媒体
に磁気遷移を記録することによって、情報トラックを記
憶するように構成されている。一般に、それぞれ、アク
チュエータ・アームを介して回転支持アームに取り付け
られた複数のトランスデューサ（ヘッド）を、回転支持
アームが各ディスク表面のトラック上で移動させ、ヘッ
ドと各ディスク表面上のトラックとの間でデータの読み
取り及び書き込みを行う。

【０００３】読み取り／書き込みヘッドとハードディス
クの所望のデータ・トラックとのアライメントをとるこ
とができる、コンピュータ・ハードディスク・ドライブ
の利用可能な構成は、一般に、２つのカテゴリ、すなわ
ち、専用サーボ・ディスク・ドライブ及び組み込み式サ
ーボ・ディスク・ドライブに分類することが可能であ
る。専用サーボ・ディスク・ドライブは、１つのディス
クの１つの表面全体（サーボ表面）が、関連ディスク表
面上における読み取り／書き込みヘッドの位置を調整す
るために、読み取り専用ヘッド（サーボ・ヘッド）によ
って読み取られるサーボ位置情報（製造時に記録され
る）の記憶だけに用いられる、１つ以上のスタック化磁
気ハードディスクを備えている。これに対し、組み込み
式サーボ・ディスク・ドライブは、それぞれ、ディスク
表面のデータ・トラックの中に定間隔で組み込まれたサ
ーボ位置情報（製造時に記録される）のバーストを記憶
する１つ以上の磁気ディスクを備え、各ディスクが、デ
ータを記憶するための大きい「パイ形状」領域（データ
・セクタ）間に散在するサーボ位置情報のために予約さ
れた薄い「パイ形状の」スライス（サーボ・セクタ）を
備えるようになっている。これらの読み取り／書き込み
ヘッド・アライメント技法のどちらについても、サーボ
位置情報を用いて、データ・トラック上に読み取り／書
き込みヘッドの位置決めを行う。

【０００４】専用サーボ・ディスク・ドライブの場合、
サーボ・ヘッドを支持するアクチュエータ・アームは、
サーボ表面の所望のサーボ・データ・トラック上にサー
ボ・ヘッドを位置決めするよう制御することによって、
支持アーム全体の位置決めを行う。アクチュエータ・ア
ームのそれぞれは、互いにほぼ平行になるように構成さ
れている。結果として、支持アームは、読み取り／書き
込みヘッドと関連し、サーボ・トラックに対応するディ
スク表面のデータ・トラック上において読み取り／書き
込みヘッドのそれぞれのアライメントを同時にとる。こ
うして、サーボ・ヘッドを利用して、各ヘッドに関連し
た表面の情報トラックと関連する位置において、支持ア
ーム全体と読み取り／書き込みヘッドのそれぞれの位置
決めが行われる。

【０００５】組み込み式サーボ・ディスク・ドライブの
場合、各読み取り／書き込みヘッドのそれぞれは、組み
込みサーボ情報を用いてヘッドの位置決めが行われるデ
ータ・トラック上において、それ自体の位置決めに利用
される。データ・セクタ間に配置されたサーボ位置情報
のバーストには、データ・トラック上における読み取り
／書き込みヘッドの位置決めに用いられるサーボ位置デ
ータが含まれている。専用サーボ・ディスク・ドライブ
に関する場合のように、アクチュエータ・アームは、そ
れぞれ、互いにほぼ平行になるように構成される。しか
し、ディスク表面のデータ・トラック上における位置決
めは、該表面に関連した読み取り／書き込みヘッドを利
用した、支持アームの位置決めを通じて実施される。

【０００６】従来のディスク・ドライブの場合、サーボ
制御システムは、各ディスク表面上に記憶されたデータ
・トラック上における読み取り／書き込みヘッドの位置
を調整するため、負のフィードバックを用いている。サ
ーボ制御システムは、支持アームの位置を制御する回転
アクチュエータ・モータを作動させて、読み取り／書き
込みヘッドの位置を制御する。サーボ制御システムは、
ディスク・ドライブが専用サーボ、または組み込み式サ
ーボのどちらを使用するかによって、サーボ・ヘッド、
または読み取り／書き込みヘッドから、サーボ位置情報
に関するヘッドの位置を示す入力信号を受信する。サー
ボ制御システムは、これらの入力信号に応答し、回転ア
クチュエータ・モータに補正信号を提供することによっ
て、読み取り／書き込みヘッドとデータ・トラックの中
心との間の変位を最小限にしようと試みる。ディスク表
面のデータ・トラック上において読み取り／書き込みヘ
ッドの位置決めを正確に制御するため、サーボ制御シス
テムは、所望のサーボ情報トラックに対するサーボ・ヘ
ッドの位置決めを表す、制御された安定状態エラー信号
を正確に発生することが可能であり、これによって、デ
ィスク表面から読み取り及び書き込みを行う間、動的に
サーボ・モータの平滑で正確な回転制御が可能になる。

【０００７】サーボ制御システムはまた、読み取り／書
き込みヘッドとデータ・トラックとの間のオフセットを
増大させることになりがちな外乱が生じた場合に、読み
取り／書き込みヘッドとデータ・トラックとの間のオフ
セットを最小限にとどめることも可能でなければならな
い。外乱は、工場で記録されたサーボ位置情報の非循環
性(acircularity)、工場で記録されたサーボ位置情報の
欠陥、機械的振動、熱効果、及び測定チャネルの電気的
ノイズといったさまざまな発生源から生じる可能性があ
る。

【０００８】十分な計算能力を備え、十分に低コストの
デジタル信号処理ハードウェアを商業用に利用すること
が可能になる以前には、アナログ制御技法を利用して、
ディスク・ドライブ・サーボ制御システムが実施されて
いた。アナログ制御技法を用いるサーボ制御システムの
場合、サーボ位置情報の位相の復調から生じる位置エラ
ー信号が、サーボ制御システムに適用される。サーボ制
御システムは、位置決めシステムに関する所望の性能特
性及び安定マージンを達成するために、位置エラー信号
に、例えば、PID制御法則といった制御法則、及び、補
償及びノッチ・フィルタリングによる処理を施す。サー
ボ制御システムの出力信号は、読み取り／書き込みヘッ
ドのトラックの中心からの変位を最小限におさえるた
め、回転アクチュエータ・モータを駆動するアクチュエ
ータ・ドライバと呼ばれる電力増幅器に入力される。

【０００９】「抽出データ・システム」という用語は、
離散的信号と連続信号の両方を用いて、その目的を実現
するシステムを表している。「デジタル制御システム」
という用語は、マイクロプロセッサ、または専用デジタ
ル信号プロセッサのようなデジタル信号処理素子を用い
て、処理または装置の制御を実施するシステムを表して
いる。「デジタル・サーボ制御システム」という用語
は、デジタル信号処理素子を用いて、機械装置の制御を
実施するシステムを表している。デジタル制御システム
は、一種の抽出データ・システムであり、デジタル・サ
ーボ制御システムは、一種のデジタル制御システムであ
る。「サーボ制御システム」という用語は、機械装置の
制御に用いられる抽出データ・システムまたはアナログ
・システムを表している。

【００１０】デジタル・サーボ制御システムは、今で
は、デジタル信号処理技法を利用して実施されるのが普
通である。デジタル・サーボ制御システムの場合、サー
ボ位置情報の位相の復調から発生する位置エラー信号に
応じて、アナログ−デジタル変換が実施される。アナロ
グ−デジタル変換の結果生じたデータに対して、デジタ
ル信号処理が実施され、所望の制御法則を適用して、補
償及びノッチ・フィルタリングが施される。デジタル方
式でフィルタリングされたデータに対してデジタル−ア
ナログ変換が実施される。サーボ制御システムのこのア
ナログ出力信号は、読み取り／書き込みヘッドのトラッ
クの中心からの変位を最小限に抑えるため、回転アクチ
ュエータ・モータを駆動するアクチュエータ・ドライバ
に入力される。デジタル制御システムに関するこれ以上
の情報については、Gene F.Franklin他による1990年Add
ison-Wesleyの「Digital Control of Dynamic System
s」において得ることが可能であり、これは、ここで参
照されたことによって本明細書に組み込まれる。

【００１１】任意のサーボ制御システムにおける安定性
に関する重要な考慮事項は、サーボ制御システム、及び
「プラント」と呼ばれる、その制御システムによって制
御される処理または装置によって測定され、サーボ制御
システム、及びプラントによる利得が１(unity)にな
る、利得クロス・オーバ周波数として知られる周波数に
おいて、該システムに生じる移相の量である。利得クロ
ス・オーバ周波数以下における位相遅れの一因となる、
サーボ制御システムまたはプラントにおける要素が重要
になる。利得クロス・オーバ周波数におけるこの移相と
移相の差、-180度によって、位相マージンとして知られ
るこのシステムの安定性の測定値が得られる。利得周波
数１における180度以上の遅延移相は、システムが不安
定であることを表している。位相クロス・オーバ周波数
として知られる、サーボ制御システム及びプラントによ
る移相が-180度に達する周波数において、サーボ制御シ
ステム及びプラント全体にわたって測定される利得量も
重要である。位相クロス・オーバ周波数以下における位
相遅れの一因となる、サーボ制御システムまたはプラン
トの要素が重要になる。クロス・オーバ周波数における
利得の大きさと、利得１との差によって、利得マージン
として知られるこのシステムの安定性の測定値が得られ
る。

【００１２】

【発明が解決しようとする課題】プラントの周波数応答
特性は、このシステムの位相遅れの一因となり、所望の
位相マージンと一致する、許容可能な最大量の位相遅れ
の少なくとも一部を消費する可能性がある。サーボ制御
システムにおいて、減衰させずに放置すると、サーボ制
御システムを不安定にする機械的共振の効果を減衰させ
るため、ノッチ・フィルタリングが実施される。ノッチ
・フィルタリングの望ましくない副作用は、プラント及
びサーボ制御システムの利得クロス・オーバ周波数及び
位相クロス・オーバ周波数未満の位相遅れの一因になる
ということである。更に、デジタル・サーボ制御システ
ムの場合、ゼロ次保持技法を利用してデジタル−アナロ
グ変換器によって実施するのが最も一般的な、デジタル
−アナログ変換処理が、位相遅れの一因になる。サーボ
制御システム及びプラントの構成要素が一因となる位相
遅れの効果を相殺するため、リード・ネットワークが用
いられる場合もある。しかし、結果としてサーボ制御シ
ステムの低周波利得が低下するのは望ましくない。

【００１３】

【課題を解決するための手段】本発明は、抽出データ・
システムにおけるゼロ次保持機能の実施に関するもので
ある。このゼロ次保持機能の実施は、所定の周波数範囲
にわたって、結果的にデジタル−アナログ変換処理が一
因となる位相遅れが、従来のゼロ次保持機能よりも減少
する位相応答を有する。

【００１４】サンプル期間のような、対応する所定の時
間間隔を有する、サンプル・レートのような所定の速度
で、複数のデジタル値を連続して生成する抽出データ・
システムにおいて、デジタル−アナログ変換によって生
成される位相遅れを減少させる方法が実施される。第１
のほぼ一定のアナログ電圧が、デジタル−アナログ変換
器を用いて第１の時間間隔の間生成される。第１のほぼ
一定のアナログ電圧は、スケール要素と複数のデジタル
値の１つとの積によって求められる。第１の時間間隔
は、所定の時間間隔とスケール要素の比によって求めら
れる。第２のほぼ一定のアナログ電圧が、デジタル−ア
ナログ変換器を用いて第２の時間間隔の間生成される。
第２のほぼ一定のアナログ電圧は、オフセット・デジタ
ル値によって求められる。第２の時間間隔は、所定の時
間間隔と第１の時間間隔の差によって求められる。

【００１５】より詳しい本発明の理解は、図面に関して
行う、以下の詳細な説明によって得られる。

【００１６】

【発明の実施の形態】本発明は、本書で示される特定の
典型的な実施例に限定されるものではない。好適実施例
の解説では、専用サーボ・ディスク・ドライブにおける
回転アクチュエータ・モータを利用した読み取り／書き
込みヘッドの位置決めに用いられるデジタル・サーボ制
御システムに関して、この実施例において実現されるゼ
ロ次保持機能の説明を行うことにする。しかし、当業者
には明らかなように、本実施例のゼロ次保持機能の実施
は、ディスク・ドライブにおけるデジタル・サーボ制御
システムの用途に限定されるものではない。デジタル−
アナログ変換素子を必要とし、低周波数位相遅れの低減
によって恩恵を受ける抽出データ・システムであれば、
本実施例のゼロ次保持機能を利用することが可能であ
る。光学記憶ディスクにおけるヘッドの位置決めのよう
な、デジタル・サーボ制御システム用途、またはディッ
シュ・アンテナや望遠鏡のような機械アセンブリの姿勢
調整に本発明のゼロ次保持機能を用いることが可能であ
る。

【００１７】図１には、デジタル・サーボ制御システム
11、複数の磁気ハード・ディスクからなるスタック化ア
レイ12、回転アクチュエータ・モータ24、及びヘッド・
アーム・アセンブリ22が含まれる、ディスク・ドライブ
・データ記憶装置10が示されている。複数の磁気ディス
ク14ないし17は、回転中心軸18にほぼ沿ってアライメン
トがとられている。磁気ディスク14ないし17は、関連す
る、中心に配置されたハブ（全体が番号13で示されてい
る）を備えており、間に挟まれたスペーサ（図示せず）
によって互いに分離されている。磁気ディスク14ないし
17は、モータまたは他の駆動機構（図示せず）によって
回転運動のための動力が供給されるスピンドル・アセン
ブリ20を介して、固定支持体、即ちフレーム21によって
回転可能に支持されており、ほぼ一定の動作速度で軸18
のまわりを回転する。スピンドル・アセンブリ20には、
関連するディスク・ハブ13に沿って、磁気ディスク14な
いし17を交互に重ねられた隣接ディスクとその間に挟ま
れたスペーサに対し回転式に固定された状態に保持する
ためのトップ・クランプ19が含まれている。スピンドル
・アセンブリ20、及びフレーム21の細部については、従
来の設計であり、従って、本実施例の説明に必要なもの
を除き、ここでは詳述しない。

【００１８】ヘッド／アーム・アセンブリ22は、固定支
持部材26に対してそのアセンブリを回転可能に位置決め
するように構成された回転アクチュエータ・モータ24に
よって、スタック化ディスク・アレイ12に隣接して回転
可能に位置決めされる。ヘッド・アーム・アセンブリ22
には、アクチュエータ・アーム28が含まれている。アク
チュエータ・アーム28は、近位端32を備えたキャリヤ・
アーム30と、懸架部材34から構成される。一般に、懸架
部材34は、スエージ加工(swage)、スポット溶接、また
は他の方法でキャリヤ・アーム30に保持される。懸架部
材34には、近位端36が含まれる。複数のアクチュエータ
・アームは、磁気ディスク14ないし17を交互に重ねた櫛
状のアレイを形成するように、垂直方向にアライメント
がとられる。このアクチュエータ・アームのアレイは、
回転アクチュエータ・モータ24を作動させることによっ
て、支持部材26及びアレイ12に対して回転式に位置決め
される。

【００１９】専用サーボ・ディスク・ドライブの場合、
サーボ・ヘッド38は、懸架部材34の遠位端36に取り付け
られる。アクチュエータ・アーム28は、サーボ・ヘッド
38から間隔をあけた位置において、ディスク・ドライブ
・データ記憶装置10に対して旋回可能に接続されてお
り、これにより、磁気ディスク14の上部表面の上でサー
ボ・ヘッド38の回転式位置決めが可能になる。サーボ・
ヘッド38は、ギンブル(gimble)取り付け具によって懸架
部材34に物理的に接続されたスライダを含むギンブル・
アセンブリから構成される。サーボ・ヘッド38は、スラ
イダに取り付けられている。同様に、複数の読み取り／
書き込みヘッド（図示せず）が、図１に示すように、懸
架部材34の下方において垂直方向にアライメントがとれ
るように、同様に配置される懸架部材に取り付けられて
おり、磁気ディスク14ないし17の各表面毎に、関連する
ヘッドを備える。

【００２０】図１のサーボ・ヘッド38は、回転アクチュ
エータ・モータ24を作動させることによって、アクチュ
エータ・アーム28を磁気ディスク14の上部表面42におけ
る所望のあらかじめ記録されたサーボ・データ・トラッ
ク40に対して位置決めするのに使用され、これにより、
磁気ディスク14ないし17の他の表面に関連し、アクチュ
エータ・アーム28と垂直方向のアライメントがとれた複
数のアクチュエータ・アーム（図示せず）の関連する読
み取り／書き込みヘッドが、所望のデータ・トラックに
対して位置決めされる。読み取り／書き込みヘッドは、
データ検索／記憶時に、磁気ディスク14ないし17におけ
る関連表面からの磁気的読み取り／関連表面への磁気的
書き込みを行う。

【００２１】この設計の場合、アクチュエータ・アーム
のアレイは、アクチュエータ・アーム28が軸27のまわり
を制御可能に回転する際、磁気ディスク14ないし17の関
連表面のそれぞれを横断するように、読み取り／書き込
みヘッドのそれぞれを支持する。スライダは、付属のギ
ンブル・アセンブリによってサーボ・ヘッド38を回転さ
せ、サーボ・ヘッドが、トラック上におけるヘッドの周
縁位置において、各トラックに対する接線とほぼ平行に
アライメントのとれた状態を維持するという保証が得ら
れるようにし、この結果、ヘッドのねじれによるいかな
る影響をも基本的に排除する。同様に、読み取り／書き
込みヘッドのそれぞれは、関連トラック上における読み
取り／書き込みヘッドの周縁位置において、各関連トラ
ックに対する接線とほぼ平行にアライメントがとれた状
態に保たれる。ヘッドが、対応する懸架部材34に対して
しっかりと保持されている場合、アクチュエータ・アー
ム及び関連ヘッドが、磁気ディスク14の内径と磁気ディ
スク14の外径との間で回転する際、回転中心軸18に対す
るヘッドの半径方向位置に従って、ヘッドのねじれが生
じる。

【００２２】サーボ・ヘッド38は、磁気ディスク14の上
部表面42にあらかじめ記録されたサーボ位置情報を読み
取る。図１の拡大円形領域を参照すると、サーボ位置情
報は、磁気ディスク14の上部表面42における非磁化領域
48と交互にある磁化領域44、46のフィールドから構成さ
れる。この磁化領域のパターンは、ディスク・ドライブ
10の製造時に、サーボ・ライタによって記録される。ト
ラック40の中心50は、回転中心軸18から同じ半径方向距
離の位置にある磁化領域44、46の境界を構成する１組の
弧状セグメントで形成される円によって画定される。ト
ラック40の中心50の両側における磁化領域44、46のパタ
ーンは、サーボ・ライタによって、磁化領域44、46が、
トラック40の円のまわりで円周方向にオフセットされる
ように記録される。

【００２３】磁気ディスク14の上部表面42が、回転し
て、サーボ・ヘッド38を通過する際、サーボ・ヘッド38
の中心がトラック40の中心50上に位置する場合、トラッ
ク40の中心50の両側における円周方向オフセットの交互
磁化領域44、46の磁束遷移の結果、サーボ・ヘッド38に
よって一連のパルスが生成される。この一連のパルス
は、トラック40の中心50より短い半径方向距離の位置に
おいて、トラック40の中心50の端のまわりに円周方向に
配置された磁化領域44、46に関連する第１の一連のパル
スと、トラック40の中心50より長い半径方向距離の位置
において、トラック40の中心50の端まわりに円周方向に
配置された磁化領域44、46に関連する第２の一連のパル
スに分割することが可能である。

【００２４】サーボ制御システム60によって、第１と第
２の一連のパルスに対する電子フィルタリングが実施さ
れる。サーボ制御システム60は、第１と第２の一連のパ
ルスのフィルタリングを施したバージョンの大きさから
差分信号を生成する。位置エラー信号と称されるこの差
分信号は、サーボ制御システム60によってアナログ−デ
ジタル変換を受ける。デジタル化された位置エラー信号
にサーボ制御システム60によるデジタル信号処理が施さ
れ、サーボ・ヘッド38の制御に関する所望の性能特性、
及び位置決めシステムの安定性に関する所望のマージン
が達成される。デジタル信号処理には、デジタル化され
た位置エラー信号に対して所望の制御法則、ノッチ・フ
ィルタリング、及び補償を適用することが含まれてい
る。このデジタル方式で処理された位置エラー信号は更
に、サーボ制御システム60に含まれるこの実施例のゼロ
次保持機能を適用して、デジタル−アナログ変換が施さ
れる。サーボ制御システム60の出力である、結果生じる
アナログ信号を用いて、回転アクチュエータ・モータ24
を作動させることによって、トラック40の中心50からの
サーボ・ヘッド38のオフセットが最小限に抑えられる。
トラック40の中心50からのサーボ・ヘッド38のオフセッ
トを最小限に抑えることに関連して、サーボ制御システ
ム60の動作が説明される。当業者には明らかなように、
サーボ制御システム60は同様に、磁気ディスク14の表面
42における所定のトラックに対するサーボ・ヘッド38の
位置を制御している間、そのトラックの中心からのサー
ボ・ヘッド38のオフセットを最小限に抑えるよう動作す
る。本実施例のゼロ次保持機能を組み込んだタイプのデ
ィスク・ドライブ10は専用サーボ・ディスク・ドライブ
であるが、当業者には明らかなように、本実施例のゼロ
次保持機能は、組み込み式サーボ・ディスク・ドライブ
に組み込んで、同じ目的を提供することも可能である。
組み込み式サーボ・ディスク・ドライブの場合、第１と
第２の一連のパルスを生成する交互の磁化領域44、46
が、磁気ディスク14ないし17の表面におけるデータ・セ
クタ間に組み込まれる。

【００２５】図２を詳細に参照すると、サーボ制御シス
テム60に関連した、ディスク・ドライブ10の構成要素を
概略ブロック図で表したものが示されている。位置基準
信号100は、トラック40の中心50に対するサーボ・ヘッ
ド38の所望の位置を表した信号のデジタル表現である。
位置検出器101は、ヘッド38がハード・ディスク表面42
に対して移動することによって生成される第１と第２の
一連のパルスを使用して、トラック40の中心50からのサ
ーボ・ヘッド38のオフセットに応じた信号を生成する。
サンプラ102が、位置検出器101からのアナログ信号出力
をデジタル表現に変換する。合計ノード103は、位置基
準信号100とサンプラ102の出力との差のデジタル表現で
ある、位置エラー信号(PES)として知られる差分信号104
を計算する。このデジタル表現による差分信号104は、
この制御法則が適用され、このシステムが補償され、ノ
ッチ・フィルタリングが実施される、デジタル信号プロ
セッサ105によるデジタル信号処理を受ける。デジタル
−アナログ変換106は、デジタル信号プロセッサ105の操
作後に実施される。この実施例のゼロ次保持機能の実施
に関連して、デジタル−アナログ変換106が実施され
る。デジタル−アナログ変換処理のアナログ出力は、ア
クチュエータ・ドライバ107に接続されている。アクチ
ュエータ・ドライバ107は、回転アクチュエータ・モー
タ108の起動に用いられる電流を供給する電力増幅器で
ある。機械プラント109は、キャリヤ・アーム30、懸架
アーム34、及びサーボ・ヘッド38を含むギンブル・アセ
ンブリから構成されるシステムの機械的応答を表してい
る。

【００２６】制御システム設計技術において周知のよう
に、アクチュエータ・ドライバ107、回転アクチュエー
タ・モータ108、機械プラント109、及び位置検出器101
はそれぞれ数学的にモデル化され、ラプラス変換領域伝
達関数として表すことが可能である。これらのシステム
構成要素の分析は、ラプラス変換領域において実施可能
である。更に、サンプラ102の操作、合計ノード103にお
いて実施される操作、及びデジタル信号プロセッサ105
によるデジタル信号処理を実現するために実施される操
作は、ｚ変換領域で表すことが可能である。これらのシ
ステム構成要素の設計は、ｚ変換領域で実施されうる。

【００２７】デジタル−アナログ変換は、従来のゼロ次
保持機能を利用して実施することが可能である。図３に
は、ゼロ次保持機能を用いたデジタル−アナログ変換処
理のモデルが示されている。ゼロ次保持操作150に対す
る入力は、理想のインパルス・サンプラ151によって生
成される一連の重み付きインパルス・サンプルとみなす
ことができる。ゼロ次保持操作150には、サンプル間隔
にわたって、出力をインパルスの重みに対応するほぼ一
定の値に保持することが含まれる。ゼロ次保持操作150
の出力におけるステップ変化が、次の重み付きインパル
ス・サンプルの入力時に生じる。ゼロ次保持機能に対す
るデジタル入力データを強度の変動するインパルス列(t
rain)として表すことによって、ゼロ次保持機能をラプ
ラス変換領域で分析することが可能になる。0Hzにおい
て大きさが１になるようにスケール化された従来のゼロ
次保持機能のラプラス領域伝達関数は、下記に示すとお
りである： 式1:ZOH(s)={1-ε＾(-sT)}/(sT) 「Ｔ」は、ゼロ次保持機能に適用される連続したインパ
ルス間の時間期間を表しており、「ｓ」は、ラプラス領
域複素周波数(complex frequency)を表している。図４
には、T=100μsecの場合の周波数に関する典型的な従来
のゼロ次保持機能の大きさ及び位相応答が示されてい
る。図４から明らかなように、ゼロ次保持機能の大きさ
応答は、周波数が0Hzから10000Hzに変化するにつれて、
１からゼロに変化し、ゼロ次保持機能による移相は、周
波数が0Hzから10000Hzに変化するにつれて、０度から-1
80度に線形的に変化する。従って、利得クロスオーバ周
波数が1000Hzのデジタル制御システムの場合、利得クロ
スオーバ周波数における従来のゼロ次保持機能の作用に
よる移相は、-18度になる。

【００２８】図７には、従来のゼロ次保持機能に対応す
る、典型的な時間領域出力が示されている。図７から明
らかなように、従来のゼロ次保持機能の出力は、サンプ
ル間隔Ｔの全時間にわたって同じ値Ｔに保持される。従
来のゼロ次保持機能の出力波形は、図７に例示したよう
に、長さがＴ秒間のほぼ一定の振幅の連続した出力から
構成される。

【００２９】この実施例のゼロ次保持機能は、従来のゼ
ロ次保持機能のアナログ信号出力に修正を加えることに
よって実施される。この修正には、サンプル間隔中に、
従来のゼロ次保持機能の出力振幅に対して、出力振幅を
「α」（α>1)のように指定される所定の要素だけ増大
させることと、時間T/α秒に対応するサンプル間隔Ｔの
一部についてのみ、この増大した振幅を適用することが
含まれる。サンプル間隔Ｔの残りの部分、即ち時間T(α
-1)/α秒については、アナログ出力は、各サンプル間隔
に対してほぼ一定の値である。図８には、本実施例のゼ
ロ次保持機能に対応する典型的な時間領域出力が示され
ている。図８から明らかなように、α=2の場合、本実施
例のゼロ次保持機能は、α倍に増大した振幅（図７の出
力に対して）、及び出力がほぼ一定の値（図８に示す時
間領域出力の場合、このほぼ一定の値はゼロ）以外の値
になる可能性のあるサンプル期間Ｔ中に、1/αに減少す
る時間間隔（図７の出力に対して）を有する。従って、
スケール要素αは、本実施例のゼロ次保持機能の出力に
関するデューティ・サイクルの決定にも影響を及ぼす。

【００３０】0Hzにおいて大きさが１になるようにスケ
ール化された、本実施例のゼロ次保持機能のラプラス領
域伝達関数は、下記に示すとおりである： 式2:ZOH*(s)={1-ε＾-[T(s/α)]}/{T(s/α)} 「Ｔ」は、ゼロ次保持機能に適用される連続したインパ
ルス間の時間間隔を表し、「ｓ」は、ラプラス領域複素
周波数を表し、「α」（α>1)は、スケール要素を表し
ている。図５では、α=4、T=100μsecの場合のゼロ次保
持機能の大きさと位相応答に対する影響が示されてい
る。利得クロスオーバ周波数が1000Hzのデジタル制御シ
ステムの場合、利得クロスオーバ周波数における移相
は、-4.5度であり、従来のゼロ次保持機能に比較する
と、位相遅れの作用が13.5度だけ低減している。この実
施例のゼロ次保持機能には、従来のゼロ次保持機能に比
較すると、位相対周波数応答曲線の勾配の大きさを小さ
くし、同時に、低周波数におけるシステム利得の減衰を
回避する効果があり、このため、利得クロスオーバ周波
数におけるシステムの位相マージンが改善される。これ
に対し、位相のリードを加えて、システムの他の構成要
素が一因となる位相遅れを相殺するために用いられるリ
ード・ネットワークによって、低周波数においてシステ
ム利得の大幅な低周波減衰が生じる。更に、本実施例の
ゼロ次保持機能によれば、その位相クロスオーバ周波数
を増大させることによって、システムの利得マージンが
改善され、１未満のシステム利得の減衰は、位相クロス
オーバ周波数において従来のゼロ次保持機能を用いるシ
ステムに対して増大されている。ディスク・ドライブに
おけるデジタル・サーボ制御システムの設計においては
位相マージン予算を厳密に制御する必要があるので、本
実施例のゼロ次保持機能は、ディスク・ドライブ・デジ
タル・サーボ制御システムへの適用に特に適している。

【００３１】図６には、本実施例のゼロ次保持機能の好
適ハードウェアの実施に関するブロック図が含まれてい
る。デジタル信号プロセッサ105の操作から生じた出力
は、デジタル・バス200を介して、本実施例201のゼロ次
保持機能を実施するための装置に送信される。デジタル
・バス200は、デジタル信号プロセッサ105の操作から生
じたデジタル・データが送信されるレジスタまたはラッ
チのような記憶素子に接続されている。本実施例をハー
ドウェアで実施する場合、デジタル・バス200は、DACバ
ッファ・レジスタ(0)202、DACバッファ・レジスタ(1)20
3、及びデルタ時間レジスタ204に接続される。デジタル
−アナログ変換器206からのアナログ出力は、アクチュ
エータ・ドライバ107に接続される。

【００３２】デジタル信号プロセッサ105の操作結果
は、デジタル・バス200を介してDACバッファ・レジスタ
(0)202に送信されるデジタル値である。このデジタル値
は、要素αでスケール化された従来のゼロ次保持機能
で、回転アクチュエータ・モータ108を起動するため
に、デジタル−アナログ変換器206からアクチュエータ
・ドライバ107の入力に送信されるアナログ出力の所望
の値に対応する。このスケール化は、デジタル信号プロ
セッサ105によって実施される。スケール要素αの値
は、デジタル信号プロセッサ105を制御するファームウ
ェア内に記憶することもできるし、あるいは、デジタル
信号プロセッサ105に存在する可能性のある乗算器にハ
ード的に符号化されることも可能である。サーボ・ヘッ
ド38がサーボ制御システム60によって制御される場合、
デジタル信号プロセッサ105はPES 104に応じて操作を実
施するので、DACバッファ・レジスタ(0)202は、各サン
プル間隔の間に１回更新される。

【００３３】初期化処理の一部として、デジタル信号プ
ロセッサ105によって、適合するデジタル値がDACバッフ
ァ・レジスタ(1)203及びデルタ時間レジスタ204にロー
ドされる。デジタル信号プロセッサ105の操作によっ
て、オフセット・デジタル値がデジタル・バス200を介
してDACバッファ・レジスタ(1)203にロードされる。こ
のオフセット・デジタル値は、回転アクチュエータ・モ
ータ24に作用するどんなバイアス力にも打ち勝つために
必要な、デジタル−アナログ変換器206からアクチュエ
ータ・ドライバ107への出力におけるオフセットに対応
する。デジタル信号プロセッサ105は、デジタル−アナ
ログ変換器206の出力がDACバッファ・レジスタ(0)202の
内容によって決まる、サンプル期間Ｔ中の部分的な時間
であるT/αのデジタル値をデルタ時間レジスタ204にロ
ードする。

【００３４】マルチプレクサ207は、マルチプレクサ制
御論理回路205を使用して、デルタ時間レジスタ204の値
に応答し、デジタル−アナログ変換器206に対する入力
を制御する。マルチプレクサ制御論理回路205は、デル
タ時間レジスタ204内の値を利用して、DACバッファ・レ
ジスタ(0)202の内容とDACバッファ・レジスタ(1)203の
内容との間でマルチプレクサの出力を切り換えるタイミ
ングを制御する。マルチプレクサ207は、長さT/αの時
間期間に対応するデルタ時間レジスタ204内のデジタル
値を、マルチプレクサ制御論理回路にロードする。デジ
タル−アナログ変換器206は一般に、変換の実施に数マ
イクロ秒を必要とする。この変換時間のため、デジタル
−アナログ変換器は、出力が必要とされる時間よりわず
かに早く、即ちデジタル−アナログ変換時間に等しい量
だけ早くデジタル入力を受信するのが最適である。しか
し、この応用例の場合、明らかに、この最適時間を中心
とするある範囲内の時間を許容することが可能である。
全部でＴ秒の所定のサンプル期間の開始直前に、マルチ
プレクサ207は、DACバッファ・レジスタ(0)202の内容を
デジタル−アナログ変換器206の入力に送信する。サン
プル期間開始後のT/α秒の時間にわたって、デジタル−
アナログ変換器206は、DACバッファ(0)202のデジタル値
に対応する、ほぼ一定のアナログ出力を生成する。サン
プル期間にT/α秒間入り込む直前に、マルチプレクサ20
7は、DACバッファ・レジスタ(1)203の内容をデジタル−
アナログ変換器206の入力に送信する。T/α秒経過した
後のサンプル期間の残りの部分、即ち時間T(α-1)/αに
わたって、デジタル−アナログ変換器206は、DACバッフ
ァ・レジスタ(1)203のデジタル値に対応するほぼ一定の
アナログ出力を生成する。連続するサンプル期間の間、
デジタル−アナログ変換器206に対する入力が同様のや
り方で生成される。

【００３５】本実施例のゼロ次保持機能のハードウェア
による好適な第１の代替実施案の場合、DACバッファ・
レジスタ(0)202のデジタル値とスケール要素αの乗算
は、デジタル信号プロセッサ105の代わりに、ハードウ
ェアにおいて実施することが可能である。このハードウ
ェア乗算器は、デジタル信号プロセッサ105とDACバッフ
ァ・レジスタ(0)202の間、DACバッファ・レジスタ(0)20
2とマルチプレクサ207の間、マルチプレクサ207内部に
おけるDACバッファ・レジスタ(0)202の内容が後続する
データ経路内、またはスケール要素αの乗算を行わず
に、マルチプレクサ207の出力からデジタル−アナログ
変換器206にDACバッファ・レジスタ(1)203の内容を送信
するように措置が講じられている場合には、マルチプレ
クサ207の出力とデジタル−アナログ変換器206の間に配
置することが可能である。DACバッファ・レジスタ(0)20
2の値と２または４といった典型的なα値との乗算は、
マルチプレクサ207において、DACバッファ・レジスタ
(0)202内のデジタル値を位置１つまたは２つ分左へシフ
トすることによって実施可能である。位置１つ分左へビ
ットをシフトすることは、２を乗じることに相当し、位
置２つ分左へビットをシフトすることは、４を乗じるこ
とに相当する。この乗算方法によれば、別のハードウェ
ア乗算器が不要となるが、用いられる可能性のあるスケ
ール要素αに関する異なる値の数が制限される。

【００３６】本実施例のゼロ次保持機能の様々な実施例
から明らかなように、スケール要素αの乗算、及びDAC
バッファ・レジスタ(0)202内の値の多重化の操作は、操
作の順序を考慮せずに実施可能である。即ち、デジタル
信号プロセッサ105が、乗算操作を実施し、その結果を
バッファ・レジスタに納めると、そこでマルチプレクサ
207が、適合する時間に、それをデジタル−アナログ変
換器206に送信するようにすることもできるし、あるい
は、デジタル信号プロセッサが、スケール化されていな
いデジタル値をDACバッファ・レジスタ(0)202に納める
と、そこでマルチプレクサ207がそれを、αを乗じてか
ら、デジタル−アナログ変換器206に送信するように、
ハードウェア乗算器に送信することも可能である。いず
れの操作順序の場合にも、結果得られるデジタル−アナ
ログ変換器206の出力は同じである。

【００３７】乗算器は、マイクロプロセッサ、従来のハ
ードウェア乗算器、またはレジスタにおいてデジタル値
のビットをシフトすることによって乗算を実施するハー
ドウェア乗算器を使用して実施することが可能である。
マルチプレクサ207は、マイクロプロセッサを使用する
ことによって、あるいは、専ら上述の多重化タスクだけ
を実施するように状態マシンを設計することによって、
ハードウェアで実施することが可能である。マルチプレ
クサ207に、DACバッファ・レジスタ(0)202、DACバッフ
ァ・レジスタ(1)203、及びデルタ時間レジスタ204を組
み込むことができるのは明らかである。乗算器、及びマ
ルチプレクサ207をハードウェアで実施する方法につい
ては、デジタル設計技術における当業者には周知であ
る。

【００３８】本実施例のゼロ次保持機能に関するハード
ウェアによる好適な第２の代替実施例の場合、T/α秒に
対応するタイミング値、及びオフセット・デジタル値を
「ハード的に符号化」してマルチプレクサ207に送信す
ることによって、DACバッファ・レジスタ(1)203、及び
デルタ時間レジスタ204を不要にすることが可能であ
る。更に、スケール要素αをハード的に符号化してマル
チプレクサ207に送信することによって、デジタル信号
プロセッサ105からスケール要素を受信し、記憶するた
めのレジスタを不要にすることが可能である。このハー
ドウェアによる好適な第２の代替実施例によれば、本実
施例のゼロ次保持機能の構成における柔軟性を犠牲にし
て、ハードウェアの複雑性を低減することが可能であ
る。

【００３９】本実施例のゼロ次保持機能に関するハード
ウェアによる好適な実施例、及びハードウェアによる好
適な第１、第２、及び第３の代替実施例によって、α=
4、T=100μsecの場合、それぞれ図５に示す大きさと位
相応答が生成される。

【００４０】本実施例のゼロ次保持機能を実施するため
の好適方法では、デジタル信号プロセッサ105を用い
て、従来のデジタル−アナログ変換器の出力が直接制御
される。図９には、デジタル信号プロセッサ105におい
て本実施例のゼロ次保持機能を実施するための処理フロ
ー図が含まれている。PES 104のデジタル値に制御法
則、補償、及びノッチ・フィルタリングが適用される(3
00)。次に、デジタル信号プロセッサ105によって、結果
得られたデジタル値にスケール要素αが乗じられる(30
1)。サンプル期間の開始直前に、デジタル−アナログ変
換器にスケール化されたデジタル値がロードされる(30
2)。スケール化されたデジタル値にデジタル−アナログ
変換を施す(303)ことによって、サンプル期間の開始か
ら始まるT/α秒間にわたって、アクチュエータ・ドライ
バ107に対してほぼ一定のアナログ電圧出力が生成され
る。サンプル期間にT/α秒間入り込む直前に、デジタル
信号プロセッサ105によって、デジタル−アナログ変換
器にオフセット・デジタル値がロードされる(304)。こ
のオフセット・デジタル値に関して、デジタル−アナロ
グ変換が実施される(305)。デジタル−アナログ変換器
は、サンプル期間の残り、即ちT/αから始まる{T(α-1)
/α｝秒の時間にわたって、アクチュエータ・ドライバ
に対して出力されるほぼ一定のアナログ電圧を生成す
る。次に、図９に示すように、次のPES 104の値の処理
に備えて、制御がこの方法の開始ステップに戻される。

【００４１】本実施例のゼロ次保持機能を実施する好適
方法の代替案では、割り込みを用いて、デジタル−アナ
ログ変換器にデジタル値を送信する際のデジタル信号プ
ロセッサのタイミングを制御する。好適な方法のこの代
替案の場合、割り込みカウンタが、T/α秒の前に割り込
みを生成し、デジタル信号プロセッサ105に、オフセッ
ト・デジタル値をデジタル−アナログ変換器に送信する
トリガを与える。次に、割り込みカウンタは、サンプル
期間の終了前に、もう１つの割り込みを生成して、デジ
タル信号プロセッサ105が、次のサンプル期間に備え
て、処理されたPES104の値をデジタル−アナログ変換器
に送信するトリガを与える。

【００４２】図10には、図６の好適なハードウェアによ
る実施を用いて、本実施例のゼロ次保持機能を実施する
ための方法に関する流れ図が含まれている。いくつかの
レジスタ初期化ステップが必要である。デジタル信号プ
ロセッサ105が、DACバッファ・レジスタ(1)203にオフセ
ット・デジタル値をロードする(400)。次に、デジタル
信号プロセッサ105の操作によって、タイミング・デジ
タル値がデルタ時間レジスタ204にロードされる(401)。
デルタ時間レジスタ204にロードされたデジタル値は、T
/α秒の時間期間に対応する。当業者には明らかなよう
に、これらのレジスタは、本実施例のゼロ次保持機能の
性能に影響を与えずに、任意の順序で初期化することが
可能である。

【００４３】これらのレジスタ初期化ステップの後、機
械プラントの制御の際にデジタル制御システムの操作に
対応する流れ図の一部に入る。PES 104に対するデジタ
ル信号プロセッサ105の操作の結果であるデジタル値
に、スケール要素αを乗じて、DACバッファ・レジスタ
(0)202にロードする(403)。このデジタル値は、回転ア
クチュエータ・モータ108を起動するためにアクチュエ
ータ・ドライバ107に入力される、デジタル−アナログ
変換器206の所望のアナログ出力に対応する。次に、マ
ルチプレクサ207は、サンプル期間の開始直前に、デジ
タル−アナログ変換器206にDACバッファ・レジスタ(0)2
02からのスケール化されたデジタル値をロードする(40
4)。デジタル−アナログ変換器206によって、DACバッフ
ァ・レジスタ(0)202からのスケール化されたデジタル値
に対してデジタル−アナログ変換が実施され(405)、サ
ンプル期間の開始から始まるT/α秒にわたって、ほぼ一
定のアナログ信号がアクチュエータ・ドライバ107に対
して出力される(406)。

【００４４】サンプル期間にT/α秒間入り込む直前に、
マルチプレクサ207によって、デジタル−アナログ変換
器206にDACバッファ・レジスタ(1)203のオフセット・デ
ジタル値がロードされる(407)。デジタル−アナログ変
換器206によって、デジタル−アナログ変換が実施され
(408)、サンプル期間の残り、即ちサンプル期間にT/α
入り込んだところから始まるT(α-1)/α秒間にわたっ
て、ほぼ一定のアナログ信号が、アクチュエータ・ドラ
イバ107に対して出力される(409)。デジタル信号プロセ
ッサ105を利用して、DACバッファ・レジスタ(0)にロー
ドされる値にスケール要素αを乗じること(402)から始
まるこれらのステップは、サンプル期間毎に連続して繰
り返され、図８に示す波形の特性を備えたアナログ波形
を生成する。

【００４５】本実施例のゼロ次保持機能の実施において
用いられるデジタル−アナログ変換器のアナログ出力を
説明するために本明細書で用いられてきた「ほぼ一定
の」という用語は、出力電圧が目標電圧の、デジタル−
アナログ変換器のオフセット公差の範囲内で、典型的な
レベルの電気的ノイズが出力電圧に重畳(superimpose)
される、デジタル−アナログ変換器のアナログ出力を指
すものである。

【００４６】本発明の実施例の１つについて例示し、そ
の形態について解説してきたが、当業者には明らかなよ
うに、本発明の意図または特許請求の範囲を逸脱するこ
となく、様々な修正を施すことが可能である。

【００４７】以下に本発明の実施態様を列挙する。

【００４８】１． デジタル−アナログ変換素子を備
え、所定の時間間隔に対応する所定の速度で複数のデジ
タル値を連続して生成するための抽出データ・システム
において、前記デジタル−アナログ変換素子を使用し
て、前記所定の時間間隔とスケール要素との比によって
決められた第１の時間間隔に関して、前記複数のデジタ
ル値の１つと前記スケール要素との積によって決められ
る第１のほぼ一定のアナログ電圧を生成するステップ、
及び前記デジタル−アナログ変換素子を使用して、前記
所定の時間間隔と前記第１の時間間隔との差に等しい第
２の時間間隔に関して、オフセット・デジタル値によっ
て決められる第２のほぼ一定のアナログ電圧を生成する
ステップを含むことを特徴とする、前記デジタル−アナ
ログ変換素子によって生成された位相遅れを低減するた
めの方法。

【００４９】２． 第１のほぼ一定のアナログ電圧を生
成する前記ステップの前に、前記複数のデジタル値の１
つに前記スケール要素を乗じて、スケール化されたデジ
タル値を得るステップを更に含み、前記第１のほぼ一定
のアナログ電圧を生成するステップが、前記スケール化
されたデジタル値を前記デジタル−アナログ変換素子に
ロードするステップを含み、及び前記第２のほぼ一定の
アナログ電圧を生成する前記ステップが、前記オフセッ
ト・デジタル値を前記デジタル−アナログ変換素子にロ
ードするステップを含むことを特徴とする、項番１に記
載の方法。

【００５０】３． 前記抽出データ・システムが、ハー
ドディスク・ドライブ内にデジタル制御システムを含む
ことを特徴とする、項番２に記載の方法。

【００５１】４． デジタル−アナログ変換素子を備
え、所定の時間間隔に対応する所定の速度でデジタル・
データを生成するための抽出データ・システムにおい
て、前記デジタル・データにスケール要素を乗じて、ス
ケール化されたデジタル・データを生成するための手
段、及び多重化出力を備えた多重化手段であって、前記
多重化手段が前記乗算手段から前記スケール化されたデ
ジタル・データを受信するよう構成され、前記多重化手
段が、前記スケール要素、及び前記所定の時間間隔によ
って決められた時間に、前記多重化出力から前記スケー
ル化されたデジタル・データ、及びオフセット・デジタ
ル値を選択的に出力し、前記多重化出力が前記デジタル
−アナログ変換素子に接続されている、前記多重化手段
を含むことを特徴とする、前記デジタル−アナログ変換
素子によって生成された位相遅れを低減するための装
置。

【００５２】５． 前記多重化手段が、前記多重化出力
からの前記スケール化されたデジタル値、及び前記オフ
セット・デジタル値の選択的出力を制御するための多重
化制御論理回路を含み、前記多重化手段が、デジタル信
号処理素子を含み、及び前記多重化手段が、前記デジタ
ル信号処理素子から前記スケール化されたデジタル・デ
ータを受信するように構成された第１の記憶素子を含む
ことを特徴とする、項番４に記載の装置。

【００５３】６． 前記多重化手段が、前記デジタル信
号処理素子から前記オフセット・デジタル値を受信する
ように構成された第２の記憶素子を含み、前記所定の時
間間隔と前記スケール要素の比が、タイミング・デジタ
ル値を形成し、前記多重化手段が、前記デジタル信号処
理素子から前記タイミング・デジタル値を受信するよう
に構成された第３の記憶素子を含み、及び前記抽出デー
タ・システムが、ハードディスク・ドライブ内にデジタ
ル制御システムを含むことを特徴とする、項番５に記載
の装置。

【００５４】７． デジタル−アナログ変換素子を備
え、所定の時間間隔に対応する所定の速度でデジタル・
データを生成するための抽出データ・システムにおい
て、前記デジタル・データを受信するように構成され、
前記デジタル−アナログ変換素子に接続された多重化出
力を備える多重化手段、及び前記デジタル・データにス
ケール要素を乗じて、スケール化されたデジタル・デー
タを生成する手段であって、乗算のための前記手段が、
前記スケール要素と前記所定の時間間隔によって決めら
れる時間に、前記多重化出力から前記スケール化された
デジタル・データとオフセット・デジタル値を選択的に
出力するための前記多重化手段に含まれる、前記手段を
含むことを特徴とする、前記デジタル−アナログ変換素
子によって生成される位相遅れを低減するための装置。

【００５５】８． 前記多重化手段が、前記多重化出力
からの前記スケール化されたデジタル値と前記オフセッ
ト・デジタル値の選択的な出力に制御を加えるための多
重化制御論理回路を含み、及び前記多重化手段が、前記
デジタル・データを受信するように構成された第１の記
憶素子を含むことを特徴とする、項番７に記載の装置。

【００５６】９． 前記多重化手段が、前記オフセット
・デジタル値を受信するように構成された第２の記憶素
子を含み、及び前記所定の時間間隔と前記スケール要素
の比が、タイミング・デジタル値を形成し、前記多重化
手段が、前記タイミング・デジタル値を受信するように
構成された第３の記憶素子を含むことを特徴とする、項
番８に記載の装置。

【００５７】10． 前記スケール要素が、スケールを行
うデジタル値を含み、前記乗算手段が前記スケールを行
うデジタル値を受信するように構成された第４の記憶素
子を含み、前記乗算手段が、ハードウェア乗算器を含
み、及び前記抽出データ・システムが、ハードディスク
・ドライブ内にデジタル制御システムを含むことを特徴
とする、項番９に記載の装置。

【００５８】

【発明の効果】本発明は、抽出データ・システムにおい
て、所定の周波数範囲にわたり、結果的にデジタル−ア
ナログ変換処理が一因となる位相遅れを、従来のゼロ次
保持機能よりも少なくするためのゼロ次保持機能の実施
を提供する。

【図面の簡単な説明】

【図１】本実施例のゼロ次保持機能の実施を含む、デジ
タル・サーボ制御システムを具備するディスク・ドライ
ブの概略透視図である。

【図２】電気機械位置決めシステムに関するデジタル・
サーボ制御システム及びプラントの概略ブロック図であ
る。

【図３】ゼロ次保持機能を用いるデジタル−アナログ変
換処理の概略ブロック図である。

【図４】周波数の関数として表した、従来のゼロ次保持
機能の大きさと位相応答に関するグラフである。

【図５】周波数の関数として表した、本実施例のゼロ次
保持機能の大きさと位相応答に関するグラフである。

【図６】本実施例のゼロ次保持機能のハードウェアによ
る実施に関するブロック図である。

【図７】従来のゼロ次保持機能の典型的な時間領域出力
のグラフである。

【図８】本実施例のゼロ次保持機能の典型的な時間領域
出力のグラフである。

【図９】本実施例のゼロ次保持機能を実施するための好
適な方法に関する処理フロー図である。

【図１０】本実施例のゼロ次保持機能のハードウェアに
よる好適実施を利用するための処理フロー図である。

【符号の説明】

10 ディスク・ドライブ 11 デジタル・サーボ制御システム 12 スタック式ディスク・アレイ 13 ハブ 14、15、16、17 磁気ディスク 18 回転中心軸 19 トップ・クランプ 20 スピンドル・アセンブリ 21 フレーム 26 固定支持部材 28 アクチュエータ・アーム 32 キャリヤ・アーム 34 懸架部材 38 サーボ・ヘッド 40 トラック 42 ディスクの上部表面 44、46 磁化領域 48 非磁化領域 50 トラックの中心 60 サーボ制御システム 101 位置検出器 102 サンプラ 103 合計ノード 105 デジタル信号プロセッサ 107 アクチュエータ・ドライバ 109 機械プラント 200 デジタル・バス 202 DACバッファ・レジスタ(0) 203 DACバッファ・レジスタ(1) 204 デルタ時間レジスタ 206 デジタル−アナログ変換器 207 マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・カイアー アメリカ合衆国アイダホ州83713，ボイス, ウエスト・ヴァイオレット・コート・ 11612

Claims (1)

【特許請求の範囲】
1. 【請求項１】デジタル−アナログ変換素子を備え、所定
   の時間間隔に対応する所定の速度で複数のデジタル値を
   連続して生成するための抽出データ・システムにおい
   て、 前記デジタル−アナログ変換素子を使用して、前記所定
   の時間間隔とスケール要素との比によって決められた第
   １の時間間隔に関して、前記複数のデジタル値の１つと
   前記スケール要素との積によって決められる第１のほぼ
   一定のアナログ電圧を生成するステップ、及び前記デジ
   タル−アナログ変換素子を使用して、前記所定の時間間
   隔と前記第１の時間間隔との差に等しい第２の時間間隔
   に関して、オフセット・デジタル値によって決められる
   第２のほぼ一定のアナログ電圧を生成するステップを含
   むことを特徴とする、 前記デジタル−アナログ変換素子によって生成された位
   相遅れを低減するための方法。