JPH09232262A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09232262A JPH09232262A JP25921996A JP25921996A JPH09232262A JP H09232262 A JPH09232262 A JP H09232262A JP 25921996 A JP25921996 A JP 25921996A JP 25921996 A JP25921996 A JP 25921996A JP H09232262 A JPH09232262 A JP H09232262A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- interlayer insulating
- oxide film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】 （修正有）
【課題】微細化を可能とした３層以上の多層配線構造を
有する半導体装置の製造方法を提供することにある。 【解決手段】３層以上の配線を形成するに際し、各層の
配線間の層間絶縁膜のそれぞれに対してメカノケミカル
ポリシングを施して各層間絶縁膜の表面を平坦化する。
有する半導体装置の製造方法を提供することにある。 【解決手段】３層以上の配線を形成するに際し、各層の
配線間の層間絶縁膜のそれぞれに対してメカノケミカル
ポリシングを施して各層間絶縁膜の表面を平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に３層以上の配線を有する半導体装置の製
造方法に関する。
法に関し、特に３層以上の配線を有する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】近年の著しいＬＳＩ技術の進展に伴い、
集積回路が高密度になってきており、それに対応して素
子寸法が微細化している。しかしこれらの集積回路は配
線に要する面積もチップの３０〜５０％を占めるので、
配線領域の微小化も同時に進めない限り、高密度化が困
難であった。このため配線の多層化が試みられ、特に二
層アルミニウム配線は実用的に用いられるようになっ
た。
集積回路が高密度になってきており、それに対応して素
子寸法が微細化している。しかしこれらの集積回路は配
線に要する面積もチップの３０〜５０％を占めるので、
配線領域の微小化も同時に進めない限り、高密度化が困
難であった。このため配線の多層化が試みられ、特に二
層アルミニウム配線は実用的に用いられるようになっ
た。
【０００３】しかしながら、従来の二層アルミニウム配
線は、第二層アルミニウム配線がすでに凹凸の多い表面
にパターン形成された１μｍ程度の比較的厚い第一層ア
ルミニウム配線の上の、シリコン酸化膜やシリコン窒化
膜等の層間絶縁膜の上に形成されるため表面段差が極め
て大きくなり、配線の断線が生じ易い欠点があり、歩留
りの低下の原因となっていた。
線は、第二層アルミニウム配線がすでに凹凸の多い表面
にパターン形成された１μｍ程度の比較的厚い第一層ア
ルミニウム配線の上の、シリコン酸化膜やシリコン窒化
膜等の層間絶縁膜の上に形成されるため表面段差が極め
て大きくなり、配線の断線が生じ易い欠点があり、歩留
りの低下の原因となっていた。
【０００４】そこで、集積回路表面の平坦化を実現する
ために（１）絶縁膜堆積方法を常圧法から低圧法、熱分
解法からプラズマ法へと変える、（２）方向性のエッチ
ングすなわち平行平板型反応性スパッタエッチングを用
いて平坦化を行う、（３）第二層アルミニウム膜を薄く
する、等の改良が成されて来たが、未だ十分な効果を得
るまでに到らなかった。
ために（１）絶縁膜堆積方法を常圧法から低圧法、熱分
解法からプラズマ法へと変える、（２）方向性のエッチ
ングすなわち平行平板型反応性スパッタエッチングを用
いて平坦化を行う、（３）第二層アルミニウム膜を薄く
する、等の改良が成されて来たが、未だ十分な効果を得
るまでに到らなかった。
【０００５】図３は従来のＭＯＳ集積回路の一部を拡大
したＭＯＳ電界効果トランジスタの模式的断面図であ
る。１はＰ型シリコン基板、２はフィールド酸化膜、３
はチャネルストッパ領域、４はゲート酸化膜、５は多結
晶シリコン、６はソース・ドレイン領域、７および９は
層間絶縁膜、例えばＣＶＤ法によるシリコン酸化膜、８
は第一層アルミニウム配線、１０は第二層アルミニウム
配線という構成が多用されている。
したＭＯＳ電界効果トランジスタの模式的断面図であ
る。１はＰ型シリコン基板、２はフィールド酸化膜、３
はチャネルストッパ領域、４はゲート酸化膜、５は多結
晶シリコン、６はソース・ドレイン領域、７および９は
層間絶縁膜、例えばＣＶＤ法によるシリコン酸化膜、８
は第一層アルミニウム配線、１０は第二層アルミニウム
配線という構成が多用されている。
【０００６】
【発明が解決しようとする課題】図中Ａは金属配線膜厚
が薄く断線故障を起こし易い箇所を示したもので、これ
は寸法の微細化のために平行平板型プラズマエッチング
法による方向性エッチングを用い、急峻なエッジプロフ
ァイルを実現したこと、通常アルミニウム膜は電子銃型
真空蒸着法によって被着されるので、急峻な段差の側壁
部への被覆状態は悪いことなどに起因する。
が薄く断線故障を起こし易い箇所を示したもので、これ
は寸法の微細化のために平行平板型プラズマエッチング
法による方向性エッチングを用い、急峻なエッジプロフ
ァイルを実現したこと、通常アルミニウム膜は電子銃型
真空蒸着法によって被着されるので、急峻な段差の側壁
部への被覆状態は悪いことなどに起因する。
【０００７】また表面の凹凸は写真蝕刻法におけるレジ
ストの膜厚のむらをも生じ、その結果配線の微細化を困
難としている。
ストの膜厚のむらをも生じ、その結果配線の微細化を困
難としている。
【０００８】特に配線が３層、４層…と３層以上となる
と、上層になるほど表面の凹凸がはげしくなり、微細な
配線が形成できなくなる。このため、基板１の素子形成
技術向上による素子の微細化に対し、これら素子を相互
接続するための配線の形成技術がおいつかず、集積密度
の向上が阻害されていた。
と、上層になるほど表面の凹凸がはげしくなり、微細な
配線が形成できなくなる。このため、基板１の素子形成
技術向上による素子の微細化に対し、これら素子を相互
接続するための配線の形成技術がおいつかず、集積密度
の向上が阻害されていた。
【０００９】したがって、本発明の目的は、３層以上の
配線を設けることができる半導体装置の製造方法を提供
することにある。
配線を設けることができる半導体装置の製造方法を提供
することにある。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上に三層以上の配線を形成す
る半導体装置の製造方法において、各層の配線間を絶縁
する層間絶縁膜のそれぞれに対してメカノケミカルポリ
シングを施して各層間絶縁膜の表面を平坦化することを
特徴としている。
の製造方法は、半導体基板上に三層以上の配線を形成す
る半導体装置の製造方法において、各層の配線間を絶縁
する層間絶縁膜のそれぞれに対してメカノケミカルポリ
シングを施して各層間絶縁膜の表面を平坦化することを
特徴としている。
【００１１】メカノケミカルポリシングは例えばシリコ
ンウエハに対しては直径約０．０１μｍのシリカ（Ｓｉ
Ｏ2 ）の砥粒を弱アルカリ液に懸濁させた研磨液とポリ
ウレタン系の布を使ってポリシングを行うもので、砥粒
（ＳｉＯ2 ）とシリコンウエハとの磨擦による物理的な
研磨作用と磨擦中の発熱による温度上昇のための弱アル
カリの研磨液へのシリコンの化学的な溶去作用が混在し
たポリシングをいう。またメカノケミカルポリシング
は、シリコンウエハ等の基板を研磨する際の最終工程に
用いられており、ポリシングされた基板表面は平坦な無
歪鏡面である。
ンウエハに対しては直径約０．０１μｍのシリカ（Ｓｉ
Ｏ2 ）の砥粒を弱アルカリ液に懸濁させた研磨液とポリ
ウレタン系の布を使ってポリシングを行うもので、砥粒
（ＳｉＯ2 ）とシリコンウエハとの磨擦による物理的な
研磨作用と磨擦中の発熱による温度上昇のための弱アル
カリの研磨液へのシリコンの化学的な溶去作用が混在し
たポリシングをいう。またメカノケミカルポリシング
は、シリコンウエハ等の基板を研磨する際の最終工程に
用いられており、ポリシングされた基板表面は平坦な無
歪鏡面である。
【００１２】このようなメカノケミカルポリシングをシ
リコンウエハのポリシングに適用する場合には、研磨量
に厳しい制限はないが、本発明で用いられているように
堆積した絶縁膜の凹凸量が数千オングストローム程度
で、しかし研磨すべき膜厚は２μｍ以下と非常に薄いた
め、研磨方法がかなり大きく制限される。このような制
限のもとで、数千オングストローム程度の凹凸を低減さ
せることはシリコンウエハの加工にみられるような従来
のポリシングに比べて容易でなく、このような凹凸量を
しかも膜厚の小さな絶縁膜をメカノケミカルポリシング
により平坦化することはいまだに行なわれていない。
リコンウエハのポリシングに適用する場合には、研磨量
に厳しい制限はないが、本発明で用いられているように
堆積した絶縁膜の凹凸量が数千オングストローム程度
で、しかし研磨すべき膜厚は２μｍ以下と非常に薄いた
め、研磨方法がかなり大きく制限される。このような制
限のもとで、数千オングストローム程度の凹凸を低減さ
せることはシリコンウエハの加工にみられるような従来
のポリシングに比べて容易でなく、このような凹凸量を
しかも膜厚の小さな絶縁膜をメカノケミカルポリシング
により平坦化することはいまだに行なわれていない。
【００１３】本発明者は、種々の実験を試みた結果、従
来に比べポリシング速度を例えば１００オングストロー
ム／分と非常に遅くした制御性の良いメカノケミカルポ
リシングを用いることにより、絶縁膜の凹凸を著しく低
減することができ、しかも半導体装置の素子特性を損う
ことなく、平坦な基板表面を得ることを新たに見出し
た。
来に比べポリシング速度を例えば１００オングストロー
ム／分と非常に遅くした制御性の良いメカノケミカルポ
リシングを用いることにより、絶縁膜の凹凸を著しく低
減することができ、しかも半導体装置の素子特性を損う
ことなく、平坦な基板表面を得ることを新たに見出し
た。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】図１は本発明の一実施の形態によるＭＯＳ
集積回路の配線部分を拡大した工程断面図である。ただ
し、本図面では、２層目までを示しているが、その後は
同様にして形成される。
集積回路の配線部分を拡大した工程断面図である。ただ
し、本図面では、２層目までを示しているが、その後は
同様にして形成される。
【００１６】Ｐ型シリコン基板１１に通常の選択酸化法
（ＬＯＣＯＳ）を用いてフィールド酸化膜１２とチャネ
ルストッパー領域１３を形成した後、ゲート酸化膜１４
を熱酸化法によって形成すると、図１ａが得られる。
（ＬＯＣＯＳ）を用いてフィールド酸化膜１２とチャネ
ルストッパー領域１３を形成した後、ゲート酸化膜１４
を熱酸化法によって形成すると、図１ａが得られる。
【００１７】次にゲート電極および配線に用いられるリ
ンをドープした多結晶シリコン１５を気相成長法によっ
て堆積し、写真蝕刻技術によってパターン化した後、イ
オン注入等によってヒ素等のｎ型不純物を導入し、下層
配線層となるソース・ドレイン領域１６を形成すると、
図１ｂを得る。
ンをドープした多結晶シリコン１５を気相成長法によっ
て堆積し、写真蝕刻技術によってパターン化した後、イ
オン注入等によってヒ素等のｎ型不純物を導入し、下層
配線層となるソース・ドレイン領域１６を形成すると、
図１ｂを得る。
【００１８】気相成長法によってシリコン酸化膜１７を
堆積し、写真蝕刻技術によって多結晶シリコン１５を接
続させるためのコンタクトホールを開け、第一層アルミ
ニウム１８を真空蒸着法によって０．８μｍ程度被着
し、パターン化すると図１ｃが得られる。
堆積し、写真蝕刻技術によって多結晶シリコン１５を接
続させるためのコンタクトホールを開け、第一層アルミ
ニウム１８を真空蒸着法によって０．８μｍ程度被着
し、パターン化すると図１ｃが得られる。
【００１９】続いて同様に気相成長法によってアルミニ
ウム膜厚の約２倍で１．５μｍ程度の膜厚のシリコン酸
化膜１９を堆積すると表面の凹凸はわずかに減少し、図
３ｄを得る。次に直径１００オングストローム以下のシ
リカの微粉末を弱アルカリ液に懸濁した研磨液で圧力１
１０ｇ／ｃｍ2 で０．５〜０．７μｍのポリシングを行
なうと層間絶縁膜の表面はほぼ平坦となり図１ｅを得
る。
ウム膜厚の約２倍で１．５μｍ程度の膜厚のシリコン酸
化膜１９を堆積すると表面の凹凸はわずかに減少し、図
３ｄを得る。次に直径１００オングストローム以下のシ
リカの微粉末を弱アルカリ液に懸濁した研磨液で圧力１
１０ｇ／ｃｍ2 で０．５〜０．７μｍのポリシングを行
なうと層間絶縁膜の表面はほぼ平坦となり図１ｅを得
る。
【００２０】第一層アルミニウム配線と接続するための
コンタクトホールを開けた後、真空蒸着法によって更に
アルミニウム膜を被着し、同様にパターン化すると、第
二層アルミニウム配線２０が形成され、図１ｆが得られ
る。熱処理によってアロイ化を行うと極めて良好な配線
接続を得ることができる。
コンタクトホールを開けた後、真空蒸着法によって更に
アルミニウム膜を被着し、同様にパターン化すると、第
二層アルミニウム配線２０が形成され、図１ｆが得られ
る。熱処理によってアロイ化を行うと極めて良好な配線
接続を得ることができる。
【００２１】この後同様にして三層以上のアルミニウム
配線が形成される。配線の断線などの故障は特に増える
ことはない。
配線が形成される。配線の断線などの故障は特に増える
ことはない。
【００２２】図２は本発明の効果を説明するために図３
に対比して示した模式的断面図である。層間絶縁膜１９
はメカノケミカルポリシングによってほぼ完全に平坦さ
れるためにアルミニウム配線２０は無理なく形成され、
歩留りの著しい向上が成される。
に対比して示した模式的断面図である。層間絶縁膜１９
はメカノケミカルポリシングによってほぼ完全に平坦さ
れるためにアルミニウム配線２０は無理なく形成され、
歩留りの著しい向上が成される。
【００２３】本実施例はアルミニウム配線について主に
述べたがその他の金属配線を用いてもその効果は変わる
ことがない。
述べたがその他の金属配線を用いてもその効果は変わる
ことがない。
【００２４】またこのメカノケミカルポリシング装置は
通常のシリコン基板鏡面ポリシング装置を用いることに
より多量のウエハを同時に処理できるので、従来の半導
体装置製造工程の一部に加えても生産性に関して何の支
障もきたさない。
通常のシリコン基板鏡面ポリシング装置を用いることに
より多量のウエハを同時に処理できるので、従来の半導
体装置製造工程の一部に加えても生産性に関して何の支
障もきたさない。
【００２５】
【発明の効果】このように本発明を用いることにより、
極めて良好な金属配線を可能とできる利点がある。また
平坦化された表面上での写真蝕刻技術はレジストを均一
な厚さに塗布できるという効果によって、寸法の微細化
も同時に実現できるため、高密度化集積回路に多大の効
力を発揮するものである。
極めて良好な金属配線を可能とできる利点がある。また
平坦化された表面上での写真蝕刻技術はレジストを均一
な厚さに塗布できるという効果によって、寸法の微細化
も同時に実現できるため、高密度化集積回路に多大の効
力を発揮するものである。
【図１】本発明の一実施形態を示す工程断面図。
【図２】本発明の一実施形態による製法によって得られ
た半導体装置の断面図。
た半導体装置の断面図。
【図３】従来例の断面図。
１７ 第一層間絶縁膜 １８ 第一層金属配線 １９ 第二層間絶縁膜 ２０ 第二層金属配線
Claims (4)
- 【請求項１】 半導体基板上に三層以上の配線を形成す
る半導体装置の製造方法において、各層の配線間を絶縁
する層間絶縁膜のそれぞれに対してメカノケミカルポリ
シングを施して各層間絶縁膜の表面を平坦化することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記三層以上の配線はいずれも金属配線
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 一層目の金属配線と前記半導体基板との
間に半導体よりなる配線がさらに形成されていることを
特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記層間絶縁膜のそれぞれはシリコン酸
化膜でなり、前記メカノケミカルポリシングは、シリカ
（ＳｉＯ2 ）の砥粒を用いて行われることを特徴とする
請求項１、２または３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8259219A JP2783263B2 (ja) | 1996-09-30 | 1996-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8259219A JP2783263B2 (ja) | 1996-09-30 | 1996-09-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185183A Division JPS59136934A (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232262A true JPH09232262A (ja) | 1997-09-05 |
| JP2783263B2 JP2783263B2 (ja) | 1998-08-06 |
Family
ID=17331065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8259219A Expired - Lifetime JP2783263B2 (ja) | 1996-09-30 | 1996-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783263B2 (ja) |
-
1996
- 1996-09-30 JP JP8259219A patent/JP2783263B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2783263B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5362669A (en) | Method of making integrated circuits | |
| US8026151B2 (en) | Method with high gapfill capability for semiconductor devices | |
| US20020081817A1 (en) | Void reduction and increased throughput in trench fill processes | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US20030148563A1 (en) | Transistor, semiconductor device and manufacturing method of semiconductor device | |
| JP2008506271A (ja) | Ｓｔｉ集積を行わない半導体成長プロセスを用いた能動領域の形成 | |
| JP2001144175A (ja) | 半導体装置及びその製造方法 | |
| US6010955A (en) | Electrical connection forming process for semiconductor devices | |
| TW202145321A (zh) | 半導體結構的形成方法 | |
| JP3556437B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100698495B1 (ko) | 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법 | |
| JP3358544B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH09223737A (ja) | 半導体装置の製造方法 | |
| JPH0530052B2 (ja) | ||
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2783263B2 (ja) | 半導体装置の製造方法 | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| JP2783262B2 (ja) | 半導体装置の製造方法 | |
| US7056804B1 (en) | Shallow trench isolation polish stop layer for reduced topography | |
| JPH10308395A (ja) | 半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| EP0664559B1 (en) | Process for planarizing surface of a semiconductor device | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| US6489193B1 (en) | Process for device isolation | |
| JP2702007B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980421 |