JPH0923152A

JPH0923152A - パルス計数装置

Info

Publication number: JPH0923152A
Application number: JP17122195A
Authority: JP
Inventors: Kazunari Matsuda; 一成松田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-07-06
Filing date: 1995-07-06
Publication date: 1997-01-21

Abstract

(57)【要約】【課題】パルス計数装置の計数器を時分割により複数
のカウンタとして使用することにより、パルス計数装置
を有効に活用する。【解決手段】被検出パルス信号をサンプリングするサ
ンプリング回路１、出力回路２、この出力回路からのパ
ルス信号を計数する計数器３、この計数器の計数値を記
憶するメモリ４、ゲート回路５、読み取り回路６、基本
クロック信号に同期して、順次タイミングの遅れた単一
のクロックパルスをサンプリング回路１、出力回路２、
計数器３、メモリ４、及びゲート回路５に加えてこれら
各部を制御するクロック発生回路７、及び計数器３を時
分割による複数のカウンタとして使用するため、各タイ
ミングのカウンタデータが全て記憶されたメモリ４か
ら、所定タイミングのカウンタデータを計数器３に転送
させるメモリ制御回路８を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は鉄鋼プラントのような
各種プラントの制御装置に使用されるパルス計数装置に
関するものである。

【０００２】

【従来の技術】図７は特公昭６３−３３８０３号公報に
示された従来のパルス計数装置の構成図である。図にお
いて、１は被検出パルス信号をサンプリングするための
サンプリング回路、２はサンプリング回路１によってサ
ンプリングされたパルス信号を計数器に転送する出力回
路、３は被検出パルス信号を計数する計数器、４はこの
計数器３の計数値を記憶するメモリ、５はこのメモリ４
の記憶値を読み出すためのゲート回路、６はメモリ４の
記憶値を読み取る読み取り回路、７は基本クロック信号
に同期して順次タイミングの遅れた単一のクロックパル
スを発生させるクロック発生回路である。

【０００３】次にこのパルス計数装置の動作を図８を用
いて説明する。クロック発生回路７は、図８に示すよう
に、順次タイミングの遅れたクロックパルスＴ₀、Ｔ₁、
Ｔ₂、Ｔ₃を発生するように構成されている。サンプリン
グ回路１はクロックパルスＴ₀が加えられたことを条件
に、被検出パルス信号Ｐ₀の立ち上がりを検出して出力
回路２に転送する。続いて、単一のクロックパルスＴ₁
が出力回路２に加えられると、出力回路２はサンプリン
グ回路１によってサンプリングされたパルス信号を計数
器３へ転送することにより、計数器３がこのパルス信号
を計数する。さらに、単一のクロックパルスＴ₂がメモ
リ４に加えられると、このタイミングで計数器２の計数
値がメモリ４にラッチされる。計数値読み取り要求があ
れば、単一のクロックパルスＴ₃がゲート回路５に加え
られたタイミングで、メモリ４の計数値が読み取り回路
６に送出される。図９は従来のパルス計数装置を２個用
いて、２つのパルス発振器１４からのパルスを計数する
機能ブロック図を示しており、ここでは、パルス発振器
１４からのパルス信号が直接サンプリング回路１に入力
され、別々の計数器で計数されるものである。従って、
一方のパルス発振器からのパルスを同時に２個のパルス
計数装置で計数するときは、外部での並列結線が必要と
なる。

【０００４】

【発明が解決しようとする課題】従来のパルス計数装置
は、１つの被検出パルスを１つの計数器で計数するもの
で、１台当たりの計数点数が少ないため、多くのパルス
計数装置を用意しなければならず、コスト高となるとい
う欠点があった。また、従来のパルス計数装置はパルス
発振器から出力されるパルス信号が計数器に直接入力さ
れる構成であるため、１つのパルス発振器から出力され
るパルス信号を同時に複数の計数器で計数する場合、パ
ルス計数装置の外部においてパルス信号を並列入力する
必要がある。その結果、結線が複雑となったり、また並
列入力数に即した抵抗が必要となるなどの問題があっ
た。

【０００５】この発明は上記の問題点を解決するために
なされたものであり、その目的はパルス計数装置及びプ
ログラマブルコントローラを有効に活用してコストダウ
ンを図ることにある。

【０００６】

【課題を解決するための手段】この発明に係るパルス計
数装置は、被検出パルス信号をサンプリングするサンプ
リング回路、このサンプリング回路によりサンプリング
されたパルス信号を計数器に転送する出力回路、この出
力回路からのパルス信号を計数する計数器、この計数器
の計数値を記憶するメモリ、このメモリの記憶値を読み
出すためのゲート回路、このゲート回路からのメモリ記
憶値を読み取る読み取り回路、基本クロック信号に同期
して、順次タイミングの遅れた単一のクロックパルスを
上記サンプリング回路、出力回路、計数器、メモリ、及
びゲート回路に加えてこれら各部を制御するクロック発
生回路、及び上記計数器を時分割による複数のカウンタ
として使用するため、各タイミングのカウンタデータが
全て記憶された上記メモリから、所定タイミングのカウ
ンタデータを上記計数器に転送させるメモリ制御回路を
備えている。

【０００７】また、上記構成において、装置内の複数の
パルス源からのパルス信号を時分割による複数のカウン
タのいずれかに分配して計数させるパルス選択回路を備
えている。

【０００８】また、上記構成において、装置内のパルス
源からのパルス信号と、外部パルス源からのパルス信号
とを切り換えて時分割による複数のカウンタに計数させ
るパルス内外切り換え回路を備えている。

【０００９】また、上記構成において、計数器は、外部
からのセンサ入力信号により起動／停止制御が行われる
機能を有するものである。

【００１０】

【作用】この発明の請求項１に係るパルス計数装置は、
メモリ制御装置により、全てのタイミングにおけるカウ
ンタデータを記憶しているメモリから、所定タイミング
のカウンタデータを計数器に転送することにより１個の
計数器を時分割による複数のカウンタとして使用するこ
とができる。

【００１１】また、この発明の請求項２に係るパルス計
数装置は、パルス源から入力される複数のパルス信号の
内、時分割により実現したそれぞれのカウンタでいずれ
のパルス信号を計数するかを選択するパルス選択回路を
設けているため、例えば１つのパルス信号を複数の計数
器で同時に計数することが可能となる。従ってパルス計
数装置の外部でパルス源からのパルス信号を並列接続し
て複数の計数器に入力していた結線の必要がなくなる。

【００１２】また、この発明の請求項３に係るパルス計
数装置は、計数するパルス信号として外部のパルス源か
らのパルス信号をもパルス内外切り換え回路で選択でき
るため、時分割して実現した全ての計数器にそれぞれ異
なるパルス信号が入力される。従って、パルス計数装置
の最大計数点数で、異なるパルス信号が計数可能とな
り、パルス計数装置を有効に使用できる。

【００１３】また、この発明の請求項４に係るパルス計
数装置は、外部からのトリガ入力により計数器の起動／
停止を行う機能により、例えば鉄鋼プラントにおける鋼
材などの測長精度を高めることができる。

【００１４】

【発明の実施の形態】

実施例１．図１はこの発明の実施例１に係るパルス計数
装置の構成を示すもので、１は被検出パルス信号をサン
プリングするためのサンプリング回路、２はサンプリン
グ回路１によってサンプリングされたパルス信号を計数
器３に転送する出力回路、３は被検出パルス信号を計数
する計数器、４はこの計数器３の計数値を記憶するメモ
リ、５はこのメモリ４の記憶値を読み出すためのゲート
回路、６はメモリ４の記憶値を読み取る読み取り回路、
７は基本クロック信号に同期して順次タイミングの遅れ
た単一のクロックパルスを発生させるクロック発生回
路、８は計数器３を時分割して使用する際、各タイミン
グで計数するカウンタデータを計数器３へ順次転送させ
るメモリ制御回路である。

【００１５】次に動作について説明する。図２にクロッ
ク発生回路７で順次発生させたクロックパルスＣＬＫ₀
〜ＣＬＫ₅に対応した処理内容を示す。計数器３は時分
割により複数のカウンタとして使用するため、メモリ制
御回路８においてカウンタＮｏ．を繰り返し発生させ、
各カウンタＮｏ．でメモリ４中のカウンタＮｏ．に対応
するカウンタデータを計数器３に転送し、前カウンタＮ
ｏ．のカウンタデータをメモリ４に退避させる。カウン
タデータには、計数値を初期設定するプリセット値、計
数値を比較する比較値、計数器の起動、リセット、プリ
セット要求を出すコマンドフラグ、計数処理状態を表す
ステータスフラグ、計数値等が含まれる。以上のように
カウンタＮｏ．に対応したカウンタデータを計数器３か
らメモリ４に退避させ、また、次のカウンタＮｏ．に対
応したカウンタデータをメモリ４から計数器３に転送す
ることを図２に示すように繰り返し行い、１つの計数器
を複数の計数器として使用する。

【００１６】次に、計数器３の動作について図１、図
２、図３を用いて説明する。先ず、クロック発生回路７
で発生したＣＬＫ₀がサンプリング回路１に加えられる
と、被検出パルス信号Ｐ₀をサンプリングする。また、
ＣＬＫ₀は計数器３にも加えられ、カウンタＮｏ．に対
応したカウンタデータのコマンドフラグ、及びステータ
スフラグが図３のコマンド制御部１２、ステータス生成
部１３に転送される。これに続いてクロック発生回路７
で発生したＣＬＫ₁がメモリ４に加えられると、カウン
タＮｏ．に対応したカウンタデータの比較値が計数器３
の比較機能部１１に転送される。さらに、クロック発生
回路７で発生したＣＬＫ₂がメモリ４に加えられると、
カウンタＮｏ．に対応したカウンタデータの計数値また
はプリセット値が計数器３の計数機能部１０に転送され
る。計数要求なら計数値、プリセット要求ならプリセッ
ト値を計数機能部１０に転送する。

【００１７】続いてクロック発生回路７で発生したＣＬ
Ｋ₃が出力回路２に加えられると、出力回路２はサンプ
リング回路１でサンプリングされたパルス信号Ｐ₀を計
数器３へ転送することにより、計数器３がこのパルス信
号を計数する。また、計数値読み取り要求があれば、こ
のＣＬＫ₃がゲート回路５に加えられたタイミングで、
計数値が読み取り回路６に送出される。これに続いてク
ロック発生回路７で発生したＣＬＫ₄がメモリ４に加え
られると、計数器３の計数機能部１０で計数された計数
値が計数機能部１０からメモリ４中のカウンタＮｏ．に
対応したカウンタデータの計数値記憶エリアに転送され
る。さらに、クロック発生回路７で発生したＣＬＫ₅が
計数器３に加えられると、計数処理中にステータス生成
部１３で生成されたオーバフロー、比較値との一致など
のステータスフラグがメモリ４中のカウンタＮｏ．に対
応したカウンタデータのステータスフラグ記憶エリアに
転送される。なお、上記説明では、計数器３を時分割し
て使用する分割数を４分割として説明したが、４分割以
外の任意の分割数としても同様に実現できる。

【００１８】実施例２．この発明の実施例２は、図９に
示す従来の装置に関連してなされたもので、図４に示す
ように、実施例１で説明した、例えば時分割数が４分割
の２個のパルス計数装置を用いて、８個のパルスを計数
可能にし、しかもどの計数カウンタで計数するかをパル
ス選択回路により自由に選択できるようにしたものであ
る。

【００１９】図４において、１４は計数されるパルスを
発生するパルス発振器、１５はパルス発振器１４からの
パルスを受信し、パルス選択回路１６に送り出すパルス
受信回路である。パルス選択回路１６は８個設けられて
おり、それぞれがサンプリング回路１に接続されてい
る。サンプリング回路１の出力信号は、図示していない
が４つを一方のパルス計数装置に、他の４つを他方のパ
ルス計数装置に入力するように接続されている。ここ
で、パルス選択回路１６は、その内部のディップスイッ
チの設定によりパルス発振器１４からのいずれかのパル
スを自由に選択し、サンプリング回路１を通して、時分
割による複数のカウンタの内、１個または複数個のパル
ス計数カウンタに与え、計数を可能とする。

【００２０】実施例３．図４において、パルス発振器１
４からのパルス信号と、外部パルス発振器１４ａからパ
ルス切り換え装置１８を通して入力された外部パルス信
号を切り換え選択できるパルス内外切り換え回路１７を
８個追加設置することにより、本パルス計数装置におい
て受信したパルス信号と、外部から入力される外部パル
ス信号とを選択することができる。なお、１９はパルス
切り換え装置１８のパルス出力回路である。

【００２１】その結果、本パルス計数装置のパルス受信
回路１５で受信したパルス信号、及び外部のパルス切り
換え装置１８のパルス受信回路１５ａで受信したパルス
信号を問わず、パルス信号を自由に選択できる。図４に
示す機能ブロック構成では、本パルス計数装置において
受信したパルス信号が４点であるのに対し、計数点数は
８点であり、重複選択しなければ計数点数が４点余剰し
ている。パルス内外切り換え回路１７において外部パル
ス信号を選択すれば、計数カウンタを余剰させることが
なくなり、パルス計数装置を効率よく使用できる。

【００２２】実施例４．実施例４は、図１に示すセンサ
からのトリガ入力信号Ｓ１、Ｓ２を受信し、計数器３の
起動／停止を制御する外部トリガ制御回路９を追加した
パルス計数装置を鉄鋼プラントに適用した例である。図
５は鉄鋼プラントにおける鋼材圧延ラインであり、２０
は圧延される鋼材、２１は鋼材２０を圧延するミル、２
２はミル２１を回転させるモータ、１４はモータ２２の
回転数に応じたパルス信号を発生するパルス発振器、２
３ａ、２３ｂは鋼材２０を検出する鋼材検出センサであ
る。

【００２３】パルス発振器１４で発生するパルス信号１
パルス当たりに鋼材２０が進む距離を示すパルスインク
リメントを求める際の、外部トリガ入力による計数器３
の起動／停止動作の説明を図６を用いて行う。図６は図
５に示す圧延ラインにおいて、鋼材２０が２つの鋼材検
出センサ２３ａ、２３ｂを通過する様子を示すものであ
る。先ず、鋼材２０がＡの位置にあるとき、トリガ入力
信号Ｓ１、トリガ入力信号Ｓ２はともにオフである。次
に、鋼材２０がＢの位置まで進むと、トリガ入力信号Ｓ
１がオンし、パルス計数装置内の外部トリガ制御回路９
により計数器３内の計数器起動信号がオンし、計数器３
が起動される。鋼材２０がＣの位置にあるときには、計
数器３は計数を継続する。続いて、鋼材２０がＤの位置
まで進むと、トリガ入力信号Ｓ２もオンされ、計数器起
動信号はオフとなり計数器３は停止する。鋼材２０がＥ
の位置にあるときには、トリガ入力信号Ｓ１、トリガ入
力信号Ｓ２はともにオンのままであり、計数器３は停止
したままである。以上のように、鋼材がトリガ入力信号
Ｓ１を発生する鋼材検出センサ２３ａからトリガ入力信
号Ｓ２を発生する鋼材検出センサ２３ｂまで通過する間
のパルス数が計数できる。この計数値でセンサ間距離Ｌ
を割算すれは、パルスインクリメントが求められる。こ
のパルスインクリメントは鋼材を切断する際などに使用
される。

【００２４】

【発明の効果】以上のようにこの発明によれば、パルス
計数装置にメモリ制御回路を追加構成し、計数器を時分
割にして使用したので、機能的に計数点数を増やすこと
ができる。この結果として、パルス計数装置の台数を削
減でき、コストが低減できる。

【００２５】また、１つのパルス信号を複数の計数器で
同時に計数する場合、従来はパルス計数装置の外部でパ
ルス発振器からのパルス信号を並列接続して実現してい
たが、この発明によれば、パルス計数装置の内部のパル
ス選択機能により、容易に実現でき、その結果、並列接
続する結線処理が必要なくなる。

【００２６】また、この発明によれば、計数器で計数す
るパルス信号として、本パルス計数装置において受信す
るパルス信号と、外部のパルス切り換え装置からの外部
パルス信号とを自由に選択でき、計数器を効率よく利用
できるという効果がある。

【００２７】また、この発明によれば、従来、プログラ
マブルコントローラを介して行っていた計数器の起動／
停止制御が、パルス計数装置で実現でき、より高速な計
数器の制御が可能となる。その結果、従来よりも精度の
高い測長が可能となる。また、測長精度を上げるため、
高速周期で実行していたプログラマブルコントローラの
負担を低減できる。

【図面の簡単な説明】

【図１】この発明の実施例１に係るパルス計数装置の
構成を示すブロック図である。

【図２】実施例１の動作説明図である。

【図３】実施例１のパルス計数装置の要部を示すブロ
ック図である。

【図４】この発明の実施例２及び実施例３の機能ブロ
ックを示す図である。

【図５】この発明の実施例４に係るパルス計数装置の
使用例を示す図である。

【図６】実施例４の動作説明図である。

【図７】従来のパルス計数装置の構成を示すブロック
図である。

【図８】従来のパルス計数装置の動作説明図である。

【図９】従来のパルス計数装置の機能ブロックを示す
図である。

【符号の説明】

１サンプリング回路、２出力回路、３計数器、４
メモリ、５ゲート回路、６読み取り回路、７ク
ロック発生回路、８メモリ制御回路、９外部トリガ
制御回路、１０計数機能部、１１比較機能部、１２
コマンド制御部、１３ステータス生成部、１４パ
ルス発振器、１５パルス受信回路、１６パルス選択
回路、１７パルス内外切り換え回路、１８パルス切
り換え装置、１９パルス出力回路、２０鋼材、２１
ミル、２２モータ、２３鋼材検出センサ。

Claims

【特許請求の範囲】

【請求項１】被検出パルス信号をサンプリングするサ
ンプリング回路、このサンプリング回路によりサンプリ
ングされたパルス信号を計数器に転送する出力回路、こ
の出力回路からのパルス信号を計数する計数器、この計
数器の計数値を記憶するメモリ、このメモリの記憶値を
読み出すためのゲート回路、このゲート回路からのメモ
リ記憶値を読み取る読み取り回路、基本クロック信号に
同期して、順次タイミングの遅れた単一のクロックパル
スを上記サンプリング回路、出力回路、計数器、メモ
リ、及びゲート回路に加えてこれら各部を制御するクロ
ック発生回路、及び上記計数器を時分割による複数のカ
ウンタとして使用するため、各タイミングのカウンタデ
ータが全て記憶された上記メモリから、所定タイミング
のカウンタデータを上記計数器に転送させるメモリ制御
回路を備えたことを特徴とするパルス計数装置。
【請求項２】装置内の複数のパルス源からのパルス信
号を時分割による複数のカウンタのいずれかに分配して
計数させるパルス選択回路を備えたことを特徴とする請
求項１記載のパルス計数装置。
【請求項３】装置内のパルス源からのパルス信号と、
外部パルス源からのパルス信号とを切り換えて時分割に
よる複数のカウンタに計数させるパルス内外切り換え回
路を備えたことを特徴とする請求項１記載のパルス計数
装置。
【請求項４】計数器は、外部からのセンサ入力信号に
より起動／停止制御が行われる機能を有することを特徴
とする請求項１乃至請求項３のいずれか一項記載のパル
ス計数装置。