JPH09230381A

JPH09230381A - 液晶表示装置

Info

Publication number: JPH09230381A
Application number: JP4083296A
Authority: JP
Inventors: Tsutomu Sato; 努佐藤; Kazuhiro Ogawa; 和宏小川; Takayuki Wakui; 陽行和久井; Nobutake Konishi; 信武小西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-02-28
Filing date: 1996-02-28
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】開口率を向上し、かつ、ソース電極の断線によ
る点欠陥を低減する。【解決手段】基板上に形成したゲート電極１２、その上
に形成したゲート絶縁膜１５、その上に形成した半導体
膜１６、その上に形成したソース電極１９およびドレイ
ン電極１８を含んでなる薄膜トランジスタと、ソース電
極１９に電気的に接続した画素電極１４と、前記薄膜ト
ランジスタおよび画素電極１４上に形成した保護絶縁膜
２０とを有し、画素電極１４とソース電極１９との接続
部近傍のゲート電極１２の平面パターンに凹部を設け、
該凹部の箇所で、ゲート絶縁膜１５、半導体膜１６、ソ
ース電極１９が画素電極１４に向かって突出し、該突出
したソース電極１９を画素電極１４と接続し、かつ、半
導体膜１６との接続部と画素電極１４との間のソース電
極１９の一部を前記基板上に直接形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチング素子として用いたアクティブ・マトリク
ス方式の液晶表示装置に係り、特に、高開口率、高歩留
まりを実現する液晶表示装置の構造に関する。

【０００２】

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比１．０）されているので、
時分割駆動方式を採用している、いわゆる単純マトリク
ス方式と比べてアクティブ方式はコントラストが良く、
特にカラー液晶表示装置では欠かせない技術となりつつ
ある。スイッチング素子として代表的なものとしては薄
膜トランジスタ（ＴＦＴ）がある。

【０００３】液晶表示装置は、例えば、透明導電膜から
なる表示用画素電極と配向膜等をそれぞれ積層した面が
対向するように所定の間隙を隔ててガラス等からなる２
枚の透明絶縁基板を重ね合せ、該両基板間の周縁部近傍
に枠状に設けたシール材により、両基板を貼り合せると
共に、シール材の一部に設けた液晶封入口から両基板間
のシール材の内側に液晶を封入、封止し、さらに両基板
の外側に偏光板を設けてなる液晶表示パネル（液晶表示
素子）と、液晶表示パネルの下に配置され、液晶表示パ
ネルに光を供給するバックライトと、液晶表示パネルの
外周部の外側に配置された液晶駆動用回路基板と、これ
らの各部材を保持するモールド成形品である枠状体と、
これらの各部材を収納し、液晶表示窓があけられた金属
製フレーム等を含んで構成される。

【０００４】液晶表示パネルを構成する２枚の透明絶縁
基板のうち、第１の基板の面上には、隣接する２本の走
査信号線（左右方向に延在し、上下方向に複数本それぞ
れ平行に配置されている。ゲート信号線または水平信号
線とも称す。スイッチング素子としての薄膜トランジス
タのゲート電極を兼ねる）と、隣接する２本の映像信号
線（上下方向に延在し、左右方向に複数本それぞれ平行
に配置されている。ドレイン信号線、データ信号線また
は垂直信号線とも称す。薄膜トランジスタのドレイン電
極を兼ねる）との交差領域内に、透明画素電極およびス
イッチング素子としての薄膜トランジスタとが各画素毎
に形成されている。なお、交差とは実際に接して交わっ
ているのではなく、基板と垂直方向から見た場合に交差
している意味で、両者の間には絶縁膜が介在する。

【０００５】なお、従来のこの種の液晶表示装置として
は、例えば特開昭６２−３２６５１号公報に、ゲート絶
縁膜と半導体膜とを同一平面パターンにすることによ
り、製造工程数を低減する技術が記載されている。

【０００６】

【発明が解決しようとする課題】前記従来技術では、ゲ
ート絶縁膜およびチャネル層となる半導体膜を歩留まり
良く加工するために、ゲート絶縁膜および半導体膜の平
面パターンは、走査信号線と一体に形成されたゲート電
極から突出した（はみ出た）構造となっている。このた
め、画素電極の平面パターン寸法が小さくなり、さら
に、薄膜トランジスタと画素電極とを電気的に接続する
ソース電極の電極の長さも長くなるので、液晶表示素子
の開口率（開口部の面積／一画素の総面積）が低下し、
表示が暗くなる。これを解決するために、ゲート絶縁膜
および半導体膜を画素電極とオーバーラップさせて形成
すると、重なった画素電極とゲート絶縁膜との界面で相
互反応が生じてゲート絶縁膜の膜質が劣化し、該ゲート
絶縁膜のエッチングレートが半導体界面と画素電極界面
とで異なり、結果的にゲート絶縁膜が逆テーパ形状（す
なわち、基板と反対方向に向かって末広がりの形状）と
なる。このため、この部分で、該ゲート絶縁膜上に形成
されるソース電極が断線し、画素の点欠陥を引き起こす
問題があった。

【０００７】このように前記従来技術では、開口率の向
上と、画素の点欠陥の低減を同時に満たすことはできな
かった。

【０００８】本発明の目的は、開口率を向上し、かつ、
ソース電極の断線による点欠陥を低減できる構造を有す
る液晶表示装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、前記の目的を
達成するために、本発明は、基板上に形成したゲート電
極、前記ゲート電極上に形成したゲート絶縁膜、前記ゲ
ート絶縁膜上に形成したチャネル形成用半導体膜、前記
半導体膜上に形成したソース電極およびドレイン電極を
含んでなる薄膜トランジスタと、前記ソース電極に電気
的に接続した画素電極と、前記薄膜トランジスタおよび
前記画素電極上に形成した保護絶縁膜とを設けたアクテ
ィブ・マトリクス基板と、前記アクティブ・マトリクス
基板とその対向基板とにより挟持した液晶層とを有する
液晶表示装置において、前記ソース電極と前記画素電極
との接続部近傍の前記ゲート電極の平面パターンに凹部
を設け、前記凹部の箇所で、前記ゲート絶縁膜、前記半
導体膜の少なくとも一方と、前記ソース電極とが前記画
素電極に向かって突出し、該突出した前記ソース電極が
前記画素電極と接続され、かつ、前記ソース電極の一部
と前記基板との間に、前記ゲート絶縁膜、前記半導体膜
のうちの少なくとも前記ゲート絶縁膜が存在しないこと
を特徴とする。

【００１０】また、前記ソース電極の前記一部と、前記
基板との間に前記ゲート絶縁膜、前記半導体膜の両方が
存在せず、前記ソース電極の前記一部を該基板上に直接
形成したことを特徴とする。なお、基板の反り防止や基
板表面の傷補償のために、該基板の表面にディップ処理
等により酸化シリコン膜を設ける場合があるが、この場
合は、ソース電極の一部を該酸化シリコン膜を介して基
板上に形成する。すなわち、該酸化シリコン膜を介して
ソース電極の一部を基板上に形成する場合も、基板上に
直接形成することに含める。

【００１１】また、前記ゲート絶縁膜と前記半導体膜と
がほぼ同一平面パターンであることを特徴とする。

【００１２】また、前記ソース電極との接続部近傍の前
記画素電極の平面パターンに第２の凹部を設けたことを
特徴とする。

【００１３】また、前記凹部を設けない部分の前記ゲー
ト電極からの、前記ゲート絶縁膜または前記半導体膜の
突出長さより、前記凹部の深さの方が大きいことを特徴
とする。

【００１４】また、前記凹部と、前記画素電極との距離
が５μｍ〜２０μｍであることを特徴とする。

【００１５】また、前記ゲート電極はＡｌを母材とし、
ＴｉまたはＴａのうち、少なくとも一方を総量で０．４
〜９．３ｗｔ％含む合金から成り、かつ、該ゲート電極
の上にその自己酸化膜を有することを特徴とする。

【００１６】すなわち、ソース電極と画素電極との接続
部近傍のゲート電極の平面パターンに凹部を設け、その
部分でゲート絶縁膜、半導体膜の少なくとも一方と、ソ
ース電極とが突出した構造とすることにより、ゲート絶
縁膜または半導体膜の突出幅を縮小できる。このため、
画素電極の面積を大きくでき、開口率が向上する。

【００１７】また、半導体膜との接続部と画素電極との
間のソース電極の一部と、基板との間にゲート絶縁膜、
半導体膜の少なくともゲート絶縁膜が存在させないの
で、ゲート絶縁膜は画素電極上に形成されることがな
く、したがって、ゲート絶縁膜がエッチングにより逆テ
ーパ形状とならないため、ソース電極は断線せずに画素
電極と接続される。なお、基板上に直接形成したゲート
絶縁膜は、良好なテーパ形状を有し、ソース電極の断線
が低減する。このため、ソース電極の断線による点欠陥
を低減できる。

【００１８】また、ゲート絶縁膜と半導体膜とをほぼ同
一平面パターンとすることにより、ゲート絶縁膜と半導
体膜とを一括に加工でき、液晶表示素子の製造時のスル
ープットが向上する。

【００１９】また、ソース電極との接続部近傍の画素電
極に第２の凹部を形成することにより、ソース電極が直
接基板上に形成される面積が増加する。このため、ソー
ス電極と基板との密着力が向上し、ソース電極の膜剥が
れを防止でき、製造歩留まりが向上する。

【００２０】また、ゲート電極の凹部の深さをゲート絶
縁膜または半導体膜の突出長さよりも大きくすることに
より、ゲート絶縁膜または半導体膜の長さをゲート電極
の最大幅以下に縮小できる。このため、ゲート電極の最
大幅以内で薄膜トランジスタを形成でき、かつ、開口率
も向上する。

【００２１】また、凹部と画素電極（または画素電極の
凹部）との距離を５μｍ〜２０μｍとすることにより、
開口率が向上し、かつ、製造歩留まりも向上する。該距
離は、大き過ぎると、ゲート配線の抵抗の増加を招き、
小さ過ぎると、開口率の低下を招く。

【００２２】さらに、ゲート電極はＡｌを母材とし、Ｔ
ｉまたはＴａのうち、少なくとも一方を総量で０．４〜
９．３ｗｔ％含む合金から成り、かつ、該ゲート電極の
上にその自己酸化膜を有するように構成すると、開口率
の向上、製造歩留まりの向上だけでなく、ゲート電極の
抵抗も低減されるので、高画質の液晶表示装置が得られ
る。

【００２３】

【発明の実施の形態】以下、図面を用いて本発明の実施
例について詳細に説明する。なお、以下で説明する図面
で、同一機能を有するものは同一符号を付け、その繰返
しの説明は省略する。

【００２４】実施例１図１は、本発明の実施例１の液晶表示装置のアクティブ
・マトリクス基板の要部（薄膜トランジスタ付近）平面
図、図２は図１のＡ−Ａ′切断線における断面図であ
る。

【００２５】図２において、下層から、１１はガラスか
らなる透明絶縁基板、１２はＡｌ（またはＡｌ合金）か
らなるゲート電極、１４はＩＴＯ（インジウム−スズ−
酸化物）膜からなる画素電極、１３はアルミナ（Ａｌ₂
Ｏ₃）膜からなるゲート電極１２の陽極酸化膜、１５は
窒化シリコン（ＳｉＮ）膜からなるゲート絶縁膜、１６
はチャネル層が形成される非晶質シリコン（ａ−Ｓｉ）
膜からなる半導体膜、１７はｎ型非晶質シリコン（ｎ⁺
−ａ−Ｓｉ）膜からなる第２の半導体膜、１８、１９は
それぞれＣｒ（下層）とＡｌ（上層）の積層構造からな
るドレイン電極、ソース電極、２０は窒化シリコン（Ｓ
ｉＮ）膜からなる保護絶縁膜である。

【００２６】すなわち、図１に示すように、透明ガラス
基板１１上にゲート電極１２とドレイン電極１８とが図
示しない層間絶縁膜を介して交差し、その交差部に半導
体膜１６をチャネル層として用いた薄膜トランジスタ
（ＴＦＴ）が形成され、ソース電極１９を通じて透明導
電膜からなる画素電極１４が接続されている。なお、ソ
ース電極１９の一部は、ガラス基板１１上に直接形成さ
れている。また、保護絶縁膜２０は、各画素電極１４の
上部に、保護絶縁膜チャージアップによる画質不良抑制
のために、それぞれ開口が設けられている。

【００２７】また、図２に示すように、ガラス基板１１
上のゲート電極１２上には、陽極酸化法により形成され
たアルミナ膜１３が形成されている。これらの一部を覆
うように、ゲート絶縁膜１５と非晶質Ｓｉ膜１６とが形
成されている。ｎ型非晶質Ｓｉ膜１７は、ドレイン電極
１８とソース電極１９のコンタクト部に形成されてい
る。また、画素電極１４は、ソース電極１９に接続され
るように形成されている。

【００２８】本実施例では、図１に示すように、画素電
極１４とソース電極１９との接続部近傍のゲート電極１
２の平面パターンに凹部を設け、その部分でゲート絶縁
膜１５、半導体膜１６、ソース電極１９が突出した構造
となっている点に特徴がある。このような構成により、
凹部を設けない場合と比べ、ゲート絶縁膜１５、半導体
膜１６のゲート電極幅からの相対的な突出長さを縮小で
きる。このため、画素電極１４の面積を大きくでき、開
口率が向上する効果がある。

【００２９】また、半導体膜１６との接続部と画素電極
１４との間の、ソース電極１９の一部を基板１１上に直
接形成し、ゲート絶縁膜１５は画素電極１４上に形成さ
れることがないので、ゲート絶縁膜１５のエッチング工
程を経た後、ゲート絶縁膜１５は画素電極１４との界面
での相互反応に起因して生じる逆テーパ形状が発生しな
いので、ソース電極１９は断線せずに画素電極１４に接
続される。このため、ソース電極１９の断線による点欠
陥を低減できる効果がある。なお、ゲート電極１２に凹
部を形成することなく、ゲート絶縁膜１５、半導体膜１
６、ソース電極１９のゲート電極１２からの突出幅を単
純に小さくし、ソース電極１９を通じて画素電極１４に
接続するだけでは、開口率を向上させようとする場合、
画素電極１４とゲート絶縁膜１５との距離が小さくなる
ので、その部分でソース電極１９の断線が生じる可能性
がある。

【００３０】さらに、図１、図２に示した前記構成のア
クティブ・マトリクス基板とは別に、図示は省略する
が、第２のガラス基板と、この第２のガラス基板上に形
成されたカラーフィルタ層と、カラーフィルタ層上に形
成された対向透明電極、配向膜とを備えた対向基板が別
途形成され、前記構成のアクティブ・マトリクス基板と
この対向基板との間に液晶層を設けることにより、液晶
表示素子が構成されるものである。

【００３１】このような構成の液晶表示素子は、アクテ
ィブ・マトリクス基板上のゲート電極１２に走査信号が
供給され、かつ、ドレイン電極１８に映像信号が供給さ
れた場合に、その走査信号の供給によって薄膜トランジ
スタがオン状態になり、映像信号が画素電極１４に伝達
される。このとき、画素電極１４に印加された映像信号
は、液晶層を介して対向配置された対向基板上の対向透
明電極に印加される電圧と協動し、画素電極１４と対向
透明電極との間に介在する液晶セルの状態を変化させる
ように働き、液晶表示素子に所要の表示画像を形成する
もので、かかる液晶表示素子の画像表示動作は、当該技
術分野の技術者にとって極めて明らかなことである。

【００３２】図３（ａ）〜（ｅ）は、図１、図２に示し
た本実施例の液晶表示素子の製造工程を示す断面図であ
る。

【００３３】まず、（ａ）に示すように、透明ガラス基
板１１上にスパッタリング法によりＡｌ膜を厚さ３００
ｎｍ堆積し、通常のホトエッチング工程を経て、所定の
パターンを有するゲート電極１２を形成する。ただし、
ホトリソグラフィー工程時に用いるホトマスクは、ゲー
ト電極１２の一部が凹部形状となっているパターンを用
いる。つぎに、公知の陽極酸化法により前記ゲート電極
１２の表面および側面にアルミナ膜１３を自己整合的に
形成する。

【００３４】つぎに、（ｂ）に示すように、スパッタリ
ング法によりＩＴＯ膜を厚さ１２０ｎｍ堆積し、通常の
ホトエッチング工程を経て、画素電極１４を形成する。
なお、ゲート電極１２の凹部と画素電極１４との距離ｄ
は１５μｍとした。

【００３５】つぎに、（ｃ）に示すように、プラズマＣ
ＶＤ法によりゲート絶縁膜形成用のＳｉＮ膜１５を厚さ
２００ｎｍ、ａ−Ｓｉ膜１６を厚さ２００ｎｍ、ｎ⁺−
ａ−Ｓｉ膜１７を厚さ５０ｎｍ順次堆積する。続いて、
通常のホトエッチング工程を経て、ｎ⁺−ａ−Ｓｉ膜１
７、ａ−Ｓｉ膜１６、ゲートＳｉＮ膜１５を所定のパタ
ーンに加工する。なお、このとき、ｎ⁺−ａ−Ｓｉ膜１
７、ａ−Ｓｉ膜１６、ゲートＳｉＮ膜１５がゲート電極
１２から突出する部分のゲート電極１２の平面パターン
は図１に示すように、凹部形状となるように形成する。

【００３６】つぎに、（ｄ）に示すように、スパッタリ
ング法によりＣｒ膜を厚さ６０ｎｍ、Ａｌ膜を厚さ４０
０ｎｍ順次堆積し、通常のホトエッチング工程により、
所定のパターンのドレイン電極１８、ソース電極１９を
形成し、さらに、ａ−Ｓｉ膜１６のチャネル上部のｎ⁺
−ａ−Ｓｉ膜１７を除去する。

【００３７】最後に、（ｅ）に示すように、プラズマＣ
ＶＤ法によりＳｉＮ膜を厚さ６００ｎｍ堆積し、通常の
ホトエッチング工程を経て、各画素電極１４の上部に開
口を有する所定のパターンの保護絶縁膜２０を形成す
る。このようにしてアクティブ・マトリクス基板は完成
する。この後、図示はしないが、配向膜の塗布、ラビン
グ、液晶封入などの工程を経て、液晶表示素子は完成す
るが、これらの工程については本発明の骨子に関係しな
いので省略する。

【００３８】なお、本実施例においては、ゲート電極１
２の凹部と画素電極１４との距離ｄ₁を１５μｍとした
が、該距離ｄ₁は５μｍ〜２０μｍの範囲にあればよ
い。距離ｄ₁が５μｍ以下の場合では、製造時にゲート
電極１２の凹部と画素電極１４との間にゴミなどの異物
が残留しやすく、また、基板１１とソース電極１９との
接触面積も小さくなるため（図２参照）、その部分でソ
ース電極１９の断線を引き起こし、点欠陥発生の原因と
なり、歩留まりが低下する。また、開口率の低下を引き
起こす。一方、距離ｄ₁が２０μｍ以上では、ゲート配
線の抵抗増加を招くので、望ましくない。

【００３９】また、本実施例のように、ゲート電極１２
の凹部の深さｄ₂を、ゲート絶縁膜１５、ａ−Ｓｉ膜１
６の凹部を設けない部分のゲート電極１２からの突出量
ｄ₃よりも大きくすることにより、薄膜トランジスタを
ゲート電極１２の幅以内で形成できる。このため、画素
電極１４の面積を大きくすることができ、開口率が向上
した。

【００４０】実施例２図４は、本発明の実施例２の液晶表示装置のアクティブ
・マトリクス基板の要部（薄膜トランジスタ付近）平面
図、図５は、図４のＢ−Ｂ′切断線における断面図であ
る。

【００４１】本実施例では、図１、図２に示した前記実
施例１とほぼ同様な構成を有している。前記実施例１と
異なる点は、図４、図５に示すように、ゲート絶縁膜１
５と半導体膜１６とがほぼ同一の平面パターンとなって
いる点である。このような構成により、前記実施例１に
おける効果に加えて、ゲート絶縁膜１５と半導体膜１６
とを一括に加工するため、製造時のスループットが向上
する効果がある。

【００４２】また、本実施例における液晶表示素子の製
造方法では、実施例１における製造方法に準ずるが、本
実施例では、ゲート絶縁膜１５と半導体膜１６を一括に
加工するために、例えばＳＦ₆ガスを用いてドライエッ
チング法により加工することにより、所望の形状が得ら
れる。

【００４３】実施例３図６は、本発明の実施例３の液晶表示装置のアクティブ
・マトリクス基板の要部（薄膜トランジスタ付近）平面
図である。

【００４４】本実施例では、図１、図２に示した前記実
施例１とほぼ同様な構成を有している。前記実施例１と
異なる点は、図６に示すように、画素電極１４の平面パ
ターンにおいて、ソース電極１９との接続部付近に凹部
を設けた点である。このような構成により、前記実施例
１の効果に加えて、ソース電極１９のガラス基板１１に
直接形成される領域が増加する。前述のように、ソース
電極１９としては、Ｃｒ（下層）とＡｌ（上層）の積層
構造を用いたが、ガラス基板１１面上に直接形成される
のはＣｒ膜であり、その密着性は良い。つまり、ソース
電極１９の密着性の高い領域が増加するので、ソース電
極１９の断線する確率が小さくなり、歩留まりが向上す
る効果がある。

【００４５】実施例４《マトリクス部の概要》図７は本発明を適用した実施例
４のアクティブ・マトリクス方式のカラー液晶表示装置
の液晶表示パネルの一画素とその周辺を示す平面図、図
８は図７の８−８切断線における断面図（一画素の薄膜
トランジスタとその周辺を示す断面図）である。

【００４６】図７に示すように、各画素は隣接する２本
の走査信号線（ゲートラインまたは水平信号線）ＧＬ
と、隣接する２本の映像信号線（データライン、ドレイ
ンラインまたは垂直信号線）ＤＬとの交差領域内（４本
の信号線に囲まれた領域）に配置されている。各画素は
薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および
保持容量素子（付加容量素子）Ｃａｄｄを含む。走査信
号線ＧＬは映像信号線ＤＬとの交差付近で二股に分岐し
ている。これは、この部分の二股のラインの内の一方が
映像信号線ＤＬと短絡した場合、これをレーザを用いて
切断し、他の一方の（切断していない）ラインでライン
欠陥とならず正常に動作させるためである。

【００４７】図８に示すように、液晶層ＬＣを基準にし
て第１の透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴおよび透明画素電極ＩＴＯ１が形成され、第２
の透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩ
Ｌ、遮光用ブラックマトリクスパターンＢＭが形成され
ている。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面には
ディップ処理等により形成された酸化シリコン膜ＳＩＯ
が設けられている。

【００４８】第２の透明ガラス基板ＳＵＢ２の内側（液
晶ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦ
ＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（Ｃ
ＯＭ）および上部配向膜ＯＲＩ２が順次積層して設けら
れている。ＰＯＬ１、ＰＯＬ２はそれぞれ透明ガラス基
板ＳＵＢ１、ＳＵＢ２の外側の表面に形成された偏光板
である。

【００４９】《薄膜トランジスタＴＦＴ》次に、図７、
図８を用いて、第１の透明ガラス基板ＳＵＢ１側の構成
を詳しく説明する。走査信号線ＧＬに正のバイアスを印
加すると、ソース−ドレイン間のチャネル抵抗が小さく
なり、バイアスをゼロにすると、チャネル抵抗は大きく
なるように動作する。

【００５０】各画素には１個の薄膜トランジスタＴＦＴ
が設けられている。薄膜トランジスタＴＦＴは、図７に
示すように、走査信号線ＧＬ上に形成されている。薄膜
トランジスタＴＦＴはゲート電極（走査信号線ＧＬ）、
走査信号線ＧＬの陽極酸化膜ＡＯＦと窒化シリコンの絶
縁膜ＧＩが被覆されており、このＡＯＦとＧＩがゲート
絶縁膜を構成している。その上部にｉ型（真性、intrin
sic、導電型決定不純物がドープされていない）非晶質
シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソ
ース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソ
ース、ドレインは本来その間のバイアス極性によって決
まるもので、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース、ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明では、便宜上一
方をソース、他方をドレインと固定して表現する。

【００５１】《ゲート電極（走査信号線ＧＬ）》本例で
は、走査信号線ＧＬは、単層の第１導電膜ｇ１で形成さ
れている。第１導電膜ｇ１としては例えばスパッタで形
成されたアルミニウム（Ａｌ）膜が用いられ、その上に
はＡｌの陽極酸化膜ＡＯＦが自己整合的に設けられてい
る。

【００５２】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、陽極酸化膜ＡＯＦと共に半導体
層ＡＳに走査信号線ＧＬからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜ＧＩとしては例えば
プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、
１２００〜２７００Åの厚さに（本例では、２０００Å
程度）形成される。絶縁膜ＧＩは、本例では薄膜トラン
ジスタＴＦＴ部、保持容量素子Ｃａｄｄ部、およびソー
ス電極ＳＤ１、ドレイン電極ＳＤ２部、および走査信号
線ＧＬと交差する近傍の映像信号線ＤＬ部に形成され、
保持容量素子Ｃａｄｄ部が独立した島状になり、また、
ドレイン電極ＳＤ２および映像信号線ＤＬの一部に沿っ
た形状にパターニングされている。一方、走査信号線Ｇ
Ｌ上すべてを絶縁膜ＧＩが被覆しておらず、以下に示す
半導体層ＡＳと同様にパターニング除去されている。絶
縁膜ＧＩが被覆されていない走査信号線ＧＬには、陽極
酸化膜ＡＯＦが被覆している。

【００５３】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ部、保持容量素子
Ｃａｄｄ部、およびソース電極ＳＤ１、ドレイン電極Ｓ
Ｄ２部に形成され、保持容量素子Ｃａｄｄ部が独立した
島状になり、また、ドレイン電極ＳＤ２および映像信号
線ＤＬの一部に沿った形状にパターニングされている。
一方、走査信号線ＧＬ上すべてを半導体層ＡＳが被覆し
ておらず、保持容量素子Ｃａｄｄと隣接する映像信号線
ＤＬおよびソース電極ＳＤ１が上記に示す絶縁膜ＧＩと
同様にパターニング除去されている。半導体層ＡＳは、
非晶質シリコンで、２００〜２２００Åの厚さ（本例で
は、２０００Å程度）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。

【００５４】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部、走査信号線ＧＬとソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２および保持容量素子Ｃａｄｄ
の交差部における絶縁分離をするために陽極酸化膜ＡＯ
Ｆ、絶縁膜ＧＩと共に短絡に伴う線欠陥を低減する。ま
た、ソース電極ＳＤ１下部から透明導電膜ＩＴＯ１（ｄ
１）上に延在して、Ｎ⁺型非晶質シリコンｄ０、このｉ
型半導体層ＡＳ、絶縁膜ＧＩが形成されているが、これ
により、後述するようにソース電極ＳＤ１が断線するこ
となく透明導電膜ＩＴＯ１（ｄ１）に接続される。さら
に、ソース電極ＳＤ１およびドレイン電極ＳＤ２が正常
にパターニングされず、走査信号線ＧＬ上に陽極酸化膜
ＡＯＦのみの部分にこれらの電極が残った場合でも、陽
極酸化膜ＡＯＦ単層でも所定の絶縁耐圧があり、短絡が
防止できる。

【００５５】一方、本実施例では、走査信号線ＧＬと映
像信号線ＤＬとの交差部、および薄膜トランジスタＴＦ
Ｔ部の映像信号線ＤＬ下部の半導体層ＡＳおよび絶縁膜
ＧＩは透明画素電極ＩＴＯ１上に延在し、映像信号線Ｄ
Ｌと透明画素電極ＩＴＯ１を絶縁分離する役目を果た
す。したがって、映像信号線ＤＬと透明画素電極ＩＴＯ
１の距離を狭くして、高開口率で明るい液晶表示装置を
構成しても、映像信号線ＤＬと透明画素電極ＩＴＯ１
（ｄ１）との短絡による点欠陥を防止できる。

【００５６】半導体層ＡＳと絶縁膜ＧＩは同じホトレジ
ストパターンを用いて加工されているので、半導体層Ａ
Ｓと絶縁膜ＧＩを異なるホトレジストパターンにより加
工していた工法に比べてホト工程を削減できる。また、
映像信号線ＤＬと透明画素電極ＩＴＯ１（ｄ１）との短
絡防止を絶縁膜ＧＩのみでおこなった場合よりも短絡確
立は小さい。これは、半導体層ＡＳと絶縁膜ＧＩのホト
エッチング工程を分けて、透明導電膜ＩＴＯ１（ｄ１）
上に映像信号線ＤＬ下部から延在するｉ型半導体層ＡＳ
を設けない場合、半導体層ＡＳエッチングにおける絶縁
膜ＧＩの選択比が十分でないため、この絶縁膜ＧＩの耐
圧が低下するためである。

【００５７】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴのソース電
極ＳＤ１に接続されている。この透明画素電極ＩＴＯ１
は第１導電膜ｄ１によって構成されており、この第１導
電膜ｄ１はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０００
〜２０００Åの厚さに（本例では、１４００Å程度）形
成される。

【００５８】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３から構成されている。

【００５９】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
例では、６００Å程度）で形成される。Ｃｒ膜はＮ⁺型
半導体層ｄ０との密着性を良好にし、第３導電膜ｄ３の
ＡｌがＮ⁺型半導体層ｄ０に拡散することを防止する
（いわゆるバリヤ層の）目的で使用される。第２導電膜
ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔｉ
Ｓｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いても良い。

【００６０】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、走査信号線ＧＬに起因する段差乗り
越えを確実にする（ステップカバレッジを良くする）働
きがある。

【００６１】上記ソース電極ＳＤ１およびドレイン電極
ＳＤ２は第２導電膜ｄ２および第３導電膜ｄ３の積層膜
であるが、比較的小型の液晶表示装置の場合、Ｃｒ膜を
初めとする高融点金属である第２の導電膜のみでも良
い。その場合は膜厚を１８００Å程度に厚くする必要が
ある。

【００６２】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺半導体層ｄ０は第２
導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアライ
ンで除去される。このとき、Ｎ⁺型半導体層ｄ０はその
厚さ分はすべて除去されるようにエッチングされるの
で、ｉ型半導体層ＡＳも若干その表面部分がエッチング
されるが、その程度はエッチング時間で制御すればよ
い。

【００６３】《映像信号線（データライン）ＤＬ》映像
信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と
同層の第２導電膜ｄ２、第３導電膜ｄ３で構成される
か、あるいは、第２導電膜ｄ２のみで構成されている。

【００６４】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも対湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、１μｍ
程度の膜厚で形成する。上記保護膜は一般にプラズマＣ
ＶＤを初めとする真空装置で形成するが、これはエポキ
シ樹脂を初めとする有機系材料の塗布で形成した場合ス
ループットが向上する。

【００６５】《開口率の向上と画素の点欠陥の低減》本
実施例でも、図７に示すように、透明画素電極ＩＴＯ１
とソース電極ＳＤ１との接続部近傍のゲート電極ＧＬの
平面パターンに凹部を設け、その部分でゲート絶縁膜Ｇ
Ｉ、ｉ型半導体層ＡＳ、ソース電極ＳＤ１が突出した構
造となっている。このような構成により、凹部を設けな
い場合と比べ、ゲート絶縁膜ＧＩ、ｉ型半導体層ＡＳの
ゲート電極幅からの相対的な突出長さを縮小できる。こ
のため、透明画素電極ＩＴＯ１の面積を大きくでき、開
口率が向上する。

【００６６】また、ｉ型半導体層ＡＳとの接続部と透明
画素電極ＩＴＯ１との間の、ソース電極ＳＤ１の一部を
基板ＳＵＢ１上に直接形成し、ゲート絶縁膜ＧＩは透明
画素電極ＩＴＯ１上に形成されることがないので、ゲー
ト絶縁膜ＧＩのエッチング工程を経た後、ゲート絶縁膜
ＧＩは透明画素電極ＩＴＯ１との界面での相互反応に起
因して生じる逆テーパ形状が発生しないので、ソース電
極ＳＤ１は断線せずに透明画素電極ＩＴＯ１に接続され
る。このため、ソース電極ＳＤ１の断線による点欠陥を
低減できる。

【００６７】《遮光膜ＢＭ》第２の透明ガラス基板ＳＵ
Ｂ２側には、外部光またはバックライト光がｉ型半導体
層ＡＳに入射しないように遮光膜ＢＭが設けられてい
る。図７に示す遮光膜ＢＭの閉じた多角形の輪郭線は、
その内側が遮光膜ＢＭが形成されない開口を示してい
る。遮光膜ＢＭは光に対する遮光性が高い例えばアルニ
ウム膜やクロム膜等で形成されており、本実施例ではク
ロム膜がスパッタリングで１３００Å程度の厚さに形成
される。

【００６８】したがって、薄膜トランジスタＴＦＴのi
型半導体層ＡＳのなかで少なくともソース電極ＳＤ１と
ドレイン電極ＳＤ２間のいわゆるチャネル領域には上下
にある遮光膜ＢＭおよび大き目の走査信号線ＧＬによっ
てサンドイッチされ、外部の自然光やバックライト光が
当たらなくなる。遮光膜ＢＭは各画素の周囲に格子状に
形成され（いわゆるブラックマトリクス）、この格子で
一画素の有効表示領域が仕切られている。したがって、
各画素の輪郭が遮光膜ＢＭによってはっきりとし、コン
トラストが向上する。つまり、遮光膜ＢＭはｉ型半導体
層ＡＳに対する遮光とブラックマトリクスとの２つの機
能をもつ。

【００６９】遮光膜ＢＭは液晶表示パネルの周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図７に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは、シール部Ｓ
Ｌの外側に延長され、パソコン等の実装機に起因する反
射光等の漏れ光がマトリクス部に入り込むのを防いでい
る。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約
０．３〜１ｍｍほど内側に留められ、基板ＳＵＢ２の切
断領域を避けて形成されている。

【００７０】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬ（図８参照）は画素に対する位置に赤、緑、青の
繰返しでストライプ状に形成される。カラーフィルタＦ
ＩＬは透明画素電極ＩＴＯ１の全てを覆うように大きめ
に形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび
透明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画
素電極ＩＴＯ１の周縁部より内側に形成されている。

【００７１】カラーフィルタＦＩＬは次のように形成す
ることができるまず第２の透明ガラス基板ＳＵＢ２の表
面にアクリル系樹脂等の染色基材を除去する。この後、
染色基材を赤色染料で染め、固着処理を施し、赤色フィ
ルタＲを形成する。つぎに、同様な工程を施すことによ
って、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００７２】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

【００７３】《共通透明画素電極ＩＴＯ２》共通透明電
極ＩＴＯ２（図８参照）は、第１の透明ガラス基板ＳＵ
Ｂ１側に画素ごとに設けられた透明画素電極ＩＴＯ１に
対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯ１
と共通透明画素電極ＩＴＯ２との電位差（電界）に応答
して変化する。この共通透明画素電極ＩＴＯ２にはコモ
ン電圧Ｖcomが印加されるように構成されている。本実
施例では、コモン電圧Ｖcomは映像信号線ＤＬに印加さ
れる最少レベルの駆動電圧Ｖdminと最大レベルの駆動電
圧Ｖdmaxとの中間直流電位に設定されるが、映像信号駆
動回路で使用される集積回路の電源電圧を約半分に低減
したい場合は、交流電圧を印加すれば良い。

【００７４】《保持容量素子Ｃａｄｄの構造》透明画素
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
端部と反対側の端部において、隣の走査信号線ＧＬと重
なるように形成されている。この重ね合わせにより、隣
の走査信号線ＧＬの一部に設けた凸部を一方の電極（下
部電極）ＰＬ１とし、透明画素電極ＩＴＯ１の一部に設
けた凸部を一方の電極（上部電極）ＰＬ２とする保持容
量素子Ｃａｄｄを形成している。この保持容量素子Ｃａ
ｄｄの誘電体膜は、保持容量素子の一方の電極である走
査信号線ＧＬの酸化膜、すなわち、薄膜トランジスタＴ
ＦＴのゲート絶縁膜として使用される陽極酸化膜ＡＯＦ
単層で構成されている。

【００７５】また、本実施例においては、他方の電極Ｐ
Ｌ２が、走査信号線ＧＬの凸部の一方の電極ＰＬ１を乗
り越える部分に補助電極ＳＥ（ｄ２、ｄ３）を設け、透
明画素電極ＩＴＯ１の走査信号線ＧＬとオーバラップす
る部分（ＰＬ２）とオーバラップしない部分とを電気的
に接続しているので、透明画素電極ＩＴＯ１が走査信号
線ＧＬを乗り越える部分で断線しても、他方の電極ＰＬ
２が電気的に透明画素電極ＩＴＯ１と断線することがな
い。

【００７６】したがって、本実施例では、保持容量素子
Ｃａｄｄの液晶ＬＣ側に形成される他方の電極ＰＬ２に
透明電極（ＩＴＯ）を用いる液晶表示装置において、段
差の部分に形成される透明電極のステップカバレッジ不
良に起因する、保持容量電極ＰＬ２の断線が確実に防止
できるので、保持容量素子の断線に起因する点欠陥が防
止できる。

【００７７】このように補助電極ＳＥの両端部は、他方
の電極ＰＬ２と画素電極ＩＴＯ１とに接続され、補助電
極ＳＥの中間部と、他方の電極ＰＬ２および画素電極Ｉ
ＴＯ１との間に設けられた介在膜は、絶縁膜ＧＩ、ｉ型
半導体層ＡＳおよびＮ⁺型半導体層ｄ０で構成されてい
る。なお、この介在膜がない場合は、補助電極ＳＥ（ｄ
２、ｄ３）は透明画素電極ＩＴＯ１の乗り上げない部分
と乗り上げる部分とに沿って形成されるので、乗り上げ
部での透明画素電極ＩＴＯ１の断線が生じた場合、いっ
しょに断線してしまう。

【００７８】また、ゲート電極（走査信号線ＧＬ）とド
レイン電極ＳＤ２の交差部分、走査信号線ＧＬと映像信
号線ＤＬの交差部、および走査信号線ＧＬとソース電極
ＳＤ１の交差部に陽極酸化膜ＡＯＦ、絶縁膜ＧＩ、ｉ型
半導体層ＡＳおよびＮ⁺型半導体層ｄ０が積層されてい
る。これにより、プラズマＣＶＤ法で連続的に形成され
た絶縁膜ＧＩ、ｉ型半導体層ＡＳおよびＮ⁺型半導体層
ｄ０がエッチング除去されることなく形成されているの
で短絡欠陥（点欠陥モード）が低減される。

【００７９】例えば、保持容量素子の誘電体膜をｉ型半
導体層ＡＳ、Ｎ⁺型非晶質シリコン層ｄ０、陽極酸化膜
ＡＯＦおよび絶縁膜ＧＩで構成する場合、このような保
持容量素子では、誘電体膜がこれらの多層膜で形成され
ているため、一方の電極ＰＬ１と他方の電極ＰＬ２との
絶縁耐圧が良好であり、また、多層膜を一度にエッチン
グできるため、工程が簡略化されるというメリットはあ
る。しかし、誘電体膜の中にｉ型半導体層ＡＳおよびＮ
⁺型非晶質シリコンｄ０等の半導体層があるため、保持
容量素子がＭＩＳ（金属、絶縁膜、半導体）容量とな
り、正電圧を印加した場合と負電圧を印加した場合とで
容量値が異なる非対称特性を有するデメリットがあるこ
とがわかった。

【００８０】アクティブ・マトリクス方式の液晶表示装
置では、保持容量素子は対応する透明画素電極ＩＴＯ１
に書き込まれた表示データ（電荷）を、次に書き込まれ
るまでの期間、保持する機能を果している。

【００８１】また、液晶表示装置では、液晶ＬＣに直流
電界がかかることにより液晶ＬＣの寿命が低下すること
を防止するために、液晶表示電極すなわち透明画素電極
ＩＴＯ１に正電圧と負電圧を交互に印加する、液晶の交
流駆動を行っている。

【００８２】したがって、保持容量素子Ｃａｄｄにも液
晶の交流駆動に伴い正電圧、負電圧の交流電圧が印加さ
れるので、保持容量素子Ｃａｄｄに保持される表示デー
タ（電荷）は正電圧印加期間と負電圧印加期間とで異な
る現象が生じる。上記保持される表示データが正、負電
圧で異なる現象は、液晶表示装置では、液晶ＬＣに直流
電界がかかる現象となり、液晶ＬＣの寿命が向上できな
い課題として現れる。

【００８３】しかし、絶縁膜ＧＩとｉ型半導体膜ＡＳを
同時加工して工程の簡略化を図る技術において、保持容
量素子Ｃａｄｄの誘電体膜に絶縁膜ＧＩを用いるために
は必然的にｉ型半導体層ＡＳも誘電体膜に入らなければ
ならない状況にあった。

【００８４】本例では、上記課題を解決することができ
る。すなわち、上記課題は、保持容量素子の誘電体膜
に、保持容量素子の一方の電極ＰＬ１の自己酸化膜すな
わち陽極酸化膜ＡＯＦを用いることにより解決された。

【００８５】図７に示す保持容量素子において、一方の
電極の表面に陽極酸化膜ＡＯＦを形成することにより、
透明画素電極ＩＴＯ１を一方の電極ＰＬ１にオーバラッ
プさせて保持容量素子の他方の電極ＰＬ２が形成される
ので、透明画素電極ＩＴＯ１を形成した後に形成される
ｉ型半導体層ＡＳが保持容量素子Ｃａｄｄの誘電体膜に
なることはない。したがって、このような保持容量素子
Ｃａｄｄを用いれば、簡略化プロセスを用いた液晶表示
装置の寿命を大幅に改善することができる。

【００８６】保持容量素子は、図７に示すように、他方
の電極ＰＬ２が透明画素電極ＩＴＯ１から伸び走査信号
線ＧＬに重ね合せる形で形成されている。このように透
明画素電極ＩＴＯ１と走査信号線ＧＬとの重ね合さる部
分に保持容量素子Ｃａｄｄを形成することにより、保持
容量素子のためのスペースが不要となり、液晶画素の開
口率が向上し、表示画面を明るくすることができる。

【００８７】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。

【００８８】ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×Δ
Ｖg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される容量、ΔＶ
lcはΔＶgによる画素電極電位の変化分を表わす。この
変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となる
が、保持容量Ｃaddを大きくすればする程、その値を小
さくすることができる。また、前述のように、保持容量
素子Ｃaddは放電時間を長くする作用もあり、薄膜トラ
ンジスタＴＦＴがオフした後の映像情報を長く蓄積す
る。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣ
の寿命を向上し、液晶表示画面の切り替え時に前の画像
が残るいわゆる焼き付きを低減することができる。

【００８９】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００９０】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００９１】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。例えば、初段の走査信号
線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び外部配
線を通じて共通電極ＣＯＭに短絡される。あるいは、初
段の保持容量電極線Ｙ₀は最終段の走査信号線Ｙendに接
続、Ｖcom以外の直流電位点（交流接地点）に接続する
かまたは垂直走査回路Ｖから１つ余分に走査パルスＹ₀
を受けるように接続してもよい。

【００９２】《画素の開口率の増大化》透明ガラス基板
ＳＵＢ１上に順次、ゲート電極ＧＬ、ゲート絶縁膜Ｇ
Ｉ、チャネル形成用ｉ型半導体層ＡＳ、ソース・ドレイ
ン電極ＳＤ１、ＳＤ２が形成された逆スタガ構造を採る
薄膜トランジスタＴＦＴを有するアクティブ・マトリク
ス方式の液晶表示パネルＰＮＬにおいて、図７、図８に
示すように、映像信号線ＤＬと透明ガラス基板ＳＵＢ１
との間には、従来存在した映像信号線ＤＬより幅広の、
薄膜トランジスタＴＦＴの非晶質シリコンからなるチャ
ネル形成用のｉ型半導体層ＡＳと同時に同一材料で形成
される半導体層ＡＳと、薄膜トランジスタＴＦＴのゲー
ト絶縁膜ＧＩと同時に同一材料で形成される絶縁膜ＧＩ
が映像信号線ＤＬに沿って存在しない。したがって、映
像信号線ＤＬと透明画素電極ＩＴＯ１との間隔を狭くす
ることができるため、透明画素電極ＩＴＯ１の幅（図面
の左右方向の幅）を広げることができる。すなわち、第
２の透明ガラス基板ＳＵＢ２側に設けた遮光膜（ブラッ
クマトリクス）ＢＭの開口部の幅を広げることができ
る。したがって、寄生容量を増加させることなく、画素
の開口率を増大することができる。その結果、明るい表
示が得られるとともに、バックライトの消費電力を低減
することができる。

【００９３】図９は、前記実施例１〜３に示したアクテ
ィブ・マトリクス基板を用いて作製した液晶表示素子を
組み込んだ液晶表示モジュールＭＤＬの各構成部品を示
す分解斜視図である。

【００９４】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、
ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基
板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、Ｔ
ＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬ
は液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮
光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シ
ート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは
一体成型により形成された下側ケース（モールドケー
ス）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは
蛍光管ＬＰを支持するゴムブッシュであり、図に示すよ
うな上下の配置関係で各部材が積み重ねられて液晶表示
モジュールＭＤＬが組み立てられる。

【００９５】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡ、シールドケースＳＨＤの２種の収納・保持部材
を有する。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１
〜３、液晶表示パネルＰＮＬを収納、固定した金属製シ
ールドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プ
リズムシートＰＲＳ等から成るバックライトＢＬを収納
した下側ケースＭＣＡとを合体させることにより、液晶
表示モジュールＭＤＬが組み立てられる。

【００９６】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。

【００９７】

【発明の効果】以上説明したように、本発明によれば、
ゲート電極の平面パターンに凹部を設け、その部分でゲ
ート絶縁膜、半導体膜、ソース電極を突出させ、かつ、
ソース電極の一部を基板上に直接形成した構成により、
液晶表示装置の開口率が向上すると共に、ソース電極の
断線による点欠陥を低減できる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１の液晶表示装置のアクティブ
・マトリクス基板の要部平面図である。

【図２】図１のＡ−Ａ′切断線における断面図である。

【図３】（ａ）〜（ｅ）は実施例１のアクティブ・マト
リクス基板の製造工程を示す図１のＡ−Ａ′切断線部分
における工程断面図である。

【図４】本発明の実施例２の液晶表示装置のアクティブ
・マトリクス基板の要部平面図である。

【図５】図４のＢ−Ｂ′切断線における断面図である。

【図６】本発明の実施例３の液晶表示装置のアクティブ
・マトリクス基板の要部平面図である。

【図７】本発明の実施例４のアクティブ・マトリクス方
式のカラー液晶表示装置の液晶表示素子の一画素とその
周辺を示す要部平面図である。

【図８】図７の８−８切断線における一画素の薄膜トラ
ンジスタＴＦＴとその周辺を示す断面図である。

【図９】本発明による液晶表示素子を組み込んだ液晶表
示モジュールの各構成部品を示す分解斜視図である。

【符号の説明】

１１…透明ガラス基板、１２…ゲート電極、１３…陽極
酸化膜、１４…画素電極、１５…ゲート絶縁膜、１６…
半導体膜（非晶質Ｓｉ膜）、１７…ｎ型非晶質Ｓｉ膜、
１８…ドレイン電極、１９…ソース電極、２０…保護絶
縁膜。

フロントページの続き (72)発明者小西信武千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】基板上に形成したゲート電極、前記ゲート
電極上に形成したゲート絶縁膜、前記ゲート絶縁膜上に
形成したチャネル形成用半導体膜、前記半導体膜上に形
成したソース電極およびドレイン電極を含んでなる薄膜
トランジスタと、前記ソース電極に電気的に接続した画
素電極と、前記薄膜トランジスタおよび前記画素電極上
に形成した保護絶縁膜とを設けたアクティブ・マトリク
ス基板と、前記アクティブ・マトリクス基板とその対向
基板とにより挟持した液晶層とを有する液晶表示装置に
おいて、前記ソース電極と前記画素電極との接続部近傍
の前記ゲート電極の平面パターンに凹部を設け、前記凹
部の箇所で、前記ゲート絶縁膜、前記半導体膜の少なく
とも一方と、前記ソース電極とが前記画素電極に向かっ
て突出し、該突出した前記ソース電極が前記画素電極と
接続され、かつ、前記ソース電極の一部と前記基板との
間に、前記ゲート絶縁膜、前記半導体膜のうちの少なく
とも前記ゲート絶縁膜が存在しないことを特徴とする液
晶表示装置。
【請求項２】前記ソース電極の前記一部と、前記基板と
の間に前記ゲート絶縁膜、前記半導体膜の両方が存在せ
ず、前記ソース電極の前記一部を該基板上に直接形成し
たことを特徴とする請求項１記載の液晶表示装置。
【請求項３】前記ゲート絶縁膜と前記半導体膜とがほぼ
同一平面パターンであることを特徴とする請求項１記載
の液晶表示装置。
【請求項４】前記ソース電極との接続部近傍の前記画素
電極の平面パターンに第２の凹部を設けたことを特徴と
する請求項１記載の液晶表示装置。
【請求項５】前記凹部を設けない部分の前記ゲート電極
からの、前記ゲート絶縁膜または前記半導体膜の突出長
さより、前記凹部の深さの方が大きいことを特徴とする
請求項１記載の液晶表示装置。
【請求項６】前記凹部と、前記画素電極との距離が５μ
ｍ〜２０μｍであることを特徴とする請求項１記載の液
晶表示装置。
【請求項７】前記ゲート電極はＡｌを母材とし、Ｔｉま
たはＴａのうち、少なくとも一方を総量で０．４〜９．
３ｗｔ％含む合金から成り、かつ、該ゲート電極の上に
その自己酸化膜を有することを特徴とする請求項１記載
の液晶表示装置。