JPH09224211A - 画像取込装置及び方法 - Google Patents

画像取込装置及び方法

Info

Publication number
JPH09224211A
JPH09224211A JP8054162A JP5416296A JPH09224211A JP H09224211 A JPH09224211 A JP H09224211A JP 8054162 A JP8054162 A JP 8054162A JP 5416296 A JP5416296 A JP 5416296A JP H09224211 A JPH09224211 A JP H09224211A
Authority
JP
Japan
Prior art keywords
field
image
data
frame
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8054162A
Other languages
English (en)
Inventor
Atsushi Mabuchi
淳 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8054162A priority Critical patent/JPH09224211A/ja
Publication of JPH09224211A publication Critical patent/JPH09224211A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】1フレーム分のバッファメモリのみで画像デー
タを効果的に取り込むことができる画像取込装置及び方
法を提供する。 【解決手段】入力される画像データの少なくとも1フィ
ールド分のデータを格納できる2つのフィールドバッフ
ァ1,2と、画像入力インタフェースを介してインタレー
ス方式にて入力される画像データのフィールドバッファ
1,2への格納を制御する画像入力インタフェース制御部3
と、ホストバス6を介して画像取込装置10と接続される
ホストプロセッサ7からの命令に基づいて画像入力イン
タフェース制御部3に対して画像データのフィールド単
位又はフレーム単位の取り込みを指示するためのフレー
ムデータ取込指示信号5を生成する内部制御部4と、を含
み、フィールド単位又はフレーム単位のデータの取り込
みの指示に応じて、入力される画像データの2つのフィ
ールドバッファ1,2への格納方法を切り替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビデオ等における
デジタル画像処理方式に関し、特にインタレース方式に
て伝送されるデジタル画像データを情報処理装置内へ取
り込むための画像取込装置及び方法に関する。
【0002】
【従来の技術】この種の従来の画像取込装置において
は、例えば特開昭57−39681号公報に記載されて
いるように、画像データの1フィールド分のデータを格
納することができる2つのメモリを設け、入力される画
像データをフィールド単位に2つのメモリに交互に格納
していくか、特開昭63−109671号公報に記載さ
れているように、フレームデータの取り込みのために1
フィールド分のデータを格納することができる2つのフ
ィールドメモリを設け、フレームデータの奇数及び偶数
のフィールドデータを2つのフィールドメモリに別々に
格納する方式が一般的に用いられている。
【0003】図5は、前記特開昭63−109671号
公報に記載された従来の画像取込装置の構成を示すブロ
ック図である。
【0004】図5に示すように、前記特開昭63−10
9671号公報に記載された従来の画像取込装置では、
ビデオ信号の連続した2つのフィールドを交互に記憶す
る2つのフィールドメモリ512、514が設けられて
おり、このフィールドメモリ512、514のうちのい
ずれかの出力がマルチプレクサ(MUX)516に入力
される。マルチプレクサ516の出力は、ライン遅延回
路521と補間器522とに入力され、ライン遅延回路
521の出力も補間器522に入力される。ライン遅延
回路521と補間器522とからなる補間回路520の
出力は乗算器518でデイケイ係数Kと掛け合わされ、
乗算器524でデイケイ係数Kの補数(1−K)と掛け
合わされた新しいビデオ信号と合成されて最終的なビデ
オ信号が出力される。
【0005】
【発明が解決しようとする課題】しかしながら、前記特
開昭57−39681号公報に記載されているように画
像取込用のバッファを1フィールド単位に2重に持つよ
うにする従来の方式では、各フレームに対して1フィー
ルド分のデータの取り込みしか実現することができない
ため、取り込まれた画像データの垂直方向の解像度が1
フレームの全てが取り込まれたときの1/2になってし
まうという問題がある。
【0006】また、前記特開昭63−109671号公
報に記載されているように画像取込用のバッファを1フ
レーム単位に2重に持つようにする従来の方式では、例
えば動画像を表示するためには1フィールド分のデータ
で十分であるため、フィールド単位にバッファを持つよ
うにする場合と比較して必要とされるメモリの容量が2
倍になってしまうという問題がある。
【0007】従って、本発明は前記問題点に鑑みてなさ
れたものであり、例えば動画像のデータの取り込みはフ
ィールド単位で行い、静止画像のデータの取り込みはフ
ィールド単位又はフレーム単位で行うというように画像
データの取込方法を適宜切り替えることにより、画像取
込装置内に設けられるバッファのメモリ容量を最小化す
ることができる画像取込装置及び方法を提供することを
目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、インタレース方式にて伝送される画像デ
ータを画像入力インタフェースを介して取り込む画像取
込装置において、入力される画像データの少なくとも1
フィールド分のデータを格納することができる2つのフ
ィールドバッファと、前記画像入力インタフェースを介
して入力される画像データの前記2つのフィールドバッ
ファへの格納を制御する画像入力インタフェース制御手
段と、ホストプロセッサからの命令に基づいて前記画像
入力インタフェース制御手段に対して画像データのフィ
ールド単位の取り込み又はフレーム単位の取り込みを指
示する内部制御手段と、を含むことを特徴とする画像取
込装置を提供する。
【0009】また、本発明の画像取込装置は、好ましく
は、前記画像入力インタフェース制御手段が、前記内部
制御手段から画像データのフィールド単位の取り込みが
指示されたときには、前記画像データの各フレームの奇
数フィールド又は偶数フィールドのいずれか一のフィー
ルドのデータを前記2つのフィールドバッファに交互に
格納するように制御し、前記内部制御手段から画像デー
タのフレーム単位の取り込みが指示されたときには、前
記画像データの各フレームの奇数フィールド及び偶数フ
ィールドのデータを前記2つのフィールドバッファに別
々に格納するように制御することを特徴とする。
【0010】さらに、本発明は、ホストプロセッサと画
像取込装置とが接続されてなる情報処理装置における画
像取込方法において、前記画像取込装置が、インタレー
ス方式にて入力される画像データの少なくとも1フィー
ルド分のデータを格納することができる2つのフィール
ドバッファを含み、前記画像データの各フレームの奇数
フィールド又は偶数フィールドのいずれか一のフィール
ドのデータを前記2つのフィールドバッファに交互に格
納するように制御する一方で、前記ホストプロセッサか
らの命令に基づいて前記画像データの各フレームの奇数
フィールド及び偶数フィールドのデータを前記2つのフ
ィールドバッファに別々に格納するように制御すること
を特徴とする画像取込方法を提供する。
【0011】このように、本発明の画像取込装置及び方
法によれば、画像データをフィールドデータとして取り
込むか(フィールド単位の取り込み)、フレームデータ
として取り込むか(フレーム単位の取り込み)、をホス
トプロセッサからの命令に基づいて切り替えるようにす
る。具体的には、画像取込装置の内部制御手段により、
ホストプロセッサから画像データのフィールド単位の取
り込み又はフレーム単位の取り込みの切り替えを検出し
てフレームデータ取込指示信号を生成し、画像入力イン
タフェース制御手段によりフレームデータ取込指示信号
の極性を検出して画像入力インタフェースを介して入力
される画像データの2つのフィールドバッファへの格納
方法を切り替えるようにする。
【0012】なお、ホストプロセッサからの命令に基づ
いてフィールド単位で画像データを取り込む場合には、
画像取込装置の内部制御手段により画像入力インタフェ
ース制御手段に対してフレームデータ取込指示信号をア
サートせず、画像入力インタフェースを介して入力され
る画像データの各フレームの1フィールド(奇数フィー
ルド又は偶数フィールド)のデータを2つのフィールド
バッファに交互に格納するようにする。なお、この場合
には、2つのフィールドバッファはいわゆるダブルバッ
ファとして機能する。
【0013】一方、ホストプロセッサからの命令に基づ
いてフレーム単位で画像データを取り込む場合、例えば
ホストプロセッサに取り込まれる画像データの垂直方向
の解像度を必要とする場合には、画像取込装置の内部制
御手段により画像入力インタフェース制御部に対してフ
レームデータ取込指示信号をアサートし、画像入力イン
タフェースを介して入力される画像データの1フレーム
分のデータ、すなわち画像データの同一フレームの奇数
フィールドのデータと偶数フィールドのデータとをそれ
ぞれ別のフィールドバッファに格納するようにする。
【0014】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0015】
【実施形態1】図1は、本発明の第1の実施形態に係る
画像取込装置の構成を示すブロック図である。
【0016】図1を参照すると、本発明の第1の実施形
態に係る画像取込装置10は、ホストバス6を介してホ
ストプロセッサ7と接続され、1フィールド分の画像デ
ータを格納することができる2つのフィールドバッファ
1、2と、画像入力インタフェースを介して入力される
画像データのフィールドバッファ1、2への格納を制御
する画像入力インタフェース制御部3と、ホストプロセ
ッサ7からの命令に基づいて画像入力インタフェース制
御部3に対して画像データのフレーム単位の取り込みを
指示するためのフレームデータ取込指示信号5を生成す
る内部制御部4と、から構成される。
【0017】次に、図1ないし図3を参照して、本発明
の第1の実施形態に係る画像取込装置の動作を説明す
る。図2は、本発明の第1の実施形態に係る画像取込装
置により画像データをフィールド単位に取り込むタイミ
ングの概要を説明するための図である。図3は、本発明
の第1の実施形態に係る画像取込装置により画像データ
をフレーム単位に取り込むタイミングの概要を説明する
ための図である。
【0018】図1及び図2を参照すると、本発明の第1
の実施形態に係る画像取込装置10の画像入力インタフ
ェース制御部3は、内部制御部4からフレームデータ取
込指示信号5がアサートされていないときには、画像入
力インタフェースを介して入力される画像データの毎フ
レームの片フィールドをフィールドバッファ1、2に交
互に格納するように制御する。
【0019】図2に示すように、例えば動画像のデータ
の毎フレームの奇数フィールドを取り込む場合であれ
ば、フレームデータ取込指示信号5がアサートされてい
ないときには(下段の“フレームデータ取込指示信号
5”欄参照)、画像入力インタフェースを介して入力さ
れた画像データの奇数フィールドと偶数フィールドとの
うち(上段の“画像入力インタフェース”欄参照)、毎
フレームの奇数フィールドのみがフィールドバッファ
1、2へ交互に格納される(中段の“画像データ格納タ
イミング”欄参照)。
【0020】図1及び図3を参照すると、本発明の第1
の実施形態に係る画像取込装置10の内部制御部4は、
ホストプロセッサ7から画像データのフレーム単位の取
り込みの命令を受けると、画像入力インタフェース制御
部3に対してフレームデータ取込指示信号5をアサート
する。画像入力インタフェース制御部3は、フレームデ
ータ取込指示信号5がアサートされると、それまで行わ
れていた画像データの毎フレームの片フィールドのみを
フィールドバッファ1、2に交互に格納する制御から、
1フレームの両フィールドをフィールドバッファ1、2
に別々に格納する制御へと画像データの取込方法を切り
替える。
【0021】図3に示すように、フレームデータとして
例えば静止画像のデータを取り込む場合であれば、フレ
ームデータ取込指示信号5のアサートにより(下段の
“フレームデータ取込指示信号5”欄参照)、それまで
行われていた毎フレームの奇数フィールドのみをフィー
ルドバッファ1、2に交互に格納する制御から、1フレ
ームの両フィールドの画像データをフィールドバッファ
1、2へ(具体的には奇数フィールドをフィールドバッ
ファ1へ、偶数フィールドをフィールドバッファ2へ)
格納する制御へと切り替えられる(中段の“画像データ
格納タイミング”欄参照)。
【0022】一方、フレームデータ取込指示信号5がネ
ゲートされると(下段の“フレームデータ取込指示信号
5”欄参照)、フレームデータ取込指示信号5がアサー
トされる以前の画像データの取込方法、すなわち1フレ
ームのうちの奇数フィールドのみをフィールドバッファ
1、2に交互に格納する制御へ切り替えられる。
【0023】
【実施形態2】次に、本発明の第2の実施形態に係る画
像取込装置について説明する。
【0024】本発明の第2の実施形態に係る画像取込装
置は、図1を参照して説明した前記第1の実施形態に係
る画像取込装置と同一の構成を備えるが、フレームデー
タ取込指示信号5がアサートされた際の画像入力インタ
フェース制御部3の画像データの取込方法が前記第1の
実施形態に係る画像取込装置とは異なっている。
【0025】図4は、本発明の第2の実施形態に係る画
像取込装置により画像データをフレーム単位に取り込む
タイミングの概要を説明するための図である。
【0026】図1及び図4を参照すると、前記第1の実
施形態に係る画像取込装置が、フレームデータ取込指示
信号5がアサートされている間、画像入力インタフェー
スを介して入力される画像データをフレーム単位で順次
フィールドバッファ1、2に格納していくのに対して、
本発明の第2の実施形態に係る画像取込装置10の画像
入力インタフェース制御部3は、フレームデータ取込指
示信号5がアサートされた後の最初の1フレームの画像
データのみをフィールドバッファ1、2へ格納するよう
に制御する。
【0027】このように、本発明の第2の実施形態に係
る画像取込装置によれば、フレームデータ取込指示信号
5がアサートされた後の最初のフレームデータのみをフ
ィールドバッファ1、2へ格納することにより、後続す
るフレームデータによるフィールドバッファ1、2の更
新を回避して静止画像のデータ等の1フレームを確実に
ホストプロセッサ7に取り込むことができるようにな
る。
【0028】以上、本発明の実施の形態をいくつか説明
してきたが、本発明はこれらの実施の形態に限定される
ことなく、本発明の原理に準ずる各種の実施の形態を含
む。
【0029】
【発明の効果】以上説明したように、本発明の画像取込
装置及び方法によれば、2つのフィールドバッファへの
画像データの格納タイミングを動的に切り替えること、
すなわちホストプロセッサからの命令に基づいて2つの
フィールドバッファを2重化されたフィールドバッファ
として機能させたり、2つのフィールドバッファを1つ
のフレームバッファとして機能させることにより、バッ
ファメモリを有効に利用して画像データの取り込みを行
うことができ、特にバッファのメモリ容量を増やすこと
なく必要に応じて画像データをフレーム単位で取り込む
ことができるようになる。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施形態に係る画像取
込装置の構成を示すブロック図である。
【図2】本発明の第1の実施形態に係る画像取込装置に
より画像データをフィールド単位に取り込むタイミング
の概要を説明するための図である。
【図3】本発明の第1の実施形態に係る画像取込装置に
より画像データをフレーム単位に取り込むタイミングの
概要を説明するための図である。
【図4】本発明の第2の実施形態に係る画像取込装置に
より画像データをフレーム単位に取り込むタイミングの
概要を説明するための図である。
【図5】従来の画像取込装置の構成を示すブロック図で
ある(特開昭63−109671号公報参照)。
【符号の説明】
1、2 フィールドバッファ 3 画像入力インタフェース制御部 4 内部制御部 5 フレームデータ取込指示信号 6 ホストバス 7 ホストプロセッサ 10 画像取込装置 512、514 フィールドメモリ 516 マルチプレクサ(MUX) 518、524 乗算回路 520 補間回路 521 ライン遅延回路 522 補間器 526 加算回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】インタレース方式にて伝送される画像デー
    タを画像入力インタフェースを介して取り込む画像取込
    装置において、 入力される画像データの少なくとも1フィールド分のデ
    ータを格納することができる2つのフィールドバッファ
    と、 前記画像入力インタフェースを介して入力される画像デ
    ータの前記2つのフィールドバッファへの格納を制御す
    る画像入力インタフェース制御手段と、 ホストプロセッサからの命令に基づいて前記画像入力イ
    ンタフェース制御手段に対して画像データのフィールド
    単位の取り込み又はフレーム単位の取り込みを指示する
    内部制御手段と、 を含むことを特徴とする画像取込装置。
  2. 【請求項2】前記画像入力インタフェース制御手段が、
    前記内部制御手段から画像データのフィールド単位の取
    り込みが指示されたときには、前記画像データの各フレ
    ームの奇数フィールド又は偶数フィールドのいずれか一
    のフィールドのデータを前記2つのフィールドバッファ
    に交互に格納するように制御し、前記内部制御手段から
    画像データのフレーム単位の取り込みが指示されたとき
    には、前記画像データの各フレームの奇数フィールド及
    び偶数フィールドのデータを前記2つのフィールドバッ
    ファに別々に格納するように制御することを特徴とする
    請求項1記載の画像取込装置。
  3. 【請求項3】ホストプロセッサと画像取込装置とが接続
    されてなる情報処理装置における画像取込方法におい
    て、 前記画像取込装置が、インタレース方式にて入力される
    画像データの少なくとも1フィールド分のデータを格納
    することができる2つのフィールドバッファを含み、 前記画像データの各フレームの奇数フィールド又は偶数
    フィールドのいずれか一のフィールドのデータを前記2
    つのフィールドバッファに交互に格納するように制御す
    る一方で、前記ホストプロセッサからの命令に基づいて
    前記画像データの各フレームの奇数フィールド及び偶数
    フィールドのデータを前記2つのフィールドバッファに
    別々に格納するように制御することを特徴とする画像取
    込方法。
JP8054162A 1996-02-16 1996-02-16 画像取込装置及び方法 Pending JPH09224211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8054162A JPH09224211A (ja) 1996-02-16 1996-02-16 画像取込装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8054162A JPH09224211A (ja) 1996-02-16 1996-02-16 画像取込装置及び方法

Publications (1)

Publication Number Publication Date
JPH09224211A true JPH09224211A (ja) 1997-08-26

Family

ID=12962861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054162A Pending JPH09224211A (ja) 1996-02-16 1996-02-16 画像取込装置及び方法

Country Status (1)

Country Link
JP (1) JPH09224211A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660610B1 (ko) * 1998-07-30 2006-12-22 제너시스 마이크로칩 인코포레이티드 디지털영상데이터의 저장 및 복구를 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660610B1 (ko) * 1998-07-30 2006-12-22 제너시스 마이크로칩 인코포레이티드 디지털영상데이터의 저장 및 복구를 위한 방법 및 장치

Similar Documents

Publication Publication Date Title
JPH09179538A (ja) グラフィックオーバレイ装置
KR940025337A (ko) 영상신호처리장치 및 처리방법
JP3513165B2 (ja) 画像処理装置
US6275535B1 (en) Method and device for decoding an image compressed in particular according to the MPEG standards, especially a bidirectional image
JP2000175081A (ja) ノイズ低減回路
JPH09224211A (ja) 画像取込装置及び方法
US20060221231A1 (en) System and method for video processing
JP3473634B2 (ja) 画像処理装置
JP3586131B2 (ja) 高速画像処理装置
JP2005252570A (ja) 映像信号処理装置
JP3018384B2 (ja) ビデオ信号処理回路
JP3295036B2 (ja) 多画面表示装置
KR950012663B1 (ko) 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JPH04349496A (ja) 画像処理装置及びその方式
JPH11308535A (ja) 撮像装置
JPH0937298A (ja) 順次走査変換装置
JP3237556B2 (ja) 映像処理装置
JP2003037752A (ja) 映像信号処理装置
KR0141719B1 (ko) 비디오버스를 이용한 영상데이타 전송장치
JP3352558B2 (ja) 信号処理装置
JP2006005596A (ja) 半導体集積回路装置及び撮像装置
JPH09251545A (ja) 画像処理装置
JPS61192185A (ja) 2画面テレビ受信機
KR20000020527A (ko) 프레임 고체촬상소자(ccd)를 이용한 디지탈 광학기기의 영상표시장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990323