JPH09224068A - データ伝送システムにおけるアラーム情報伝送方式 - Google Patents
データ伝送システムにおけるアラーム情報伝送方式Info
- Publication number
- JPH09224068A JPH09224068A JP8029321A JP2932196A JPH09224068A JP H09224068 A JPH09224068 A JP H09224068A JP 8029321 A JP8029321 A JP 8029321A JP 2932196 A JP2932196 A JP 2932196A JP H09224068 A JPH09224068 A JP H09224068A
- Authority
- JP
- Japan
- Prior art keywords
- alarm information
- data
- data transmission
- transmission
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】簡易、かつ低コストにアラーム情報を伝送する
ことができるデータ伝送システムにおけるアラーム情報
伝送方式を提供する。 【解決手段】送信側データ伝送装置では、伝送データ
（ＤＴＥ ＳＤ）を送信側速度変換部（６１）で高速速
度変換を行うとともにその空スペースにアラーム情報を
挿入して送信合成信号（ＬＳＩ ＳＤ）を形成し、この
送信合成信号（ＬＳＩ ＳＤ）を変調部（６２）で変調
して送信回線に送信する。また、受信側データ伝送装置
では、受信回線からの受信信号を復調部（６３）で復調
することにより受信合成信号（ＬＳＩ ＲＤ）を得て、
この受信合成信号（ＬＳＩ ＲＤ）を受信データ（ＤＴ
Ｅ ＲＤ）と受信アラーム情報（ＡＬＭ Ｒ）とに分離
することにより受信動作を行う。
ことができるデータ伝送システムにおけるアラーム情報
伝送方式を提供する。 【解決手段】送信側データ伝送装置では、伝送データ
（ＤＴＥ ＳＤ）を送信側速度変換部（６１）で高速速
度変換を行うとともにその空スペースにアラーム情報を
挿入して送信合成信号（ＬＳＩ ＳＤ）を形成し、この
送信合成信号（ＬＳＩ ＳＤ）を変調部（６２）で変調
して送信回線に送信する。また、受信側データ伝送装置
では、受信回線からの受信信号を復調部（６３）で復調
することにより受信合成信号（ＬＳＩ ＲＤ）を得て、
この受信合成信号（ＬＳＩ ＲＤ）を受信データ（ＤＴ
Ｅ ＲＤ）と受信アラーム情報（ＡＬＭ Ｒ）とに分離
することにより受信動作を行う。
Description
【０００１】
【発明の属する技術分野】この発明はデータ伝送装置を
用いてセンタ装置と少なくとも１つの端末装置との間で
通信回線を介してデータ伝送を行うデータ伝送システム
におけるアラーム情報伝送方式に関し、特にセンタ装置
側のデータ伝送装置と端末装置側のデータ伝送装置との
間のアラーム情報の伝送を高速速度変換を行ったデータ
の空スペースを利用して行うようにしたデータ伝送シス
テムにおけるアラーム情報伝送方式に関する。
用いてセンタ装置と少なくとも１つの端末装置との間で
通信回線を介してデータ伝送を行うデータ伝送システム
におけるアラーム情報伝送方式に関し、特にセンタ装置
側のデータ伝送装置と端末装置側のデータ伝送装置との
間のアラーム情報の伝送を高速速度変換を行ったデータ
の空スペースを利用して行うようにしたデータ伝送シス
テムにおけるアラーム情報伝送方式に関する。
【０００２】
【従来の技術】データ通信のネットワーク化が進み、例
えば、図６に示すように複数の端末装置３０、４０を通
信回線２１、２２を介してセンタ装置１０に接続するこ
とにより、複数の端末装置３０、４０とセンタ装置１０
との間でデータ伝送を行うことができるようにしたデー
タ伝送システムが構築されている。
えば、図６に示すように複数の端末装置３０、４０を通
信回線２１、２２を介してセンタ装置１０に接続するこ
とにより、複数の端末装置３０、４０とセンタ装置１０
との間でデータ伝送を行うことができるようにしたデー
タ伝送システムが構築されている。
【０００３】ここで、センタ装置１０は、このデータ伝
送システムにおけるデータ伝送の中心となるもので、ホ
ストＣＰＵ（中央演算処理装置）１１と複数のＤＣＥ
（データ伝送装置）１２、１３とから構成されている。
送システムにおけるデータ伝送の中心となるもので、ホ
ストＣＰＵ（中央演算処理装置）１１と複数のＤＣＥ
（データ伝送装置）１２、１３とから構成されている。
【０００４】また、端末装置３０、４０は、それぞれＤ
ＣＥ（データ伝送装置）３１、４１、ＤＴＥ（データ端
末）３２、４２、プリンタ３３、４３を具備しており、
端末装置３０側のＤＣＥ３１とセンタ装置１０側のＤＣ
Ｅ１２との間は通信回線２１を介して接続され、端末装
置４０側のＤＣＥ４１とセンタ装置１０側のＤＣＥ１３
との間は通信回線２２を介して接続されている。
ＣＥ（データ伝送装置）３１、４１、ＤＴＥ（データ端
末）３２、４２、プリンタ３３、４３を具備しており、
端末装置３０側のＤＣＥ３１とセンタ装置１０側のＤＣ
Ｅ１２との間は通信回線２１を介して接続され、端末装
置４０側のＤＣＥ４１とセンタ装置１０側のＤＣＥ１３
との間は通信回線２２を介して接続されている。
【０００５】このようなデータ伝送システムにおいて
は、外来要因、経年変化等に起因する各種トラブルは避
けられないものであり、このようなトラブルの発生はこ
の種のそこで、これらのトラブルの発生を未然に防ぐた
め、各ＤＣＥにおいて各装置、通信回線等を常時監視
し、この種のトラブルの発生をセンタ装置側に把握する
ようにした監視システムが採用されている。
は、外来要因、経年変化等に起因する各種トラブルは避
けられないものであり、このようなトラブルの発生はこ
の種のそこで、これらのトラブルの発生を未然に防ぐた
め、各ＤＣＥにおいて各装置、通信回線等を常時監視
し、この種のトラブルの発生をセンタ装置側に把握する
ようにした監視システムが採用されている。
【０００６】図７は、この種の監視システムの従来例を
示すもので、この図７に示す監視システムにおいては、
例えば、ＤＣＥ３１、ＤＴＥ３２、プリンタ３３からな
る端末装置３０で発生したアラーム情報を処理装置３５
に取り込み、この処理装置３５に取り込んだアラーム情
報をＤＣＥ３４、通信回線２３、ＤＣＥ１４を介してセ
ンタ装置１０に設置された監視装置１５で監視するよう
にしている。
示すもので、この図７に示す監視システムにおいては、
例えば、ＤＣＥ３１、ＤＴＥ３２、プリンタ３３からな
る端末装置３０で発生したアラーム情報を処理装置３５
に取り込み、この処理装置３５に取り込んだアラーム情
報をＤＣＥ３４、通信回線２３、ＤＣＥ１４を介してセ
ンタ装置１０に設置された監視装置１５で監視するよう
にしている。
【０００７】しかし、この図７に示す構成によると、端
末装置３０とセンタ装置１０との間に、通常データを伝
送するＤＣＥ１２、通信回線２１、ＤＣＥ３１からなる
データ伝送経路の他に、アラーム情報の収集のためのも
う一つの伝送経路、すなわち、ＤＣＥ３４、通信回線２
３、ＤＣＥ１４からなるデータ伝送経路が必要になり、
システム全体が高価になるという問題がある。
末装置３０とセンタ装置１０との間に、通常データを伝
送するＤＣＥ１２、通信回線２１、ＤＣＥ３１からなる
データ伝送経路の他に、アラーム情報の収集のためのも
う一つの伝送経路、すなわち、ＤＣＥ３４、通信回線２
３、ＤＣＥ１４からなるデータ伝送経路が必要になり、
システム全体が高価になるという問題がある。
【０００８】そこで、この問題を回避するために、端末
装置とセンタ装置との間でアラーム情報を通常データと
合成して伝送するという方式も提案されている。
装置とセンタ装置との間でアラーム情報を通常データと
合成して伝送するという方式も提案されている。
【０００９】図８は、アラーム情報を通常データと合成
して伝送するように構成した場合のＤＣＥのデータ伝送
部の構成例を示したものである。
して伝送するように構成した場合のＤＣＥのデータ伝送
部の構成例を示したものである。
【００１０】図８に示すデータ伝送部５０は、例えば端
末装置側のＤＣＥのデータ伝送部を示すもので、このデ
ータ伝送部５０は、通常データ用のＤＴＥインタフェー
ス部５１、通常データの変調を行うメインチャネル変調
部５２、アラーム情報が入力される処理装置インタフェ
ース部５３、アラーム情報の変調を行うサブチャネル変
調部５４、ミキサ５５を具備して構成される。
末装置側のＤＣＥのデータ伝送部を示すもので、このデ
ータ伝送部５０は、通常データ用のＤＴＥインタフェー
ス部５１、通常データの変調を行うメインチャネル変調
部５２、アラーム情報が入力される処理装置インタフェ
ース部５３、アラーム情報の変調を行うサブチャネル変
調部５４、ミキサ５５を具備して構成される。
【００１１】ここで、通常データ用のＤＴＥインタフェ
ース部５１に入力された通常データは、メインチャネル
変調部５２で変調され、また、処理装置インタフェース
部５３に入力されたアラーム情報はサブチャネル変調部
５４で変調され、その後２つの変調信号はミキサ５５で
合成されて通信回線２０に送出される。
ース部５１に入力された通常データは、メインチャネル
変調部５２で変調され、また、処理装置インタフェース
部５３に入力されたアラーム情報はサブチャネル変調部
５４で変調され、その後２つの変調信号はミキサ５５で
合成されて通信回線２０に送出される。
【００１２】しかしながら、このような構成によると、
通常データとアラーム情報は別々に入力、変調され合成
されることになるため、ＤＣＥの構成が複雑になり、コ
スト高になるという不具合があった。
通常データとアラーム情報は別々に入力、変調され合成
されることになるため、ＤＣＥの構成が複雑になり、コ
スト高になるという不具合があった。
【００１３】
【発明が解決しようとする課題】上述のごとく、従来の
データ伝送システムにおいては、アラーム情報の収集の
ため、データ伝送を行うためのデータ伝送経路の他に、
アラーム情報の収集のためのもう一つの伝送経路が必要
になり、このためシステム全体が高価になるという問題
があり、また、端末装置とセンタ装置との間でアラーム
情報を通常データと合成して伝送するという方式を採用
した場合でも、ＤＣＥの構成が複雑になり、コスト高に
なるという不具合があった。
データ伝送システムにおいては、アラーム情報の収集の
ため、データ伝送を行うためのデータ伝送経路の他に、
アラーム情報の収集のためのもう一つの伝送経路が必要
になり、このためシステム全体が高価になるという問題
があり、また、端末装置とセンタ装置との間でアラーム
情報を通常データと合成して伝送するという方式を採用
した場合でも、ＤＣＥの構成が複雑になり、コスト高に
なるという不具合があった。
【００１４】そこで、この発明は、簡易、かつ低コスト
にアラーム情報を伝送することができるデータ伝送シス
テムにおけるアラーム情報伝送方式を提供することを目
的とする。
にアラーム情報を伝送することができるデータ伝送シス
テムにおけるアラーム情報伝送方式を提供することを目
的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、第１のデータ伝送装置を有するセンタ
装置と、該センタ装置に通信回線を介して接続され、そ
れぞれ第２のデータ伝送装置を有する少なくとも１つの
端末装置とを具備し、前記センタ装置と前記端末装置と
の間で、前記第１のデータ伝送装置および前記第２のデ
ータ伝送装置を介してデータを高速速度変換を行って伝
送するとともに、各種トラブルの発生を警報するアラー
ム情報を伝送するデータ伝送システムにおけるアラーム
情報伝送方式おいて、前記第１のデータ伝送装置および
前記第２のデータ伝送装置は、前記高速速度変換を行っ
たデータの空スペースに前記アラーム情報を挿入して前
記第１のデータ伝送装置と前記第２のデータ伝送装置と
の間で前記アラーム情報の伝送を行うことを特徴とす
る。
め、この発明は、第１のデータ伝送装置を有するセンタ
装置と、該センタ装置に通信回線を介して接続され、そ
れぞれ第２のデータ伝送装置を有する少なくとも１つの
端末装置とを具備し、前記センタ装置と前記端末装置と
の間で、前記第１のデータ伝送装置および前記第２のデ
ータ伝送装置を介してデータを高速速度変換を行って伝
送するとともに、各種トラブルの発生を警報するアラー
ム情報を伝送するデータ伝送システムにおけるアラーム
情報伝送方式おいて、前記第１のデータ伝送装置および
前記第２のデータ伝送装置は、前記高速速度変換を行っ
たデータの空スペースに前記アラーム情報を挿入して前
記第１のデータ伝送装置と前記第２のデータ伝送装置と
の間で前記アラーム情報の伝送を行うことを特徴とす
る。
【００１６】
【発明の実施の形態】以下、この発明に係わるデータ伝
送システムにおけるアラーム情報伝送方式の一実施例を
図面に基づいて詳細に説明する。
送システムにおけるアラーム情報伝送方式の一実施例を
図面に基づいて詳細に説明する。
【００１７】図１は、この発明に係わるデータ伝送シス
テムにおけるアラーム情報伝送方式を採用して構成した
ＤＣＥ（データ伝送装置）の全体構成を示すブロック図
である。
テムにおけるアラーム情報伝送方式を採用して構成した
ＤＣＥ（データ伝送装置）の全体構成を示すブロック図
である。
【００１８】図１において、このＤＣＥ（データ伝送装
置）６０は、図６に示したセンタ装置１０側のＤＣＥ
（データ伝送装置）１２、１３または端末装置３０、４
０側のＤＣＥ（データ伝送装置）３１、４１に対応する
もので、通常データ用のＤＴＥインタフェース部５１、
アラーム情報が入出力されるアラーム処理装置インタフ
ェース部５３、送信側速度変換部６１、受信側速度変換
部６４、送信側速度変換部６１からの信号を通信回線に
適した信号に変調する変調部６２、通信回線からの信号
を復調する復調部６３を具備し、更に、送信側速度変換
部６１、受信側速度変換部６４、変調部６２、復調部６
３を制御するための制御部６５を具備して構成される。
置）６０は、図６に示したセンタ装置１０側のＤＣＥ
（データ伝送装置）１２、１３または端末装置３０、４
０側のＤＣＥ（データ伝送装置）３１、４１に対応する
もので、通常データ用のＤＴＥインタフェース部５１、
アラーム情報が入出力されるアラーム処理装置インタフ
ェース部５３、送信側速度変換部６１、受信側速度変換
部６４、送信側速度変換部６１からの信号を通信回線に
適した信号に変調する変調部６２、通信回線からの信号
を復調する復調部６３を具備し、更に、送信側速度変換
部６１、受信側速度変換部６４、変調部６２、復調部６
３を制御するための制御部６５を具備して構成される。
【００１９】この構成において、ＤＴＥインタフェース
部５１から入力された送信データ（ＤＴＥ ＳＤ）は送
信側速度変換部６１に入り、アラーム処理装置インタフ
ェース部５３から入力された送信アラーム情報（ＡＬＭ
Ｓ）と合成され、送信合成信号（ＬＳＩ ＳＤ）とし
て変調部６２に入力される。この変調部６２に入力され
た送信合成信号（ＬＳＩ ＳＤ）は変調部６２で変調さ
れ、送信回線に送出される。
部５１から入力された送信データ（ＤＴＥ ＳＤ）は送
信側速度変換部６１に入り、アラーム処理装置インタフ
ェース部５３から入力された送信アラーム情報（ＡＬＭ
Ｓ）と合成され、送信合成信号（ＬＳＩ ＳＤ）とし
て変調部６２に入力される。この変調部６２に入力され
た送信合成信号（ＬＳＩ ＳＤ）は変調部６２で変調さ
れ、送信回線に送出される。
【００２０】また、受信回線から入力された信号は、復
調部６３で復調され、合成受信信号（ＬＳＩ ＲＤ）と
して受信側速度変換部６４に入力される。
調部６３で復調され、合成受信信号（ＬＳＩ ＲＤ）と
して受信側速度変換部６４に入力される。
【００２１】受信側速度変換部６４では、この受信合成
信号（ＬＳＩ ＲＤ）を受信データ（ＤＴＥ ＲＤ）と
受信アラーム情報（ＡＬＭ Ｒ）とに分離し、それぞれ
ＤＴＥインタフェース部５１およびアラーム処理装置イ
ンタフェース部５３に出力する。
信号（ＬＳＩ ＲＤ）を受信データ（ＤＴＥ ＲＤ）と
受信アラーム情報（ＡＬＭ Ｒ）とに分離し、それぞれ
ＤＴＥインタフェース部５１およびアラーム処理装置イ
ンタフェース部５３に出力する。
【００２２】次に、図１に示した送信側速度変換部６１
および受信側速度変換部６４の詳細構成について説明す
る。
および受信側速度変換部６４の詳細構成について説明す
る。
【００２３】図２は、図１に示した送信側速度変換部６
１の詳細構成を示すもので、この送信側速度変換部６１
は、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７１、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２を具備
して構成される。
１の詳細構成を示すもので、この送信側速度変換部６１
は、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７１、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２を具備
して構成される。
【００２４】ここで、シリアル／パラレル変換部（Ｓ／
Ｐ変換部）７１には、通常データ用のＤＴＥインタフェ
ース部５１からのシリアル送信データ（ＤＴＥ ＳＤ）
が入力されるとともに図１に示した制御部６５からの送
信クロックが加えられており、このシリアル／パラレル
変換部（Ｓ／Ｐ変換部）７１は、通常データ用のＤＴＥ
インタフェース部５１からのシリアル送信データ（ＤＴ
Ｅ ＳＤ）を制御部６５からの送信クロックを用いて６
ビットのパラレルデータに変換し、シリアル／パラレル
変換部（Ｓ／Ｐ変換部）７１の端子Ｃ〜Ｈから出力す
る。
Ｐ変換部）７１には、通常データ用のＤＴＥインタフェ
ース部５１からのシリアル送信データ（ＤＴＥ ＳＤ）
が入力されるとともに図１に示した制御部６５からの送
信クロックが加えられており、このシリアル／パラレル
変換部（Ｓ／Ｐ変換部）７１は、通常データ用のＤＴＥ
インタフェース部５１からのシリアル送信データ（ＤＴ
Ｅ ＳＤ）を制御部６５からの送信クロックを用いて６
ビットのパラレルデータに変換し、シリアル／パラレル
変換部（Ｓ／Ｐ変換部）７１の端子Ｃ〜Ｈから出力す
る。
【００２５】また、パラレル／シリアル変換部（Ｐ／Ｓ
変換部）７２には、シリアル／パラレル変換部（Ｓ／Ｐ
変換部）７１の端子Ｃ〜Ｈから出力される６ビットのパ
ラレルデータが端子Ｃ〜Ｈに入力されるとともに、端子
Ａ、Ｂにアラーム処理装置インタフェース部５３からの
２ビットの送信アラーム情報（ＡＬＭ Ｓ）が入力さ
れ、更に、図１に示した変調部６２からの変調クロック
およびロードタイミングクロック（Ｓ／Ｌ）が加えられ
ており、このパラレル／シリアル変換部（Ｐ／Ｓ変換
部）７２は、端子Ｃ〜Ｈに入力されるシリアル／パラレ
ル変換部（Ｓ／Ｐ変換部）７１の端子Ｃ〜Ｈからの６ビ
ットのパラレルデータおよび端子Ａ、Ｂに入力されるア
ラーム処理装置インタフェース部５３からの２ビットの
送信アラーム情報（ＡＬＭ Ｓ）からなる８ビットの信
号を、ロードタイミングクロック（Ｓ／Ｌ）に同期して
取り込み、この取り込んだ８ビットの信号を変調部６２
からの変調クロックを用いてシリアル信号に変換し、こ
のシリアル信号をシリアル送信合成信号（ＬＳＩ Ｓ
Ｄ）として図１に示した変調部６２に出力する。
変換部）７２には、シリアル／パラレル変換部（Ｓ／Ｐ
変換部）７１の端子Ｃ〜Ｈから出力される６ビットのパ
ラレルデータが端子Ｃ〜Ｈに入力されるとともに、端子
Ａ、Ｂにアラーム処理装置インタフェース部５３からの
２ビットの送信アラーム情報（ＡＬＭ Ｓ）が入力さ
れ、更に、図１に示した変調部６２からの変調クロック
およびロードタイミングクロック（Ｓ／Ｌ）が加えられ
ており、このパラレル／シリアル変換部（Ｐ／Ｓ変換
部）７２は、端子Ｃ〜Ｈに入力されるシリアル／パラレ
ル変換部（Ｓ／Ｐ変換部）７１の端子Ｃ〜Ｈからの６ビ
ットのパラレルデータおよび端子Ａ、Ｂに入力されるア
ラーム処理装置インタフェース部５３からの２ビットの
送信アラーム情報（ＡＬＭ Ｓ）からなる８ビットの信
号を、ロードタイミングクロック（Ｓ／Ｌ）に同期して
取り込み、この取り込んだ８ビットの信号を変調部６２
からの変調クロックを用いてシリアル信号に変換し、こ
のシリアル信号をシリアル送信合成信号（ＬＳＩ Ｓ
Ｄ）として図１に示した変調部６２に出力する。
【００２６】ここで、変調部６２からの変調クロックは
制御部６５からの送信クロックより高速なものである。
制御部６５からの送信クロックより高速なものである。
【００２７】図３は、図１に示した受信側速度変換部６
４の詳細構成を示すもので、この受信側速度変換部６４
は、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７４、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７３を具備
して構成される。
４の詳細構成を示すもので、この受信側速度変換部６４
は、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７４、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７３を具備
して構成される。
【００２８】ここで、シリアル／パラレル変換部（Ｓ／
Ｐ変換部）７４には、図１に示した復調部６３からのシ
リアル合成受信信号（ＬＳＩ ＲＤ）が入力されるとと
もに、復調部６３からの復調クロックおよびロードタイ
ミングクロック（Ｓ／Ｌ）が加えられており、このシリ
アル／パラレル変換部（Ｓ／Ｐ変換部）７４は、復調部
６３からのシリアル合成受信信号（ＬＳＩ ＲＤ）を復
調部６３からの復調クロックを用いて８ビットのパラレ
ル信号に変換して、ロードタイミングクロック（Ｓ／
Ｌ）に同期して、端子Ａ〜Ｈから出力する。
Ｐ変換部）７４には、図１に示した復調部６３からのシ
リアル合成受信信号（ＬＳＩ ＲＤ）が入力されるとと
もに、復調部６３からの復調クロックおよびロードタイ
ミングクロック（Ｓ／Ｌ）が加えられており、このシリ
アル／パラレル変換部（Ｓ／Ｐ変換部）７４は、復調部
６３からのシリアル合成受信信号（ＬＳＩ ＲＤ）を復
調部６３からの復調クロックを用いて８ビットのパラレ
ル信号に変換して、ロードタイミングクロック（Ｓ／
Ｌ）に同期して、端子Ａ〜Ｈから出力する。
【００２９】ここで、このシリアル／パラレル変換部
（Ｓ／Ｐ変換部）７４の端子Ａ、Ｂから出力される２ビ
ットの信号は受信アラーム情報（ＡＬＭ Ｒ）として図
１に示したアラーム処理装置インタフェース部５３に入
力され、端子Ｃ〜Ｈから出力される６ビットのパラレル
信号は、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７
３の端子Ｃ〜Ｈに入力される。
（Ｓ／Ｐ変換部）７４の端子Ａ、Ｂから出力される２ビ
ットの信号は受信アラーム情報（ＡＬＭ Ｒ）として図
１に示したアラーム処理装置インタフェース部５３に入
力され、端子Ｃ〜Ｈから出力される６ビットのパラレル
信号は、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７
３の端子Ｃ〜Ｈに入力される。
【００３０】パラレル／シリアル変換部（Ｐ／Ｓ変換
部）７３には、図１に示した制御部６５からの受信クロ
ックが加えられており、このパラレル／シリアル変換部
（Ｐ／Ｓ変換部）７３は、上記シリアル／パラレル変換
部（Ｓ／Ｐ変換部）７４からの６ビットのパラレル信号
を制御部６５からの受信クロックを用いてシリアルデー
タに変換し、このシリアルデータをシリアル受信データ
（ＤＴＥ ＲＤ）として図１に示したＤＴＥインタフェ
ース部５１に出力する。
部）７３には、図１に示した制御部６５からの受信クロ
ックが加えられており、このパラレル／シリアル変換部
（Ｐ／Ｓ変換部）７３は、上記シリアル／パラレル変換
部（Ｓ／Ｐ変換部）７４からの６ビットのパラレル信号
を制御部６５からの受信クロックを用いてシリアルデー
タに変換し、このシリアルデータをシリアル受信データ
（ＤＴＥ ＲＤ）として図１に示したＤＴＥインタフェ
ース部５１に出力する。
【００３１】ここで、復調部６３からの復調クロックは
制御部６５からの受信クロックより高速なものである。
制御部６５からの受信クロックより高速なものである。
【００３２】図４は、図２に示した送信側速度変換部６
１の動作をタイミングチャートで示したものである。図
４において、（ａ）は、パラレル／シリアル変換部（Ｐ
／Ｓ変換部）７２に加えられるロードタイミングクロッ
ク（Ｓ／Ｌ）、（ｂ）は、シリアル／パラレル変換部
（Ｓ／Ｐ変換部）７１に加えられる送信クロック、
（ｃ）は、通常データ用のＤＴＥインタフェース部５１
からのシリアル送信データ（ＤＴＥ ＳＤ）、（ｄ）
は、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２の
端子Ａ〜Ｈに加えられる８ビットのパラレルデータ、
（ｅ）は、変調部６２からの変調クロック、（ｆ）は、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２から出
力されるシリアル送信合成信号（ＬＳＩ ＳＤ）を示
す。
１の動作をタイミングチャートで示したものである。図
４において、（ａ）は、パラレル／シリアル変換部（Ｐ
／Ｓ変換部）７２に加えられるロードタイミングクロッ
ク（Ｓ／Ｌ）、（ｂ）は、シリアル／パラレル変換部
（Ｓ／Ｐ変換部）７１に加えられる送信クロック、
（ｃ）は、通常データ用のＤＴＥインタフェース部５１
からのシリアル送信データ（ＤＴＥ ＳＤ）、（ｄ）
は、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２の
端子Ａ〜Ｈに加えられる８ビットのパラレルデータ、
（ｅ）は、変調部６２からの変調クロック、（ｆ）は、
パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２から出
力されるシリアル送信合成信号（ＬＳＩ ＳＤ）を示
す。
【００３３】すなわち、図４の（ｃ）に示す通常データ
用のＤＴＥインタフェース部５１からのシリアル送信デ
ータ（ＤＴＥ ＳＤ）は、シリアル／パラレル変換部
（Ｓ／Ｐ変換部）７１において、図４の（ｂ）に示す送
信クロックにより６ビットのパラレルデータに変換さ
れ、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２の
端子Ｃ〜Ｈに入力される。また、パラレル／シリアル変
換部（Ｐ／Ｓ変換部）７２の端子Ａ、Ｂには、アラーム
処理装置インタフェース部５３からの２ビットの送信ア
ラーム情報（ＡＬＭ Ｓ）が入力されている（図４の
（ｄ）参照）。
用のＤＴＥインタフェース部５１からのシリアル送信デ
ータ（ＤＴＥ ＳＤ）は、シリアル／パラレル変換部
（Ｓ／Ｐ変換部）７１において、図４の（ｂ）に示す送
信クロックにより６ビットのパラレルデータに変換さ
れ、パラレル／シリアル変換部（Ｐ／Ｓ変換部）７２の
端子Ｃ〜Ｈに入力される。また、パラレル／シリアル変
換部（Ｐ／Ｓ変換部）７２の端子Ａ、Ｂには、アラーム
処理装置インタフェース部５３からの２ビットの送信ア
ラーム情報（ＡＬＭ Ｓ）が入力されている（図４の
（ｄ）参照）。
【００３４】パラレル／シリアル変換部（Ｐ／Ｓ変換
部）７２は、図４の（ｄ）に示す８ビットのパラレル信
号を図４の（ａ）に示すロードタイミングクロック（Ｓ
／Ｌ）に同期して取り込み、この取り込んだ８ビットの
信号を図４の（ｅ）に示す変調クロックを用いてシリア
ル信号に変換し、このシリアル信号をシリアル送信合成
信号（ＬＳＩ ＳＤ）として出力する（図４の（ｆ）参
照）。
部）７２は、図４の（ｄ）に示す８ビットのパラレル信
号を図４の（ａ）に示すロードタイミングクロック（Ｓ
／Ｌ）に同期して取り込み、この取り込んだ８ビットの
信号を図４の（ｅ）に示す変調クロックを用いてシリア
ル信号に変換し、このシリアル信号をシリアル送信合成
信号（ＬＳＩ ＳＤ）として出力する（図４の（ｆ）参
照）。
【００３５】ここで、パラレル／シリアル変換部（Ｐ／
Ｓ変換部）７２で変換されるシリアル送信合成信号（Ｌ
ＳＩ ＳＤ）は、図４の（ｆ）に示すように、通常デー
タ用のＤＴＥインタフェース部５１からのシリアル送信
データ（ＤＴＥ ＳＤ）に対して高速速度変換を行った
後のデータの空スペースにアラーム処理装置インタフェ
ース部５３からの２ビットの送信アラーム情報（ＡＬＭ
Ｓ）を挿入した信号となる。
Ｓ変換部）７２で変換されるシリアル送信合成信号（Ｌ
ＳＩ ＳＤ）は、図４の（ｆ）に示すように、通常デー
タ用のＤＴＥインタフェース部５１からのシリアル送信
データ（ＤＴＥ ＳＤ）に対して高速速度変換を行った
後のデータの空スペースにアラーム処理装置インタフェ
ース部５３からの２ビットの送信アラーム情報（ＡＬＭ
Ｓ）を挿入した信号となる。
【００３６】図５は、図３に示した受信側速度変換部６
４の動作をタイミングチャートで示したものである。図
５において、（ａ）は、シリアル／パラレル変換部（Ｓ
／Ｐ変換部）７４に加えられるロードタイミングクロッ
ク（Ｓ／Ｌ）、（ｂ）は、復調部６３からの復調クロッ
ク、（ｃ）は、復調部６３からのシリアル合成受信信号
（ＬＳＩ ＲＤ）、（ｄ）は、シリアル／パラレル変換
部（Ｓ／Ｐ変換部）７４で変換される端子Ａ〜Ｈに対応
する８ビットのパラレル信号、（ｅ）は、制御部６５か
らの受信クロック、（ｆ）は、パラレル／シリアル変換
部（Ｐ／Ｓ変換部）７３からＤＴＥインタフェース部５
１に出力されるシリアル受信データ（ＤＴＥ ＲＤ）を
示す。
４の動作をタイミングチャートで示したものである。図
５において、（ａ）は、シリアル／パラレル変換部（Ｓ
／Ｐ変換部）７４に加えられるロードタイミングクロッ
ク（Ｓ／Ｌ）、（ｂ）は、復調部６３からの復調クロッ
ク、（ｃ）は、復調部６３からのシリアル合成受信信号
（ＬＳＩ ＲＤ）、（ｄ）は、シリアル／パラレル変換
部（Ｓ／Ｐ変換部）７４で変換される端子Ａ〜Ｈに対応
する８ビットのパラレル信号、（ｅ）は、制御部６５か
らの受信クロック、（ｆ）は、パラレル／シリアル変換
部（Ｐ／Ｓ変換部）７３からＤＴＥインタフェース部５
１に出力されるシリアル受信データ（ＤＴＥ ＲＤ）を
示す。
【００３７】すなわち、図５の（ｃ）に示す復調部６３
からのシリアル合成受信信号（ＬＳＩ ＲＤ）は、シリ
アル／パラレル変換部（Ｓ／Ｐ変換部）７４において、
図５の（ｂ）示す復調部６３からの復調クロックを用い
て図５の（ｄ）に示すように、８ビットのパラレル信号
に変換され、ロードタイミングクロック（Ｓ／Ｌ）に同
期して、端子Ａ〜Ｈから出力される。
からのシリアル合成受信信号（ＬＳＩ ＲＤ）は、シリ
アル／パラレル変換部（Ｓ／Ｐ変換部）７４において、
図５の（ｂ）示す復調部６３からの復調クロックを用い
て図５の（ｄ）に示すように、８ビットのパラレル信号
に変換され、ロードタイミングクロック（Ｓ／Ｌ）に同
期して、端子Ａ〜Ｈから出力される。
【００３８】ここで、シリアル／パラレル変換部（Ｓ／
Ｐ変換部）７４の端子Ａ、Ｂから出力される２ビットの
信号は受信アラーム情報（ＡＬＭ Ｒ）として図１に示
したアラーム処理装置インタフェース部５３に入力さ
れ、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７４の
端子Ｃ〜Ｈから出力される６ビットのパラレル信号はパ
ラレル／シリアル変換部（Ｐ／Ｓ変換部）７３の端子Ｃ
〜Ｈに入力される。
Ｐ変換部）７４の端子Ａ、Ｂから出力される２ビットの
信号は受信アラーム情報（ＡＬＭ Ｒ）として図１に示
したアラーム処理装置インタフェース部５３に入力さ
れ、シリアル／パラレル変換部（Ｓ／Ｐ変換部）７４の
端子Ｃ〜Ｈから出力される６ビットのパラレル信号はパ
ラレル／シリアル変換部（Ｐ／Ｓ変換部）７３の端子Ｃ
〜Ｈに入力される。
【００３９】パラレル信号はパラレル／シリアル変換部
（Ｐ／Ｓ変換部）７３は、その端子Ｃ〜Ｈに入力される
６ビットのパラレル信号を図５の（ｅ）に示す受信クロ
ックを用いて図５の（ｆ）に示すようにシリアルデータ
に変換し、このシリアルデータをシリアル受信データ
（ＤＴＥ ＲＤ）として図１に示したＤＴＥインタフェ
ース部５１に出力する。
（Ｐ／Ｓ変換部）７３は、その端子Ｃ〜Ｈに入力される
６ビットのパラレル信号を図５の（ｅ）に示す受信クロ
ックを用いて図５の（ｆ）に示すようにシリアルデータ
に変換し、このシリアルデータをシリアル受信データ
（ＤＴＥ ＲＤ）として図１に示したＤＴＥインタフェ
ース部５１に出力する。
【００４０】このような構成によると、アラーム情報を
通常のデータに含めて伝送することが可能になり、簡
易、かつ低コストな構成によりアラーム情報を伝送する
ことができるデータ伝送システムにおけるアラーム情報
伝送方式を実現することができる。
通常のデータに含めて伝送することが可能になり、簡
易、かつ低コストな構成によりアラーム情報を伝送する
ことができるデータ伝送システムにおけるアラーム情報
伝送方式を実現することができる。
【００４１】
【発明の効果】以上説明したようにこの発明によれば、
通常データを高速に速度変換を行い、その空きスペース
にアラーム情報を挿入してアラーム情報を伝送するの
で、変調後の複雑な合成は不要となり、簡易、かつ低コ
ストの構成によりアラーム情報を伝送するデータ伝送シ
ステムにおけるアラーム情報伝送方式を提供することが
できる。
通常データを高速に速度変換を行い、その空きスペース
にアラーム情報を挿入してアラーム情報を伝送するの
で、変調後の複雑な合成は不要となり、簡易、かつ低コ
ストの構成によりアラーム情報を伝送するデータ伝送シ
ステムにおけるアラーム情報伝送方式を提供することが
できる。
【図１】この発明に係わるデータ伝送システムにおける
アラーム情報伝送方式を採用して構成したＤＣＥ（デー
タ伝送装置）の全体構成を示すブロック図。
アラーム情報伝送方式を採用して構成したＤＣＥ（デー
タ伝送装置）の全体構成を示すブロック図。
【図２】図１に示した送信側速度変換部の詳細構成を示
すブロック図。
すブロック図。
【図３】図１に示した受信側速度変換部の詳細構成を示
すブロック図。
すブロック図。
【図４】図２に示した送信側速度変換部の動作を示すタ
イミングチャート。
イミングチャート。
【図５】図３に示した受信側速度変換部の動作を示すタ
イミングチャート。
イミングチャート。
【図６】データ伝送システムの概略構成を示すブロック
図。
図。
【図７】従来のデータ伝送システムにおけるアラーム情
報の監視システムを示すブロック図。
報の監視システムを示すブロック図。
【図８】アラーム情報を通常データと合成して伝送する
ように構成した場合の従来のＤＣＥのデータ伝送部の構
成例を示すグロック図。
ように構成した場合の従来のＤＣＥのデータ伝送部の構
成例を示すグロック図。
１０ センタ装置 １１ ホストＣＰＵ（中央演算処理装置） １２、１３、１４ ＤＣＥ（データ伝送装置） １５ 監視装置 ２０、２１、２２ 通信回線 ３０、４０ 端末装置 ３１、３４、４１ ＤＣＥ（データ伝送装置） ３２、４２ ＤＴＥ（データ端末） ３３、４３ プリンタ ３５ 処理装置 ５１ ＤＴＥインタフェース部 ５３ アラーム処理装置インタフェース部 ５４ サブチャネル変調部 ６０ ＤＣＥ（データ伝送装置） ６１ 送信側速度変換部 ６２ 変調部 ６３ 復調部 ６４ 受信側速度変換部 ６５ 制御部 ７１ シリアル／パラレル変換部（Ｓ／Ｐ変換部） ７２ パラレル／シリアル変換部（Ｐ／Ｓ変換部） ７３ パラレル／シリアル変換部（Ｐ／Ｓ変換部） ７４ シリアル／パラレル変換部（Ｓ／Ｐ変換部）
Claims (1)
- 【請求項１】 第１のデータ伝送装置を有するセンタ装
置と、 該センタ装置に通信回線を介して接続され、それぞれ第
２のデータ伝送装置を有する少なくとも１つの端末装置
とを具備し、 前記センタ装置と前記端末装置との間で、前記第１のデ
ータ伝送装置および前記第２のデータ伝送装置を介して
データを高速速度変換を行って伝送するとともに、各種
トラブルの発生を警報するアラーム情報を伝送するデー
タ伝送システムにおけるアラーム情報伝送方式おいて、 前記第１のデータ伝送装置および前記第２のデータ伝送
装置は、 前記高速速度変換を行ったデータの空スペースに前記ア
ラーム情報を挿入して前記第１のデータ伝送装置と前記
第２のデータ伝送装置との間で前記アラーム情報の伝送
を行うことを特徴とするデータ伝送システムにおけるア
ラーム情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029321A JPH09224068A (ja) | 1996-02-16 | 1996-02-16 | データ伝送システムにおけるアラーム情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029321A JPH09224068A (ja) | 1996-02-16 | 1996-02-16 | データ伝送システムにおけるアラーム情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09224068A true JPH09224068A (ja) | 1997-08-26 |
Family
ID=12272968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8029321A Pending JPH09224068A (ja) | 1996-02-16 | 1996-02-16 | データ伝送システムにおけるアラーム情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09224068A (ja) |
-
1996
- 1996-02-16 JP JP8029321A patent/JPH09224068A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876686A (en) | Fault detection signal transmission system | |
| US5392283A (en) | Data communication protocol | |
| US9768920B2 (en) | Method for transferring control signals and data signals, circuit configuration for transferring and receiving | |
| JPH09224068A (ja) | データ伝送システムにおけるアラーム情報伝送方式 | |
| JPH04291527A (ja) | データリンク方式 | |
| JP3483342B2 (ja) | データ伝送システム及び信号選択接続装置 | |
| JP2848229B2 (ja) | 受信回路 | |
| JPS60198934A (ja) | デ−タ伝送方式 | |
| JP4272738B2 (ja) | 信号伝送方式 | |
| JP2630071B2 (ja) | データ送受信方式 | |
| JPH04225652A (ja) | ベアラ信号変復調装置 | |
| JP3132119B2 (ja) | 無線装置 | |
| JP2557372B2 (ja) | 変復調装置 | |
| JPH09331306A (ja) | 時分割多重送受信装置及びこれらを用いた送受信システム | |
| US6115581A (en) | Apparatus for communication using multiple radio processing modules | |
| JPH1188442A (ja) | データ通信装置 | |
| JPH0746255A (ja) | 送受信装置 | |
| JPH03252244A (ja) | 伝送装置 | |
| JPS61261937A (ja) | デジタル信号の通信装置 | |
| JPS63269659A (ja) | デ−タ通信装置 | |
| JPH10105224A (ja) | 遠方監視制御装置 | |
| JPH1094024A (ja) | ディジタルｍｃａシステムにおける通信時間延長方式 | |
| JPH11187082A (ja) | 送信監視装置 | |
| JPS60171843A (ja) | デ−タ収集方式 | |
| JPH1132024A (ja) | 警報転送装置 |