JPH09223678A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体基板に対し空隙をもって対向配置された
接合部材を有する半導体装置を、低コストかつ高歩留り
で製造する。 【解決手段】キャップ用ウェハ３０とセンサウェハ３２
とを接合し、キャップ用ウェハ３０に対し縦横のダイシ
ングラインの内の一方のダイシングラインでカットし、
キャップ用ウェハ３０に粘着シート３５を貼り付け、キ
ャップ用ウェハ３０に対しダイシングラインの内の未カ
ットラインで粘着シート３５ごとカットし、粘着シート
３５を剥がしてキャップ用ウェハ３０からウェハ３０で
の不要部を分離し、センサウェハ３２を各チップ毎にダ
イシングカットする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するものである。

【０００２】

【従来の技術】従来、半導体加速度センサやマイクロダ
イヤフラム圧力センサ等においては、シリコンチップ上
に可動部( 振動部) を有し、可動部( 振動部) の変位に
より加速度や圧力等の物理量を電気信号に変換して取り
出すようになっている。また、このような半導体装置に
おいて、可動部( 振動部) を保護するために可動部をキ
ャップにて覆うことが行われている（例えば、特開平５
−３２６７０２号公報等) 。このキャップにてウェハか
らチップにダイシングカットする際の水圧や水流から可
動部( 振動部) を保護することができる。

【０００３】

【発明が解決しようとする課題】ところが、このように
キャップを備えた半導体装置において量産性に優れた製
造技術が求められているにもかかわらず、その手法等は
確立されていないのが現状である。

【０００４】そこで、この発明の目的は、半導体基板に
対し接合部材が空隙をもって対向配置された半導体装置
を、低コストかつ高歩留りで製造することができるよう
にする。

【０００５】

【課題を解決するための手段】請求項１に記載の発明に
よれば、第１工程により、接合部材となる接合部材用板
材と半導体基板となる素子側半導体ウェハとが接合さ
れ、第２工程により、接合部材用板材に対し縦横のダイ
シングラインの内の一方のダイシングラインでカットさ
れる。そして、第３工程により、接合部材用板材に粘着
シートが貼り付けられ、第４工程により、接合部材用板
材に対しダイシングラインの内の未カットラインで粘着
シートごとカットされる。さらに、第５工程により、粘
着シートが剥がされて接合部材用板材から当該板材での
不要部が分離され、第６工程により、素子側半導体ウェ
ハが各チップ毎にダイシングカットされる。

【０００６】ここで、第４工程において、接合部材用板
材を接合部材と不要部とに分けるダイシングカット時
に、接合部材用板材での不要部が粘着シートに支持され
ており、当該不要部が飛散し、素子側半導体ウェハ上に
形成されたパッド部やパッシベーション膜等にダメージ
を与えることなく接合部材を形成することが可能とな
る。又、接合部材用板材での不要部の飛散によるダイシ
ングブレードの破損もなくなる。これにより、低コスト
かつ高歩留りで半導体装置を製造することができる。

【０００７】

【発明の実施の形態】以下、この発明の実施の形態を図
面に従って説明する。図１は、本実施の形態における可
動ゲートＭＯＳトランジスタ型加速度センサの平面図を
示す。又、図２には図１のＡ−Ａ断面を示し、図３には
図１のＢ−Ｂ断面を示す。

【０００８】半導体基板としてのＰ型シリコン基板１上
にはフィールド酸化膜２が形成されるとともにその上に
窒化シリコン膜３およびシリコン酸化膜１６が積層され
ている。又、Ｐ型シリコン基板１上には、フィールド酸
化膜２，窒化シリコン膜３およびシリコン酸化膜１６の
無い長方形状の領域４が形成されている。又、領域４に
おけるＰ型シリコン基板１の上にはゲート絶縁膜５が形
成されている。窒化シリコン膜３の上には、領域４を架
設するように両持ち梁構造の可動ゲート電極６が配置さ
れている。この可動ゲート電極６は帯状にて直線的に延
びるポリシリコン薄膜よりなる。又、フィールド酸化膜
２および窒化シリコン膜３よりＰ型シリコン基板１と可
動ゲート電極６とが絶縁されている。

【０００９】図３において、Ｐ型シリコン基板１の上面
における可動ゲート電極６の両側には不純物拡散層から
なる固定ソース電極７と固定ドレイン電極８が形成さ
れ、この電極７，８はＰ型シリコン基板１にイオン注入
等によりＮ型不純物を導入することにより形成されたも
のである。

【００１０】図２に示すように、Ｐ型シリコン基板１に
はＮ型不純物拡散領域９が延設され、Ｎ型不純物拡散領
域９はアルミ１０により可動ゲート電極６と接続される
とともにアルミ配線１１と電気的に接続されている。ア
ルミ配線１１の他端部はアルミパッド（電極パッド）１
２として窒化シリコン膜３およびシリコン酸化膜１６か
ら露出している。又、図３に示すように、Ｐ型シリコン
基板１にはＮ型不純物拡散領域１３が延設され、Ｎ型不
純物拡散領域１３は固定ソース電極７と接続されるとと
もにアルミ配線１４と電気的に接続されている。アルミ
配線１４の他端部はアルミパッド（電極パッド）１５と
して窒化シリコン膜３およびシリコン酸化膜１６から露
出している。さらに、Ｐ型シリコン基板１にはＮ型不純
物拡散領域１７が延設され、Ｎ型不純物拡散領域１７は
固定ドレイン電極８と接続されるとともにアルミ配線１
８と電気的に接続されている。アルミ配線１８の他端部
はアルミパッド（電極パッド）１９として窒化シリコン
膜３およびシリコン酸化膜１６から露出している。

【００１１】尚、可動ゲート電極６以外の領域について
はシリコン酸化膜１６の上にパッシベーション膜（最終
保護膜）としてさらにシリコン窒化膜が積層されてい
る。そして、アルミパッド１２，１５，１９はボンディ
ングワイヤにて外部の電子回路と接続されている。

【００１２】図３に示すように、Ｐ型シリコン基板１に
おける固定ソース電極７と固定ドレイン電極８との間に
は、反転層２０が形成され、同反転層２０はシリコン基
板１と可動ゲート電極（両持ち梁）６との間に電圧を印
加することにより生じたものである。

【００１３】このように本センサは、両持ち梁構造の可
動ゲート電極６が配置されており、機械的強度が低い構
造となっている。加速度検出の際には、可動ゲート電極
６とシリコン基板１との間に電圧をかけると、反転層２
０が形成され、固定ソース電極７と固定ドレイン電極８
との間に電流が流れる。そして、本加速度センサが加速
度を受けて、図３中に示すＺ方向（基板表面に垂直な方
向）に可動ゲート電極６が変位した場合には電界強度の
変化によって反転層２０のキャリア濃度が増大し電流
（ドレイン電流）が増大する。このように、本加速度セ
ンサは、シリコン基板１に機能素子としてのセンサ素子
（可動ゲートＭＯＳトランジスタ）ＥS が形成され、電
流量の増減で加速度を検出することができる。

【００１４】機械的強度の低い可動ゲート電極６を保護
するためのキャップ（接合部材）２１は、四角板形のシ
リコン基板よりなる。キャップ２１の下面には突部２２
が四角環状に形成されている（図１参照）。キャップ２
１の下面には接合層２３が形成されている。接合層２３
は、例えば接着剤やＡｕ等が用いられる。

【００１５】そして、シリコン酸化膜１６の上に、接合
層２３を介してキャップ２１の突部２２が接合されてい
る。又、突部２２の外側における突部２２の周辺にアル
ミパッド（電極パッド）１２，１５，１９が配置されて
いる。尚、センサ素子（可動ゲートＭＯＳトランジス
タ）ＥS とパッド１２，１５，１９の間の領域には制御
回路等が形成されているが図では省略してある。

【００１６】このように、センサ素子（可動ゲートＭＯ
Ｓトランジスタ）ＥS が形成されたシリコン基板１に対
しキャップ２１が空隙２４をもって対向配置されてい
る。つまり、シリコン基板１に対し接合層２３を介して
キャップ２１を接合することにより、シリコン基板１の
表面においてキャップ２１内の空隙２４にセンサ素子
（可動ゲートＭＯＳトランジスタ）ＥS が封止された構
造となっている。このキャップ２１にてウェハからチッ
プにダイシングカットする際の水圧や水流から可動ゲー
ト電極６（振動部）を保護することができる。

【００１７】又、アルミパッド１２，１５，１９からボ
ンディングワイヤを取り出すことができるように、シリ
コン基板１の面積に比べキャップ２１の面積は小さく、
図２，３に示すように、パッド１２，１５，１９の上方
でのキャップ２１においてはパッド上へのワイヤボンデ
ィングを容易にするため不要部Ｐ１，Ｐ２，Ｐ３を除去
してキャップ２１を小面積化している。即ち、センサは
２枚のシリコンウェハ（シリコン基板１の形成用のウェ
ハとキャップ２１の形成用のウェハ）の貼り合わせによ
り形成されるが、キャップ形成用ウェハにおいて最終的
にキャップとならない領域（不要部）Ｐ１，Ｐ２，Ｐ３
を除去している。

【００１８】次に、キャップ２１による封止構造の形成
工程を、図４〜図１４に基づいて説明する。まず、図４
に示すように、キャップとなるシリコンウェハ（以下、
キャップ用ウェハという）３０を用意し、キャップ用ウ
ェハ３０の表面の所定領域にホトエッチングにより凹部
３１を形成し、凹部３１に挟まれた領域に各チップ毎の
突部２２をそれぞれ形成する。より詳しくは、熱酸化膜
をマスクとし、エッチング液としてＫＯＨなどのアルカ
リ性溶液を用いた異方性エッチングにより凹部３１を形
成する。

【００１９】ここで、突部２２により、後の工程でキャ
ップ用ウェハ３０をダイシングカットする際に、ダイシ
ングブレード（図７での符号３３、図９での符号３６に
て示す）とシリコンウェハ３２（図７，９参照）との接
触を回避するための必要な間隙が確保される。

【００２０】そして、図５に示すように、キャップ用ウ
ェハ３０の表面に接合層２３を形成する。接合層２３は
真空あるいは不活性ガスを封止する場合は、例えばＡｕ
−Ｓｉ共晶接合法を用いるためにＡｕとする。

【００２１】引き続き、キャップ用ウェハ３０を分割す
るための位置合わせ用ラインを形成する。つまり、図１
２に示すように、形成した突起２２のエッジを基準ライ
ンＬ１，Ｌ２とし、基準ラインＬ１，Ｌ２から所定の距
離ΔＬ１，ΔＬ２だけ離した位置（ダイシングラインＬ
３，Ｌ４）においてカットする。尚、図１２はダイシン
グラインを２本形成しているが、ウェハのオリエンテー
ションフラットの切り出し精度があればそれを基準とな
る位置合せラインとして用いることもでき、その場合は
オリエンテーションフラット面に対し垂直に１本のみの
ラインＬ３を設ける。

【００２２】さらに、図６に示すように、図１，２，３
でのセンサ素子（可動ゲートＭＯＳトランジスタ）ＥS
を各チップ形成領域毎に形成したシリコンウェハ（以
下、センサウェハという）３２を用意し、キャップ用ウ
ェハ３０とセンサウェハ３２とを接合層２３を介して接
合する。このとき、接合層２３の材料に応じた接合方法
で接合することとなるが、接合層２３にＡｕを用いる場
合においては、共晶接合法を用いるとよい。即ち、予め
キャップ用ウェハ３０に形成された接合層２３とセンサ
ウェハ３２の表面に露出したシリコン部とを接触させ、
適当な加圧力で加圧した後に共晶温度（約３７０℃) 以
上に加熱し冷却させることで接合する。

【００２３】尚、キャップ用ウェハ３０とセンサウェハ
３２とは、陽極接合法等により直接接合にて貼り合わせ
てもよい。次に、図７に示すように、キャップ用ウェハ
３０での不要部（図２，３におけるＰ１，Ｐ２，Ｐ３）
を分離するためのダイシングカットを行う。つまり、キ
ャップ部と不要部とを分けるためにキャップ用ウェハ３
０をダイシングブレード３３によりダイシングカットす
る。その結果、ダイシングラインに溝３４が形成され
る。ここで、カットする方向は図１３に示すようにオリ
エンテーションフラットに対して垂直な方向とし、形成
した位置合せラインＬ３，Ｌ４を基準にして、カット間
隔およびカット位置を決定する。図１３においてＬ５に
てカットするダイシングラインを示す。このようにして
キャップ用ウェハ３０に対し縦横のダイシングラインの
内の一方のダイシングラインＬ５がカットされる。この
とき、キャップ用ウェハ３０の裏面に目印となるマーク
がなくても容易にダイシングカットすることが可能とな
る。

【００２４】そして、図８に示すように、ダイシングカ
ット用粘着シート３５をキャップ用ウェハ３０の裏面に
貼り付ける。ここで、貼り付け時に粘着シート３５とキ
ャップ用ウェハ３０との間に空気が残りやすいが、ダイ
シングカットによる切れ込み溝３４があるため、ここか
ら空気を排出できるので貼り付け後に軽く擦り付ければ
粘着シート３５とキャップ用ウェハ３０とが全領域にわ
たり密着する。

【００２５】さらに、図９に示すように、粘着シート３
５ごとキャップ用ウェハ３０をダイシングブレード３６
により再度ダイシングカットする。その結果、ダイシン
グラインに溝３７が形成される。カットする方向は、図
１４に示すように前述のラインＬ５に対し垂直な方向
（図ではＬ６にて示す）であり、位置合せラインＬ３，
Ｌ４を基準としてカット間隔およびカット位置を決定す
る。

【００２６】このようにしてキャップ用ウェハ３０に対
しダイシングラインの内の未カットラインＬ６が粘着シ
ート３５ごとカットされる。尚、カットするラインＬ５
とＬ６とは、Ｌ６を先にカットしてもよい。

【００２７】このダイシング工程において、粘着シート
３５をキャップ用ウェハ３０に貼り付けた状態でカット
するので、図９の不要部３０ａがダイシングカット中に
飛散しセンサウェハ３２表面のパッシベーション膜やパ
ッドを損傷したりダイシングブレード３６が破損するこ
とが回避される。つまり、不要部３０ａは固定されてお
り、上述した不具合を未然に回避することができる。

【００２８】引き続き、粘着シート３５を分割されたキ
ャップ用ウェハ３０から剥がす。このとき、粘着シート
３５とともにキャップ不要部３０ａも除去され、図１０
のようにセンサウェハ３２上にキャップ（３０）が搭載
された形となる。このようにして粘着シート３５が剥が
されてキャップ用ウェハ３０から不要部３０ａが分離さ
れる。

【００２９】そして、図１１に示すように、ダイシング
ブレード３８を用いてセンサウェハ３２をダイシングラ
インに沿ってダイシングカットし、キャップが形成され
たセンサが一括して形成される（センサチップに分割さ
れる）。その結果、図１，２，３に示すセンサが製造さ
れる。

【００３０】このように本実施の形態では下記の特徴を
有する。 （イ）センサ素子ＥS が形成されたシリコン基板１に対
しキャップ２１（接合部材）が空隙２４をもって対向配
置された半導体加速度センサを製造するにあたり、接合
部材用板材としてのキャップ用ウェハ３０と素子側半導
体ウェハとしてのセンサチップ３２を接合し、キャップ
用ウェハ３０に対し縦横のダイシングラインの内の一方
のダイシングラインＬ５でカットし、キャップ用ウェハ
３０に粘着シート３５を貼り付け、キャップ用ウェハ３
０に対しダイシングラインの内の未カットラインＬ６で
粘着シート３５ごとカットし、粘着シート３５を剥がし
てキャップ用ウェハ３０から当該ウェハ３０での不要部
３０ａを分離し、センサウェハ３２を各チップ毎にダイ
シングカットした。よって、キャップ用ウェハ３０をキ
ャップと不要部とに分けるダイシングカット時に、不要
部３０ａが粘着シート３５に貼り付けられた状態（支持
された状態）でカットするので、不要部３０ａがダイシ
ングカット中に飛散し、センサウェハ３２表面のパッシ
ベーション膜やパッドを損傷したりダイシングブレード
３６が破損することが回避される。つまり、固定されて
いないキャップ不要部が飛散し、センサウェハ３２上に
形成されたパッド部やパッシベーション膜等にダメージ
を与えることなくキャップを形成することが可能とな
る。これにより、低コストかつ高歩留りで保護キャップ
２１を有する加速度センサを製造することができる。

【００３１】上述した実施の形態以外にも次のように実
施してもよい。キャップ２１の材質はシリコンを用いて
いるが、ガラス、セラミクス、樹脂等、後工程での熱処
理温度に耐えうる材料で素子への汚染等の問題のないも
のであればよく、コストや耐環境性を考慮して選定す
る。シリコンは、耐湿性が確保しやすく、ウェハとして
比較的低コストで安定して供給されるものである。尚、
キャップを透明にしたい場合には合成石英ガラスが適し
ている。

【００３２】又、図１５に示すように、回路素子が形成
された基板４０と回路素子が形成された基板４１とを接
合した構造の半導体装置に具体化してもよい。つまり、
ＬＳＩチップ４０とＬＳＩチップ４１とを接合層（Ａｕ
バンプ）４２，４３にて接合した構造の、いわゆる「Ｃ
ip Ｏn Ｃip」と称するマルチチップに適用してもよ
い。図１５においてＬＳＩチップ４０の面積よりもＬＳ
Ｉチップ４１の面積が方が小さく、製造の際に不要部を
除去する必要があり、この不要部除去のために上述した
技術を用いることができる。尚、図１５において符号４
４は電極パッド部である。

【００３３】又、加速度センサの他にも、ヨーレートセ
ンサ等にも適用できる。

【図面の簡単な説明】

【図１】 実施の形態におけるセンサの平面図。

【図２】 図１のＡ−Ａ断面図。

【図３】 図１のＢ−Ｂ断面図。

【図４】 加速度センサの製造工程を示す断面図。

【図５】 加速度センサの製造工程を示す断面図。

【図６】 加速度センサの製造工程を示す断面図。

【図７】 加速度センサの製造工程を示す断面図。

【図８】 加速度センサの製造工程を示す断面図。

【図９】 加速度センサの製造工程を示す断面図。

【図１０】 加速度センサの製造工程を示す断面図。

【図１１】 加速度センサの製造工程を示す断面図。

【図１２】 加速度センサの製造工程を示す平面図。

【図１３】 加速度センサの製造工程を示す平面図。

【図１４】 加速度センサの製造工程を示す平面図。

【図１５】 別例の半導体装置の断面図。

【符号の説明】

１…シリコン基板、２１…接合部材としてのキャップ、
２４…空隙、３０…接合部材用板材としてのキャップ用
ウェハ、３０ａ…不要部、３２…素子側半導体ウェハと
してのセンサウェハ、３５…粘着シート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 素子が形成された半導体基板に対し接合
   部材が空隙をもって対向配置された半導体装置の製造方
   法であって、 前記接合部材となる接合部材用板材と前記半導体基板と
   なる素子側半導体ウェハとを接合する第１工程と、 接合部材用板材に対し縦横のダイシングラインの内の一
   方のダイシングラインでカットする第２工程と、 接合部材用板材に粘着シートを貼り付ける第３工程と、 接合部材用板材に対しダイシングラインの内の未カット
   ラインで前記粘着シートごとカットする第４工程と、 前記粘着シートを剥がして接合部材用板材から当該板材
   での不要部を分離する第５工程と、 素子側半導体ウェハを各チップ毎にダイシングカットす
   る第６工程とを備えたことを特徴とする半導体装置の製
   造方法。