JPH09223563A

JPH09223563A - サージ吸収素子

Info

Publication number: JPH09223563A
Application number: JP6505996A
Authority: JP
Inventors: Heishichi Ikeda; 平七池田
Original assignee: HIGHTECH SYST KK
Current assignee: HIGHTECH SYST KK
Priority date: 1996-02-16
Filing date: 1996-02-16
Publication date: 1997-08-26

Abstract

(57)【要約】【目的】生産の容易な、面実装型のサージ吸収素子を
提供すること。【構成】本発明は基板２１の一平面にマイクロギャッ
プ２３に対向して一対の電極２２ａ、２４ａと２２ｂ、
２４ｂを設け、更にマイクロギャップを含む電極部をキ
ャップ２５又は蓋により気密に封止し、電極２２ａ、２
４ａと２２ｂ、２４ｂは、貫通孔２６ａ、２６ｂによ
り、裏面の電極２７ａ、２７ｂに接続してなるサージ吸
収素子に関するものである。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ギャップ式サージ吸収
素子に関し、特にプリント基板への自動実装の有利な、
サーフェスマウント型サージ吸収素子に関する。

［従来の技術］電話機、ファクシミリ等通信機器をサー
ジから保護するためのサージ吸収素子は、従来第１図に
示すように、ギャップ２を形成する一対の電極１ａ、１
ｂが円柱状の碍子表面に設けられ、碍子上の一対の電極
１ａ、１ｂ夫れ夫れにリード線付きキャップ電極３ａ）
３ｂを取り付け、ガラス管５で、気密に封止され、内部
は減圧された構造である。従来のギャップ式サージ吸収
素子は、第１図に於いて明らかなように、２５ｍｍ前
後のリード線４を有し、プリント基板への実装に当たっ
ては、リード線の適切な長さへの切断、曲げ加工が必要
となり、その後にプリント基板の穴にリード線を挿入し
半田付けするものであった。しかし、周知のように斯か
るプリント基板への実装着方法は、工数のかかる方法で
あり、多くの電子部品が面実装型のいわゆるサーフェス
マウント型電子部品へと移り変わって来ている。又これ
ら従来のサージ吸収素子は、円柱状の碍子表面の円周に
沿った加工工程があるため、生産性を上げるための障害
となり、原価を引き下げるための足かせなっていた。更
にサージ吸収時の放電によって発生する熱は、主に細い
リード線を経由して放熱されるため、熱抵抗が大きく結
果として、素子内の温度上昇を招き、素子の劣化特にギ
ャップ部の電極の劣化をもたらした。本発明は、実装が
容易で更に製造も容易で且つ長寿命な、ギャップ型サー
ジ吸収素子を提供することを目的としている。

［問題点を解決するための手段］本発明の要旨とするも
のは、基板の同一平面上に、相互に電気的に絶縁され、
ギャップを形成するように配置され、且つギャップ近傍
に於いて電気抵抗の高い電極部と、外部電極或いは端子
に通ずる比較的電気抵抗の低い電極部とより成る一対の
電極と、前記ギャップ及びギャップ周辺の前記一対の電
極を含み、前記基板の前記平面を覆う気密キャップ又は
蓋と、前記電極と基板裏面の電極とを接続する貫通孔と
を有することを特徴とするギャップ式サージ吸収素子で
ある。本発明では、従来円柱状碍子表面に設けられて、
ギャップを形成するように配置されていた一対の電極
を、平面基板上への配置とし、電極とギャップを覆うよ
うにして設けた、気密キャップにより放電空間を形成さ
せることにより、ギヤップ式サージ吸収素子主要部を構
成させることにより、同一基板上で整然と配列された素
子材料を、多数個或いは一括加工処理が出来、従来に比
較して極めて高い生産性が実現出来る。更にプリント基
板への面実装には同一平面上に形成された電極が必要で
あり、本発明では、基板に設けられた貫通孔を通して裏
面の電極に接続してあり、該電極を用いてプリント基板
に面実装が可能となる。更に、ギャップ近傍に於いて電
気抵抗の高い電極部と、裏面電極或いは端子に通ずる比
較的電気抵抗の低い電極部とより成る一対の電極により
構成されているため、放電開始後は高い電気抵抗のギャ
ップ部の電極に放電電流が流れにくく，ギャップ部への
放電電流集中が防止でき、電極の劣化が防止出来る。次
に本発明のサージ吸収素子を具体例によって説明する
が、本発明は、その説明に限定されるものではない。

［実施例１］第２図に、本発明にかかるサージ吸収素子
の一例を断面略図によって示す。ムライト、アルミナ等
絶縁基板２１主表面にスクリーン印刷等によって一対の
高い電気抵抗の電極部２２ａ、２２ｂ、を設け、一対の
電極２２ａ、２２ｂ間にギャップ２３を設けたものであ
る。ギャップ２３は、レーザーカット法或いはスクリー
ン印刷法によって行われる。前者はギャップ精度が高い
が生産性は低く、後者は生産性は高いが精度が低い欠点
があり、ギャップが大きい場合は印刷・焼成法が有利で
あり、ギャップが小さい場合は、レーザーカット法が有
効である。電極２２ａと２２ｂに接続された、低い電気
抵抗の電極部２４ａ、２４ｂは、外部接続端子への接続
の働きと、ギャップ２３での放電開始後、放電が伸展
し、電極２４ａ、２４ｂ間でも放電が生じ、サージが吸
収される。電極２４ａ、２４ｂは、電極２２ａ、２２ｂ
と同様、印刷・焼成によって形成することが有効であ
る。一対の電極を覆うように気密キャップ２５が設けら
れ電極を有する基板との間に密閉空間２８を形成してい
る。気密キャップ２５は、コバール等金属或いはガラ
ス、セラミックが好適である。又気密キャップ２５の基
板２１面への封着には、ガラスフリット、熔融ガラスが
好適であるが、金属キャップなどの場合、半田を利用す
ることも可能である。この場合、半田による電極２４ａ
と２４ｂの短絡を防止するため、電極２４ａと２４ｂ表
面をガラス膜等絶縁膜で覆う事が必要である。半田付け
部の基板表面には、予め半田付け可能な銀パラジウム、
モリブデン合金、タングステン合金等導電体膜を、スク
リーン印刷・焼成法或いは、蒸着法、スパッタリング
法、ＣＶＤ（ケミカルベーパーデポジション）等によっ
て形成しておくことが望ましい。更に封着用半田として
は、サージ吸収素子の面実装のときの半田熔融温度に於
いて、熔融しない高温半田を用いることが望ましい。気
密キャップ２５を基板２１面上に封着するには、ガラス
フリット、半田等の封着材料が有効である。更に気密キ
ャップ封着時は、真空排気し、その状態で或いはアルゴ
ンガス等で一部置換したのち所定の圧力下において加熱
し、ガラスフリット或いは熔融ガラス、半田等によって
封着する。上記電極２４ａ、２４ｂは基板２１に設けた
貫通孔２６の導体によって基板裏面の電極２７ａ、２７
ｂに夫れ夫れ接続されている。以上の説明によって明ら
かなように、面実装可能なサージ吸収素子が可能とな
る。更にかかる素子がスクリーン印刷技術等量産性の高
い膜形成技術が活用できる結果、実装面で有利な面実装
型サージ吸収素子が、高い量産性のもとで得られる事も
明らかである。更にギャップ部で開始する放電は、電極
上を伸展し、２４ａと２４ｂに達する、この時ギャップ
２３近傍の電極２２ａ、２２ｂは高抵抗電極であるた
め、放電電流は流れにくくなり、ギャップ部に放電が集
中せず、ギャップに対向する電極の放電による劣化から
防止出来る。さらに基板２１全面と、基板に被着した電
極とを経由して放熱が容易となり、これによってサージ
吸収素子としての長寿命化が達成できた。この場合は、
高い電気抵抗の電極部２２ａと２２ｂは、抵抗膜を印刷
・焼成による抵抗膜により形成し、低い電気抵抗の電極
部２４ａと２４ｂは、印刷・焼成による導電膜により形
成することも可能であり、かかる場合は印刷によりパタ
ーン化が可能であり、エッチング処理は不要となる。

［実施例２］前記実施例において一対の電極２２ａ、２
２ｂ、２４ａ、２４ｂは、印刷・焼成、即ち厚膜技術に
よって説明したが、これら電極の形成方法として、薄膜
技術を適用しても有効であり、本発明の趣旨を損なうも
のではない。即ち一対の電極２２ａ、２２ｂ形成方法と
して、電子ビーム蒸着方法、スパッタリング法、ＣＶＤ
法（ケミカルベーバーデポジション）法、イオンプレー
ティング法等によって、タングステン、モリブデン、タ
ンタル等高融点で且つ抵抗の高い材料によって、高い電
気抵抗の電極部２２ａ、２２ｂを形成し、コバール、ニ
ッケル、銅等によって低い電気抵抗の電極部２４ａ、２
４ｂを形成することによって、本発明が実現できる。か
かる薄膜を用いた場合、ギャップ２３の形成には、レー
ザーカット法とフォトエッチング法が有効である。特に
フォトエッチング法の場合、１ミクロン前後の高精度の
ギャップ幅制御が可能なメリットがある。更に薄膜の場
合は、実施例１で述べた厚膜の場合の１０数ミクロンか
ら数十ミクロンの厚膜に対して、膜の厚さが数ミクロン
程度以下と薄いため、電極部と基板表面との段差が少な
く、気密封止作業が容易となるメリットがある。２６
ａ、２６ｂは電極２４ａ、２４ｂと裏面電極２７ａ、２
７ｂを導体によって接続貫通孔である。

［実施例３］前記実施例では電極部形成に、２種類の材
料を用いたが、第３図の断面略図に示すごとく、１種類
の材料で同様の効果が得られる。即ち高い電気抵抗の電
極部の形成は、基板上に被着された薄膜表面をエッチン
グ除去し、薄膜の抵抗を高くすることが可能であり、こ
れによって実現できる。図において、３２ａ、３２ｂは
被着した薄膜をエッチングし，電気抵抗を高くした電極
であり、３４ａ、３４ｂは被着したままの薄膜による電
極である。更に３１は基板、３３はギャップである。３
６ａ、３６ｂは電極３４ａ、３４ｂと裏面電極３７ａ、
３７ｂを導体によって接続貫通孔である。

［実施例４］実施例３と同様で、電極部形成に単一の材
料を使用する、他の実施例を示す断面略図である。本発
明に必要な、高い電気抵抗の電極部形成に関する、他の
実施例を示す。単一の層として形成した電極を、電極の
平面形状（或いは電極面積）を少なくすることによっ
て、高い電気抵抗の電極部を形成することが可能であ
る。第４図は、本発明にかかる他の実施例を示す平面図
であり、第４Ｂ図は、第４Ａ図ａ−ｂの断面略図であ
る。図において、４１は基板、４２ａと４２ｂは、一対
の電極であり、Ｗ、Ｍｏ等の材料よりなる数１０Åから
１０，０００Å薄膜或いは印刷・焼成した抵抗体よりな
る。本発明では、ギャップ４３近傍のこれら電極の一部
を除去し、電極の平面形状（或いは断面積）を少なく
し、抵抗を高めた構成である。図において、４９は、電
極の除去部であり、これにより、電極４４ａ、４４ｂか
らギャップ部に至る４２ａ、４２ｂ部の抵抗は高くな
り、これによって放電は、容易に電極４４ａと４４ｂに
進展し、ギャップ部の電極に放電電流が集中せず、電極
の寿命が延びることとなった。なおギャップ４３形成と
除去部４９の形成を、フォトエッチング方法によって実
施した場合、同一工程で一括して実施できる。また前記
実施例のごとくレーザーカッターで、連続工程として実
施することも可能である、しかしこの場合は、除去部外
周をレーザーで囲うように線状に除去すれば、囲われた
部分は周囲電極より分離されるので、除去したと同様な
効果が得られ、レーザー加工時間の短縮が可能となる。
無論エッチングによって除去部に相当する部分の周囲の
みをエッチング除去することも可能であり、これによっ
ても全く同様の効果が得られる。図において４６ａ、４
６ｂは電極４４ａ、４４ｂと裏面電極４７ａ、４７ｂを
導体によって接続貫通孔である。

［発明の効果］本発明のサージ吸収素子は、２本のリー
ド線を有する従来のサージ吸収素子に比較し、リード線
の無い面実装型のサージ吸収素子として、プリント基板
実装時の大幅な生産性向上が可能となったばかりでな
く、サージの印加時に発生する熱放散の改善更には、ギ
ャップ部への放電電流集中の防止によって、素子寿命の
改善されたサージ吸収素子を提供することが出来る。更
に従来のギャップ式サージ吸収素子生産で、変形しやす
いリード線の整列、転がり易い円柱状電極部とキャップ
及びガラス管等と、これらの整列したり取り扱うには自
動化が困難であり、自動化する場合は、莫大な投資が必
要であり、コストダウンの大きな障害であった。しかし
本発明によれば多面取り基板を用いて、同時に同一基板
上で、大量の素子に厚膜或いは薄膜形成技術によって電
極形成が可能となり、更に多面取り基板上での相互の素
子の位置関係は正確であるため、キャップとか蓋の装着
の時部品が簡単な治具によって整列しやすく、自動化も
容易となり、設備投資の低減と生産性の向上、それに基
づくコストダウンが可能となった。

【図面の簡単な説明】

【第１図】従来技術によるサージ吸収素子の断面略図、
図中１、１ｂは一対の電極、２はギャップ、５はガラス
管である。

【第２図】第１図は本発明にかかるサージ吸収素子の実
施例を示す、断面略図である。図中２１は基板、２２
ａ、２２ｂは高い電気抵抗の一対の電極、２３はギャッ
プ、２４ａ、２４ｂは２２ａ、２２ｂに連なる一対の電
極、２５はキャップ、２６ａ、２６ｂは電極２４ａ、２
４ｂと裏面の電極２７ａ、２７ｂとを導体でソレゾレ接
続する貫通孔であり、２８は密閉空間でである。

【第３図】本発明にかかる電極付基板の実施例の断面略
図であり、図中３１は基板、３２ａ、３２ｂは一対の高
い電気抵抗の電極、３３はギャップ、３４ａ、３４ｂは
電極３２ａ、３２ｂに連なる電極ある。３６ａ、３６ｂ
は電極３４ａ、３４ｂと裏面の電極３７ａ、３７ｂとを
導体でそれぞれ接続する貫通孔であり、２８は密閉空間
でである。

【第４図】本発明にかかる電極付基板の他の実施例を示
し、第４Ａ図は平面が第４Ｂ図は第４Ａ図ａ−ｂに沿っ
た断面略図であり、図中４１は基板、４２ａ、４２ｂは
高い電気抵抗の一対の電極、４３はマイクロギャップ、
４４ａ、４４ｂは電極２２ａ、２２ｂに連なる一対の電
極である。４９は、電極の除去部である。又３６は電極
３４ａ、３４ｂと裏面の電極３７ａ、３７ｂとを導体で
それぞれ接続する貫通孔であり、２８は密閉空間でであ
る。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年５月２３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【第１図】従来技術によるサージ吸収素子の断面略図、
図中１ａ、１ｂは一対の電極、２はギャップ、５はガラ
ス管である。

【第２図】第１図は本発明にかかるサージ吸収素子の実
施例を示す、断面略図である。図中２１は基板、２２
ａ、２２ｂは高い電気抵抗の一対の電極、２３はギャッ
プ、２４ａ、２４ｂは２２ａ、２２ｂに連なる一対の電
極、２５はキャップ、２６ａ、２６ｂは電極２４ａ、２
４ｂと裏面の電極２７ａ、２７ｂとを導体でそれぞれ接
続する貫通孔であり、２８は密閉空間でである。

【第３図】本発明にかかる電極付基板の実施例の断面略
図であり、図中３１は基板、３２ａ、３２ｂは一対の高
い電気抵抗の電極、３３はギャップ、３４ａ、３４ｂは
電極３２ａ、３２ｂに連なる電極ある。３６ａ、３６ｂ
は電極３４ａ、３４ｂと裏面の電極３７ａ、３７ｂとを
導体でそれぞれ接続する貫通孔である。

【第４Ａ図】本発明にかかる電極付基板の他の実施例を
示す平面図であり、４２ａ、４２ｂは高い電気抵抗の一
対の電極、４３はマイクロギャップ、４４ａ、４４ｂは
電極４２ａ、４２ｂに連なる一対の電極であり、更に４
９は、電極の除去部である。

【第４Ｂ図】本発明にかかる電極付基板の実施例第４Ａ
図のａ−ｂに沿った断面略図であり、図において４１は
基板、４２ａ、４２ｂは高い電気抵抗の一対の電極、４
３はマイクロギャップ、４４ａ、４４ｂは電極４２ａ、
４２ｂに連なる一対の電極である。４９は、電極の除去
部である。又４６ａと４６ｂは電極４４ａ、４４ｂと裏
面の電極４７ａ、４７ｂとを導体でそれぞれ接続する貫
通孔である。

Claims

【特許請求の範囲】

【請求項１】基板の同一平面上に、相互に電気的に絶
縁され、ギャップを形成するように配置され、且つギャ
ップ近傍に於いて電気抵抗の高い電極部と、外部電極或
いは端子に通ずる比較的電気抵抗の低い電極部とより成
る一対の電極と、前記ギャップ及びギャップ周辺の電気
抵抗の高い電極部と、比較的電気抵抗の低い電極部の一
部含み、前記基板の前記平面を覆う気密キャップ又は蓋
と、前記電極と基板裏面の一対の電極とを接続する貫通
孔とを有することを特徴とするギャップ式サージ吸収素
子。