JPH09223104A - 計算機システム、及びその調停方法 - Google Patents

計算機システム、及びその調停方法

Info

Publication number
JPH09223104A
JPH09223104A JP2712496A JP2712496A JPH09223104A JP H09223104 A JPH09223104 A JP H09223104A JP 2712496 A JP2712496 A JP 2712496A JP 2712496 A JP2712496 A JP 2712496A JP H09223104 A JPH09223104 A JP H09223104A
Authority
JP
Japan
Prior art keywords
bus
arbitration
signal
devices
arbitration device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2712496A
Other languages
English (en)
Other versions
JP3521166B2 (ja
Inventor
Ichiro Okabayashi
一郎 岡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP02712496A priority Critical patent/JP3521166B2/ja
Publication of JPH09223104A publication Critical patent/JPH09223104A/ja
Application granted granted Critical
Publication of JP3521166B2 publication Critical patent/JP3521166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 本発明は、バスの使用効率が低下することな
く、データ転送をリアルタイムに行える計算機システ
ム、及びその調停方法を提供することを目的とする。 【解決手段】 少なくとも第2の調停装置から第1の調
停装置に第2のバスの状態を示す状態信号を伝え、かつ
第1のバスに接続されたデバイスから第1の調停装置に
当該デバイスがデータ転送に使用するバスを示す外部使
用信号を伝える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ハードディスク、
メモリなどの周辺装置をそれぞれ接続した複数のバスを
有する計算機の接続構造(以下これを計算機システムと
呼ぶ)に係り、それらの周辺装置のバスの使用権を調停
してデータ転送を行う計算機システム、及びその調停方
法に関する。
【0002】
【従来の技術】近年、計算機システムは、多岐多様の用
途に応ずべく、1つのCPUに接続する周辺装置(以
下、デバイスという)の数を増加している。このため、
このような計算機システムでは、計算機システム内に複
数のバスを設けて、複数のデバイスを分散して各バスに
接続している。また、このような計算機システムでは、
複数のデバイスから1つのバスに使用要求が出された場
合、それらの複数のデバイスのうち1つのデバイスに当
該バスの使用を許可する必要があり、その使用権を調停
する調停装置をバス毎に設けている。
【0003】以下、従来の計算機システムとして、例え
ばCQ出版社発行、「Open DesignNo. 7, PCIバスの詳
細と応用へのステップ」、第54頁〜第57頁に記載さ
れた例について図12を参照して説明する。図12は、
従来の計算機システムの構成を示すブロック図である。
図12において、従来の計算機システム30は、CPU
34に間接的に接続される2つのPCIバス31、32
と、CPU34に直接的に接続されるホストバス33と
を有する。PCI(Peripheral Component Interconnec
t)バス31、32は、計算機システムのローカルバス
として最近よく使用されるものであり、ISA(Indust
ryStandard Architecture)などの従来のローカルバス
に比べてデータ転送を高速に行うことができる。PCI
バス31には、2つのマスタ・デバイス31a、31b
と1つのターゲット・デバイス31cとが接続され、P
CIバス32には、1つのマスタ・デバイス32aと2
つのターゲット・デバイス32b、32cとが接続され
ている。尚、上記マスタ・デバイスとは、接続されたバ
スへのデータ転送を自ら開始するコントローラ部(図示
せず)を、付加あるいは内蔵したハードディスク、グラ
フィックカードなどのデバイスのことをいう。また、タ
ーゲット・デバイスとは、上述のコントローラ部を有し
ない、すなわち接続されたバスにデータ転送を自ら開始
することができないメモリなどのデバイスのことをい
う。ホストバス33には、CPU34以外にキャッシュ
メモリ33a及びメインメモリ33bが接続されてい
る。CPU34は、ホストバス33を経由してこれらの
キャッシュメモリ33a及びメインメモリ33bにアク
セスする。また、2つのバスの間には、それらのバスを
互いに結合するブリッジ・デバイスが設けられている。
具体的には、PCI−PCI・ブリッジ35が、PCI
バス31とPCIバス32とに接続されてPCIバス3
1とPCIバス32とを互いに結合している。また、ホ
スト・ブリッジ36が、PCIバス31とホストバス3
3とに接続されてPCIバス31とホストバス33とを
互いに結合している。尚、これらのブリッジ・デバイス
は、上述のマスタ・デバイスと同様に接続されたバスへ
のデータ転送を自ら開始することができる。
【0004】また、従来の計算機システム30には、P
CIバス31、32の使用権を互いに独立してそれぞれ
調停する調停装置37、38が設けられている。各調停
装置とマスタ・デバイス及びブリッジ・デバイスとの間
には、接続されたバスの使用の要求信号をマスタ・デバ
イス及びブリッジ・デバイスから調停装置に伝える要求
信号線(以下、REQ#線と略称する)と、その使用の許可
信号を調停装置からマスタ・デバイス及びブリッジ・デ
バイスに与える許可信号線(以下、GNT#線と略称する)
とが、それぞれ設けられている。具体的には、調停装置
37には、REQ#線39a、39b、39c、及び39d
とGNT#線40a、40b、40c、及び40dとが、マ
スタ・デバイス31a、31b、PCI−PCI・ブリ
ッジ35、及びホスト・ブリッジ36との間にそれぞれ
設けられている。また、同様に、調停装置38には、RE
Q#線39e及び39fとGNT#線40e及び40fとが、
マスタ・デバイス32a及びPCI−PCI・ブリッジ
35との間にそれぞれ設けられている。これらのREQ#線
39a〜39f及びGNT#線40a〜40fは、共に負論
理に基づく信号線であり、要求信号及び許可信号は、例
えば当該信号線の電圧を0Vにすることにより活性化さ
れ、その電圧を5Vにすることにより非活性化される。
尚、下記説明において、要求信号あるいは許可信号を活
性化することをアサートする、要求信号あるいは許可信
号を非活性化することをネゲートするとそれぞれ略称す
る。また、調停装置37、38には、許可信号をアサー
トする優先度が予めそれぞれ設定されている。そして、
各調停装置37、38は、複数の要求信号が同時にアサ
ートされた場合に、その優先度に従って優先度の高いデ
バイスに対してのみ許可信号をアサートしてバスの使用
権を与える(詳細は後述)。尚、ホストバス33の使用
権の調停は、調停装置37、38と同一の調停装置(図
示せず)により行われる。
【0005】次に、従来の計算機システム30の動作に
ついて説明する。まず、1つのPCIバス内で完結する
データ転送の要求信号が、1つのマスタ・デバイスから
アサートされた場合について説明する。例えば、マスタ
・デバイス31aがPCIバス31を使用してターゲッ
ト・デバイス31cにデータ転送を行う場合、REQ#線3
9aの要求信号をアサートする。調停装置37は、この
要求信号を受けて許可を与える場合にはGNT#線40aの
許可信号をアサートする。その後、マスタ・デバイス3
1aは、PCIバス31を使用してターゲット・デバイ
ス31cにデータ転送を行う。次に、2つのPCIバス
31、32を使用するデータ転送の要求信号が、1つの
マスタ・デバイスからアサートされた場合について説明
する。例えば、マスタ・デバイス31aがターゲット・
デバイス32bにデータ転送を行う場合、まずマスタ・
デバイス31aが、上述のように、調停装置37からP
CIバス31の使用権を得る。そして、PCI−PCI
・ブリッジ35がバッファメモリを内蔵している場合
は、マスタ・デバイス31aはPCIバス31を使用し
てPCI−PCI・ブリッジ35にデータ転送を行い、
当該バッファメモリにデータを一旦格納する。その後、
PCI−PCI・ブリッジ35が、REQ#線39fの要求
信号をアサートする。調停装置38は、この要求信号を
受けて許可を与える場合にはGNT#線40fの許可信号を
アサートする。その後、PCI−PCI・ブリッジ35
は、PCIバス32を使用してターゲット・デバイス3
2bにデータ転送を行う。また、PCI−PCI・ブリ
ッジ35がバッファメモリを内蔵していない場合は、マ
スタ・デバイス31a及びPCI−PCI・ブリッジ3
5が、調停装置37及び38からPCIバス31及び3
2の使用権をそれぞれ得た後、マスタ・デバイス31a
は、PCI−PCI・ブリッジ35を経由してターゲッ
ト・デバイス32bにデータ転送を行う。
【0006】次に、従来の計算機システム30の調停方
法として、例えば調停装置37に対して複数のデバイス
から要求信号がアサートされた場合での調停方法につい
て以下に説明する。調停装置37には、上述したよう
に、許可信号をアサートする優先度が予め設定されてお
り、複数のデバイスから要求信号がアサートされた場合
には優先度の最も高いデバイスにのみその許可信号をア
サートし、残りのデバイスの許可信号はネゲートしたま
まとする。そのことにより、優先度の最も高いデバイス
が、PCIバス31を使用してデータ転送を行うことが
でき、PCIバス31の使用権が調停される。また、こ
の優先度は、一般的にはラウンドロビンと呼ばれる方式
が適用され、例えば調停装置37のクロック周期(例え
ば20MHz)に同期して全てのデバイスに対する各優先
度を順番に巡回している。
【0007】また、デバイスをグループ分けして優先度
を順番に巡回することにより、優先度に差をつけて調停
を行う調停方法も知られている。例えば、図13の
(a)に示すように、ホスト・ブリッジ36、PCI−
PCI・ブリッジ35、及びグループ1の順で優先度を
設定し、さらにグループ1内でマスタ・デバイス31
a、及びマスタ・デバイス31bの順番で優先度を設定
する。このことにより、図13の(b)に示すように、
全てのデバイスから常に要求信号がアサートされている
場合、ホスト・ブリッジ36及びPCI−PCI・ブリ
ッジ35をマスタ・デバイス31a、31bより優先し
て、優先度は順番に巡回する。また、特定のデバイスを
優先したい場合は、当該デバイスに固定の優先度を与
え、その要求信号がアサートされた場合、これを最優先
してその許可信号をアサートする方法もある。
【0008】
【発明が解決しようとする課題】上記の従来の計算機シ
ステム、及びその調停方法では、バス毎に設けられた各
調停装置が互いに独立してバスの各使用権を調停するの
で、2つのバスを使用してデータ転送を行う場合に、バ
スの使用効率が低下する恐れがあった。また、データ転
送をリアルタイムに行うことができないという問題点を
生じた。例えば、マスタ・デバイス31aからPCIバ
ス31、32を使用してターゲットデバイス32bにデ
ータ転送を行う場合、PCIバス31の使用権が調停装
置37により当該マスタ・デバイス31aに与えられた
としても、転送先のPCIバス32が使用中であればP
CI−PCI・ブリッジ35にPCIバス32の使用権
が与えられない。このため、マスタ・デバイス31aは
PCIバス32が開放されるまでデータ転送を待つ必要
があり、そのデータ転送をリアルタイムに行うことがで
きなかった。また、マスタ・デバイス31aがデータ転
送を停止している間、調停装置37はマスタ・デバイス
31aより優先度の低いデバイスに対してはその許可信
号をネゲートしているので、そのデバイスがデータ転送
を行えず、かつPCIバス31は使用されずにその使用
効率が低下した。
【0009】この発明は、以上のような問題点を解決す
るためになされたものであり、バスの使用効率が低下す
ることなく、データ転送をリアルタイムに行える計算機
システム、及びその調停方法を提供することを目的とす
る。
【0010】
【課題を解決するための手段】本発明の計算機システム
またはその調停方法は、少なくとも第2の調停装置から
第1の調停装置に、第2のバスの状態を示す状態信号を
伝え、かつ第1のバスに接続されたN個の各デバイス
が、そのデータ転送に使用するバスを示す外部使用信号
を第1の調停装置に伝える。このように構成することに
より、第1の調停装置は、第2のバスが使用中の場合
に、第1のバスで完結するデバイスのデータ転送を優先
的に行う。
【0011】
【発明の実施の形態】本発明の計算機システムでは、N
個(Nは1以上の整数)のデバイスを接続した第1のバ
ス、M個(Mは1以上の整数)のデバイスを接続した第
2のバス、前記第1のバスと前記第2のバスとを接続す
るブリッジ・デバイス、前記第1のバスの使用権を調停
する第1の調停装置、及び前記第2のバスの使用権を調
停する第2の調停装置、を有する計算機システムであっ
て、少なくとも前記第2の調停装置から前記第1の調停
装置に、前記第2のバスの状態を示す状態信号を伝える
状態信号線、及び少なくとも前記N個の各デバイスから
前記第1の調停装置に、前記N個のデバイスがデータ転
送に使用するバスを示す外部使用信号を伝えるN個の外
部使用信号線、を具備する。上記のように構成された計
算機システムでは、第2のバスの状態を示す状態信号を
第2の調停装置から第1の調停装置に伝えるので、第1
の調停装置は、第1のバスの状態だけでなく第2のバス
の状態もモニタすることができる。また、N個の各デバ
イスが、データ転送に使用するバスを示す外部使用信号
を第1の調停装置に伝えるので、第1の調停装置は、上
記各デバイスが第1及び第2のバスのうちどちらのバス
を使用するかについて判別することができる。その結
果、第1の調停装置は、第2のバスが使用中の場合に、
第1のバスで完結するデバイスのデータ転送を優先的に
行う。
【0012】さらに、他の発明の計算機システムは、少
なくとも前記第1の調停装置から前記第2の調停装置
に、前記第2のバスを開放状態とする優先使用要求信号
を伝える優先使用要求信号線を備えたものである。上記
のように構成された計算機システムでは、第2のバスを
開放状態とする優先使用要求信号を第1の調停装置から
第2の調停装置に伝えるので、第1のバスに接続された
デバイスを第2のバスに接続されたデバイスよりも優先
して、そのデータ転送をリアルタイムに行う。
【0013】さらに、他の発明の計算機システムは、前
記ブリッジ・デバイス、前記第1及び第2の調停装置を
一つの部品に一体的に構成したものである。上記のよう
に構成された計算機システムでは、ブリッジ・デバイス
と第1及び第2の各調停装置を接続する配線を省略する
ことができる。
【0014】本発明の計算機システムの調停方法は、N
個(Nは1以上の整数)のデバイスを接続した第1のバ
ス、M個(Mは1以上の整数)のデバイスを接続した第
2のバス、前記第1のバスと前記第2のバスとを接続す
るブリッジ・デバイス、前記第1のバスの使用権を調停
する第1の調停装置、及び前記第2のバスの使用権を調
停する第2の調停装置、を有する計算機システムの調停
方法であって、少なくとも前記第2の調停装置から前記
第1の調停装置に、前記第2のバスの状態を示す状態信
号を伝えるステップ、及び少なくとも前記N個の各デバ
イスから前記第1の調停装置に、前記N個のデバイスが
データ転送に使用するバスを示す外部使用信号を伝える
ステップを設けている。上記のような計算機システムの
調停方法により、第1の調停装置は、第2のバスが使用
中の場合に、第1のバスで完結するデバイスのデータ転
送を優先して行う。
【0015】さらに、他の発明の計算機システムの調停
方法は、少なくとも前記第1の調停装置から前記第2の
調停装置に、前記第2のバスを開放状態とする優先使用
要求信号を伝えるステップを設けている。上記のような
計算機システムの調停方法により、第1のバスに接続さ
れたデバイスを第2のバスに接続されたデバイスよりも
優先して、そのデータ転送をリアルタイムに行う。
【0016】
【実施例】以下、本発明の計算機システム、及びその調
停方法を示す好ましい実施例について図面を参照して説
明する。
【0017】《実施例1》図1は、本発明の実施例1で
ある計算機システムの構成を示すブロック図である。図
2は、図1に示した第1、第2の調停装置の具体的な構
成を示すブロック図である。図1において、計算機シス
テム10は、第1、第2のバス1a、1b、第1、第2
のバス1a、1bを互いに接続するブリッジ・デバイス
2、及び第1、第2のバス1a、1bの使用権をそれぞ
れ調停する第1、第2の調停装置3a、3bを有する。
第1、第2のバス1a、1bは、PCI(Peripheral C
omponent Interconnect)バスなどのローカルバスであ
り、例えば第1のバス1aが図示しないホストバスを経
由してCPU(図示せず)に接続される。また、第1の
バス1aには2つのマスタ・デバイス4a、4bが接続
され、第2のバス1bには2つのマスタ・デバイス4
c、4dが接続されている。これらのマスタ・デバイス
4a〜4dは、接続された各バス1a、1bへのデータ
転送を自ら開始するコントローラ部(図示せず)を設け
たハードディスク、グラフィックカードなどのデバイス
である。尚、第1、第2のバス1a、1bには、[従来
の技術]の欄に記載したターゲット・デバイスが接続さ
れるが、これらは第1、第2の調停装置3a、3bの調
停対象とならないので、その説明は省略する。ブリッジ
・デバイス2は、マスタ・デバイス4a〜4dと同様
に、接続された各バス1a、1bへのデータ転送を自ら
開始できるものであり、第1、第2の調停装置3a、3
bの両方の調停対象となるデバイスである。
【0018】第1の調停装置3aには、第1のバス1a
の使用の要求信号をマスタ・デバイス4a、4b、及び
ブリッジ・デバイス2から当該調停装置3aに伝える要
求信号線(以下、REQ線と略称する)5a、5b、及び
5cと、その使用の許可信号を当該調停装置3aからマ
スタ・デバイス4a、4b、及びブリッジ・デバイス2
に与える許可信号線(以下、GNT線と略称する)6a、
6b、及び6cとが、それぞれ設けられている。同様
に、第2の調停装置3bには、第2のバス1bの使用の
要求信号をマスタ・デバイス4c、4d、及びブリッジ
・デバイス2から当該調停装置3bに伝えるREQ線5
d、5e、及び5fと、その使用の許可信号を当該調停
装置3bからマスタ・デバイス4c、4d、及びブリッ
ジ・デバイス2に与えるGNT線6d、6e、及び6fと
が、それぞれ設けられている。また、第1の調停装置3
aとマスタ・デバイス4a、4bとの間には、外部使用
信号線(以下、EXT線と略称する)7a、7bがそれぞ
れ設けられている。これらのEXT線7a、7bは、マス
タ・デバイス4a、4bから第1の調停装置3aに外部
のバスである第2のバス1bの使用を伝える信号線であ
り、マスタ・デバイス4a、4bがブリッジ・デバイス
2を経由して第2のバス1bを使用してデータ転送をそ
れぞれ行う場合に、前記信号線7a、7bの外部使用信
号はそれぞれ活性化される。また、これらのEXT線7
a、7bは、各マスタ・デバイス4a、4bにおいて、
例えば上記コントローラ部に設けられた外部使用信号生
成回路11(図4)に接続されている。
【0019】ここで、図3及び図4を参照して外部使用
信号生成回路11について具体的に説明する。図3は本
発明の実施例1である計算機システムでのメモリマップ
を示す説明図であり、図4は同計算機システムのマスタ
・デバイスに内蔵された外部使用信号生成回路を示す回
路図である。計算機システム10では、図3に示すよう
に、ベースアドレス12aとリミットアドレス12bで
はさまれる所定のアドレスが、第1のバス1aに接続さ
れたマスタ・デバイス4a、4bなどの各デバイスに割
り当てられ、それ以外のアドレスが第2のバス1bに接
続されたマスタ・デバイス4c、4dなどの各デバイス
に割り当てられている。図4に示すように、外部使用信
号生成回路11は、ベースアドレス12aの値を格納し
たベースアドレスレジスタ13a、リミットアドレス1
2bの値を格納したリミットアドレスレジスタ13b、
ベースアドレス12aの値とデータ転送の転送先のアド
レスの値とを比較する第1の比較器14a、リミットア
ドレス12bの値と前記転送先のアドレスの値とを比較
する第2の比較器14b、及び第1、第2の比較器14
a、14bからの各比較結果の論理和をとるオアゲート
15で構成されている。尚、第1の比較器14aは、転
送先のアドレスの値がベースアドレス12aの値より小
さい場合に、信号線16aのLT信号を活性化してオア
ゲート15に伝える。また、第2の比較器14bは、転
送先のアドレスの値がリミットアドレス12bの値より
大きい場合に、信号線16bのGT信号を活性化してオ
アゲート15に伝える。オアゲート15は、LT信号及
びGT信号のいずれかの信号が活性化された場合に、EX
T線7aの外部使用信号を活性化して第1の調停装置3
aに伝える。このように構成することにより、第1の調
停装置3a(図1)は、マスタ・デバイス4a、4b
(図1)が外部の第2のバス1b(図1)を使用してデ
ータ転送を行うか否かを外部使用信号により判断するこ
とができる。例えば、マスタ・デバイス4aが第2のバ
ス1bに接続されたマスタ・デバイス4c(図1)にデ
ータ転送を行う場合、LT信号及びGT信号のいずれか
の信号が活性化され、オアゲート15は外部使用信号を
活性化して第1の調停装置3aに伝える。また、例えば
マスタ・デバイス4aが同じ第1のバス1bに接続され
たマスタ・デバイス4bにデータ転送を行う場合、LT
信号及びGT信号は活性化されず、オアゲート15は、
EXT線7aの外部使用信号を活性化せずに第1の調停装
置3aに伝える。
【0020】図1に戻って、第1の調停装置3aと第2
の調停装置3bとの間には、第2の調停装置3bから第
1の調停装置3aに第2のバス1bの状態を伝える状態
信号線(以下、SIT線と略称する)8が設けられてい
る。第2の調停装置3bは、例えば第2のバス1bが使
用中の場合に、状態信号を活性化して、SIT線8により
当該状態信号を第1の調停装置3aに伝える。
【0021】図2に示すように、第1、第2の調停装置
3a、3bには、優先度判定手段9a、9bがそれぞれ
設けられている。優先度判定手段9aには、上述のREQ
線5a〜5c、GNT線6a〜6c、EXT線7a、7b及び
SIT線8が接続されている。同様に、優先度判定手段9
bには、REQ線5d〜5f、GNT線6d〜6f、及びSIT
線8が接続されている。尚、これらREQ線5a〜5fな
どの信号線は、例えば正論理に基づく信号線であり、電
圧を5Vにすることにより要求信号などの信号は活性化
され、電圧を0Vにすることにより当該信号は非活性化
される。また、下記説明では、上述の各信号を活性化す
ることをアサートする、また信号を非活性化することを
ネゲートするとそれぞれ略称する。また、優先度判定手
段9a、9bには、許可信号をアサートする優先度が予
めそれぞれ設定されている。例えば、優先度判定手段9
aでは、優先度はマスタ・デバイス4a、マスタ・デバ
イス4b、及びブリッジ・デバイス2の順番に初期設定
される。この優先度は、ラウンドロビン方式を適用し、
所定の時間、例えば第1の調停装置3aのクロック周期
(例えば20MHZ)に応じて順番に巡回する。すなわ
ち、優先度は、図5に示すように、ステート1の時点で
はマスタ・デバイス4a、マスタ・デバイス4b、及び
ブリッジ・デバイス2の順であり、ステート2の時点で
はマスタ・デバイス4b、ブリッジ・デバイス2、及び
マスタ・デバイス4aの順である。さらに、ステート3
の時点では、優先度はブリッジ・デバイス2、マスタ・
デバイス4a、及びマスタ・デバイス4bの順となる。
【0022】次に、この計算機システム10の動作、及
び調停方法について説明する。まず、1つのバス内で完
結するデータ転送の要求信号が、1つのデバイスからア
サートされた場合について説明する。例えば、マスタ・
デバイス4aが第1のバス1aを使用してマスタ・デバ
イス4bにデータ転送を行う場合、マスタ・デバイス4
aはREQ線5aの要求信号をアサートする。第1の調停
装置3aは、この要求信号を受けて許可を与える場合に
はGNT線6aの許可信号をアサートする。その後、マス
タ・デバイス4aは、第1のバス1aを使用してマスタ
・デバイス4bにデータ転送を行う。
【0023】続いて、複数の要求信号が、複数のデバイ
スからアサートされた場合について図6を参照して説明
する。尚、下記説明においては、第1の調停装置3aで
の優先度は、図5に示したステート1の時点での順番、
すなわちマスタ・デバイス4a、マスタ・デバイス4
b、及びブリッジ・デバイス2の順番に設定されている
ものとする。図6は、図1に示した第1の調停装置の調
停方法を示すフローチャートである。図6に示すよう
に、第1の調停装置3aに複数のデバイスがその要求信
号をそれぞれアサートする(ステップ101)と、第1
の調停装置3aは、それらのデバイスのうち最も優先度
の高いマスタ・デバイス4aが、外部使用信号をアサー
トしているかどうかについて調べる(ステップ10
2)。マスタ・デバイス4aが外部使用信号をアサート
していない場合は、第1の調停装置3aは、当該マスタ
・デバイス4aに対して許可信号をアサートする(ステ
ップ103)。そのことにより、マスタ・デバイス4a
は、第1のバス1aを使用して当該バス1aに接続され
たデバイス、例えばマスタ・デバイス4bにデータ転送
を開始する。マスタ・デバイス4aが外部使用信号をア
サートしている場合は、第1の調停装置3aは、第2の
調停装置3bからの状態信号を調べることにより、第2
のバス1bの状態を調べる(ステップ104)。第2の
バス1bが使用されていない開放状態の場合は、第1の
調停装置3aは、マスタ・デバイス4aに対して許可信
号をアサートする(ステップ105)。そのことによ
り、マスタ・デバイス4aが、第1のバス1aを使用し
てブリッジ・デバイス2にデータ転送を開始する。そし
て、ブリッジ・デバイス2が、第2の調停装置3bから
第2のバス1bの使用権を得た後で、ブリッジ・デバイ
ス2がマスタ・デバイス4aからのデータを、例えばマ
スタ・デバイス4cに転送する。第2のバス1bが使用
中の場合は、第1の調停装置3aは、マスタ・デバイス
4aに対する許可信号をネゲートしたままで、かつ要求
信号をアサートしているその他のデバイスを上述の優先
度の順番に調べ、外部使用信号をアサートしていない最
も優先度の高いデバイスに対して許可信号をアサートす
る(ステップ106)。例えばマスタ・デバイス4b
が、要求信号をアサートし、かつ外部使用信号をアサー
トしていない場合は、第1の調停装置3aは当該マスタ
・デバイス4bに対して許可信号をアサートする。その
結果、マスタ・デバイス4aよりも優先度の低いマスタ
・デバイス4bが、第1のバス1aを使用して当該第1
のバス1aに接続されたマスタ・デバイス4aなどにデ
ータ転送を開始する。
【0024】以上のように、本実施例の計算機システム
10、及びその調停方法によれば、第1の調停装置3a
は、状態信号により第1のバス1aの状態だけでなく第
2のバス1bの状態もモニタすることができる。また、
第1の調停装置3aは、外部使用信号により要求信号を
アサートしているデバイスが第2のバス1bを使用して
データ転送を行うかどうかについて調べることができ
る。その結果、第1の調停装置3aは、第2のバス1b
が使用中の場合に、第2のバス1bを使用するデバイス
のデータ転送を保留して、第1のバス1aで完結するデ
バイスのデータ転送を優先的に行うことができる。この
ため、第1のバス1aの使用効率が低下することなく、
このバス1aで完結するデータ転送をリアルタイムに行
うことができる。
【0025】尚、第1、第2のバス1a、1bを非対
称、すなわち第1のバス1a側にのみEXT線7a、7b
を設け、かつ状態信号を第2の調停装置3bから第1の
調停装置3aに伝えるという上記の構成以外に、第2の
バス1b側にEXT線を設け、かつ状態信号を第1の調停
装置3aから第2の調停装置3bに伝える構成としても
よい。また、マスタ・デバイス4aが外部使用信号をア
サートしていることを判別した後で、第2のバス1bの
状態を調べる構成としたが、第2のバス1bの状態を調
べて第2のバス1bが使用中の場合に、マスタ・デバイ
ス4aが外部使用信号をアサートしているかどうかにつ
いて調べる構成としてもよい。
【0026】《実施例2》図7は、本発明の実施例2で
ある計算機システムの構成を示すブロック図である。図
8は、図7に示した第1、第2の調停装置の具体的な構
成を示すブロック図である。尚、計算機システム20の
構成において、第1、第2の調停装置3c、3dの間に
優先使用要求信号線(以下、INT線と略称する)21を
設けた点以外は、実施例1のものと全く同じであるの
で、それらの説明は省略する。実施例1との違いは、第
1の調停装置3cから第2の調停装置3dに優先使用要
求信号をINT線21により伝えて、第1のバス1aに接
続されたデバイス、例えばマスタ・デバイスを固定的に
常に最優先できるように構成した点である。すなわち、
図7に示すように、第1の調停装置3cと第2の調停装
置3dとの間には、SIT線8とともにINT線21が設けら
れている。このINT線21により、第1の調停装置3c
から第2の調停装置3dに優先使用要求信号が伝えられ
ると、第2の調停装置3dは第2のバス1bを開放状態
とする。その結果、マスタ・デバイス4aは、第2のバ
ス1bを使用して例えばマスタ・デバイス4cにデータ
転送を行うことができる。
【0027】また、第1の調停装置3cは、図8に示す
ように、第1のバス1aの使用権に対するデバイスの優
先度を判定する優先度判定手段9c、第2のバス1bへ
のデータ転送を優先するか否かを設定するための外部優
先モードレジスタ22、及び優先使用要求信号をINT線
21に出力する信号生成手段23で構成されている。優
先度判定手段9cは、実施例1に示した優先度判定手段
9aと同様に、REQ線5a〜5c、GNT線6a〜6c、EX
T線7a、7b及びSIT線8が接続されている。また、優
先度判定手段9cは、マスタ・デバイス4aから要求信
号及び外部使用信号がアサートされた場合、優先許可信
号を信号線24により信号生成手段23に出力する。外
部優先モードレジスタ22は、第2のバス1bへのデー
タ転送を優先する場合、優先モード信号を信号線25に
より信号生成手段23に出力する。信号生成手段23
は、優先許可信号及び優先モード信号を入力した場合、
優先使用要求信号をINT線21により第2の調停装置3
dに設けられた優先度判定手段9dに出力する。また、
第2の調停装置3dは、第2のバス1bの使用権に対す
るデバイスの優先度を判定する優先度判定手段9dが設
けられている。この優先度判定手段9dは、実施例1に
示した優先度判定手段9bと同様に、REQ線5d〜5
f、GNT線6d〜6f、及びSIT線8が接続されている。
また、優先度判定手段9dは、INT線21により優先使
用要求信号が伝えられた場合、GNT線6d、6eの許可
信号をネゲートし、GNT線6fの許可信号をアサートす
る。
【0028】優先度判定手段9cの優先度は、図9に示
すように、マスタ・デバイス4aを固定的に常に最優先
とし、マスタ・デバイス4bとブリッジ・デバイス2と
の間を順番に巡回する。すなわち、優先度は、ステート
1の時点ではマスタ・デバイス4a、マスタ・デバイス
4b、及びブリッジ・デバイス2の順であり、ステート
2の時点ではマスタ・デバイス4a、ブリッジ・デバイ
ス2、及びマスタ・デバイス4bの順である。また、優
先度判定手段9dの優先度は、図10に示すように、マ
スタ・デバイス4aを最優先とし、マスタ・デバイス4
c、4d、及びブリッジ・デバイス2の間で順番に巡回
する。尚、図10において、マスタ・デバイス4aの下
の(ブリッジ・デバイス2)及びブリッジ・デバイス2
の下の(マスタ・デバイス4b)と記載しているのは、
優先度判定手段9dのより正確な優先度を示すためであ
る。すなわち、マスタ・デバイス4a、4bが、第2の
バス1bを使用してデータ転送を行うにいずれの場合で
も、ブリッジ・デバイス2から優先度判定手段9dに対
して要求信号がアサートされるからである。
【0029】次に、本実施例の計算機システム20の調
停方法、すなわち複数の要求信号が複数のデバイスから
第1の調停装置3dにアサートされた場合について図1
1を参照して説明する。尚、下記説明においては、第1
の調停装置3cでの優先度は、図10に示したステート
1の時点での順番、すなわちマスタ・デバイス4a、マ
スタ・デバイス4b、及びブリッジ・デバイス2の順番
に設定されているものとする。また、外部優先モードレ
ジスタ22は、第2のバス1bへのデータ転送を優先し
ているものとする。図11は、図7に示した第1の調停
装置の調停方法を示すフローチャートである。図11に
示すように、第1の調停装置3aに複数のデバイスがそ
の要求信号をそれぞれアサートする(ステップ110)
と、第1の調停装置3aは、それらのデバイスのうち最
も優先度の高いマスタ・デバイス4aが要求信号をアサ
ートしているかどうかについて調べる(ステップ11
1)。マスタ・デバイス4aが、要求信号をアサートし
ていない場合は、第1の調停装置3aは、マスタ・デバ
イス4aに対する許可信号をネゲートし、かつ要求信号
をアサートしているその他のデバイスを上述の優先度の
順番に調べ、外部使用信号をアサートしていない最も優
先度の高いデバイスに対して許可信号をアサートする
(ステップ112)。例えばマスタ・デバイス4bが、
要求信号をアサートし、かつ外部使用信号をアサートし
ていない場合は、第1の調停装置3aは当該マスタ・デ
バイス4bに対して許可信号をアサートする。その結
果、マスタ・デバイス4aよりも優先度の低いマスタ・
デバイス4bが、第1のバス1aを使用して当該第1の
バス1aに接続されたマスタ・デバイス4aなどにデー
タ転送を開始する。次に、第1の調停装置3aは、マス
タ・デバイス4aが、外部使用要求信号をアサートして
いるかどうかについて調べる(ステップ113)。マス
タ・デバイス4aが外部使用信号をアサートしていない
場合は、第1の調停装置3aは、当該マスタ・デバイス
4aに対して許可信号をアサートする(ステップ11
4)。そのことにより、マスタ・デバイス4aは、第1
のバス1aを使用して当該バス1aに接続されたデバイ
ス、例えばマスタ・デバイス4bにデータ転送を開始す
る。マスタ・デバイス4aが外部使用信号をアサートし
ている場合は、第1の調停装置3aは、第2の調停装置
3bからの状態信号を調べることにより、第2のバス1
bの状態を調べる(ステップ115)。第2のバス1b
が使用されていない開放状態の場合は、第1の調停装置
3aは、マスタ・デバイス4aに対して許可信号をアサ
ートする(ステップ116)。そのことにより、マスタ
・デバイス4aが、第1のバス1aを使用してブリッジ
・デバイス2にデータ転送を開始する。そして、ブリッ
ジ・デバイス2が、第2の調停装置3bから第2のバス
1bの使用の許可信号を得た後で、ブリッジ・デバイス
2がマスタ・デバイス4aからのデータを、例えばマス
タ・デバイス4cに転送する。第2のバス1bが使用中
の場合は、第1の調停装置3aは、第2の調停装置3b
に対して優先使用要求信号をアサートする(ステップ1
17)。このことにより、第2の調停装置3は、GNT線
6d、6eの許可信号をネゲートして、第2のバス1b
を開放状態とする。また、この時、GNT線6fの許可信
号がアサートされ、ブリッジ・デバイス2に対して第2
のバス1bの使用の許可が与えられる。続いて、第1の
調停装置3aは、マスタ・デバイス4aに対して許可信
号をアサートする(ステップ118)。このことによ
り、マスタ・デバイス4aは、第1、第2のバス1a、
1bを使用してマスタ・デバイス4cにデータ転送を開
始する。
【0030】以上のように、本実施例の計算機システム
20、及びその調停方法によれば、第1の調停装置3a
から第2の調停装置3bに優先使用要求信号を出力する
ことにより、マスタ・デバイス4aなどの第1のバス1
aに接続されたデバイスを第2のバス1bに接続された
デバイスよりも優先して、そのデータ転送をリアルタイ
ムに行うことができる。
【0031】尚、優先使用要求信号を第1の調停装置3
aから第2の調停装置3bに伝えるという上記の構成以
外に、優先使用要求信号を第2の調停装置3bから第1
の調停装置3aに伝える構成としてもよい。
【0032】また、実施例1及び実施例2に示した計算
機システム10及び20において、第1の調停装置3
a、3c、第2の調停装置3b、3dとブリッジ・デバ
イス2とがそれぞれ別個の部品とした構成を示したが、
これらは一つの部品、例えばLSIに集積して構成しても
よい。このように構成することにより、外部の配線数を
低減し、計算機システムのコストを下げることができ
る。
【0033】
【発明の効果】本発明の計算機システムによれば、第2
のバスの状態を示す状態信号を第2の調停装置から第1
の調停装置に伝えるので、第1の調停装置は、第1のバ
スの状態だけでなく第2のバスの状態もモニタすること
ができる。また、第1のバスに接続されたN個の各デバ
イスがデータ転送に使用するバスを示す外部使用信号を
第1の調停装置に伝えるので、第1の調停装置は、上記
各デバイスが第1及び第2のバスの内どちらのバスを使
用するかについて判別することができる。その結果、第
1の調停装置は、第2のバスが使用中の場合に、第2の
バスを使用するデバイスのデータ転送を保留して、第1
のバスで完結するデバイスのデータ転送を優先的に行う
ことができる。このため、第1のバス1aの使用効率が
低下することなく、このバスで完結するデータ転送をリ
アルタイムに行うことができる。
【0034】また、他の発明の計算機システムによれ
ば、第2のバスを開放状態とする優先使用要求信号を第
1の調停装置から第2の調停装置に伝えるので、第1の
バスに接続されたデバイスを第2のバスに接続されたデ
バイスよりも優先して、そのデータ転送をリアルタイム
に行うことができる。
【0035】また、他の発明の計算機システムによれ
ば、ブリッジ・デバイスと第1及び第2の各調停装置と
を接続する配線を省略することができる。
【0036】また、本発明の計算機システムの調停方法
によれば、少なくとも第2の調停装置から第1の調停装
置に、第2のバスの状態を示す状態信号を伝えるステッ
プ、及び少なくともN個の各デバイスから第1の調停装
置に、N個のデバイスがデータ転送に使用するバスを示
す外部使用信号を伝えるステップを設けている。このた
め、第1の調停装置は、第2のバスが使用中の場合に、
第1のバスで完結するデバイスのデータ転送を優先して
行うことができる。
【0037】また、他の発明の計算機システムの調停方
法よれば、少なくとも第1の調停装置から第2の調停装
置に、第2のバスを開放状態とする優先使用要求信号を
伝えるステップを設けているので、第1のバスに接続さ
れたデバイスを第2のバスに接続されたデバイスよりも
優先して、そのデータ転送をリアルタイムに行うことが
できる。
【図面の簡単な説明】
【図1】本発明の実施例1である計算機システムの構成
を示すブロック図
【図2】図1に示した第1、第2の調停装置の具体的な
構成を示すブロック図。
【図3】本発明の計算機システムでのメモリマップを示
す説明図。
【図4】本発明の計算機システムでの外部使用信号生成
回路を示す回路図。
【図5】図1に示した第1の調停装置の優先度の巡回を
示す説明図。
【図6】本発明の実施例1である計算機システムの調停
方法を示すフローチャート。
【図7】本発明の実施例2である計算機システムの構成
を示すブロック図。
【図8】図7に示した第1、第2の調停装置の具体的な
構成を示すブロック図。
【図9】図7に示した第1の調停装置の優先度の巡回を
示す説明図。
【図10】図7に示した第2の調停装置の優先度の巡回
を示す説明図。
【図11】本発明の実施例2である計算機システムの調
停方法を示すフローチャート。
【図12】従来の計算機システムの構成を示すブロック
図。
【図13】図12に示した従来の調停装置の優先度の巡
回を示す説明図。
【符号の説明】
1a、1b バス 2 ブリッジ・デバイス 3a、3b、3c、3d 調停装置 4a、4b、4c、4d マスタ・デバイス 7a、7b 外部使用信号線 8 状態信号線 21 優先使用要求信号線

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 N個(Nは1以上の整数)のデバイスを
    接続した第1のバス、 M個(Mは1以上の整数)のデバイスを接続した第2の
    バス、 前記第1のバスと前記第2のバスとを接続するブリッジ
    ・デバイス、 前記第1のバスの使用権を調停する第1の調停装置、及
    び前記第2のバスの使用権を調停する第2の調停装置、 を有する計算機システムであって、 少なくとも前記第2の調停装置から前記第1の調停装置
    に、前記第2のバスの状態を示す状態信号を伝える状態
    信号線、及び少なくとも前記N個の各デバイスから前記
    第1の調停装置に、前記N個のデバイスがデータ転送に
    使用するバスを示す外部使用信号を伝えるN個の外部使
    用信号線、 を具備したことを特徴とする計算機システム。
  2. 【請求項2】 少なくとも前記第1の調停装置から前記
    第2の調停装置に、前記第2のバスを開放状態とする優
    先使用要求信号を伝える優先使用要求信号線を設けたこ
    とを特徴とする請求項1に記載の計算機システム。
  3. 【請求項3】 前記ブリッジ・デバイス、前記第1及び
    第2の調停装置を一つの部品に一体的に構成したことを
    特徴とする請求項1又は請求項2に記載の計算機システ
    ム。
  4. 【請求項4】 N個(Nは1以上の整数)のデバイスを
    接続した第1のバス、 M個(Mは1以上の整数)のデバイスを接続した第2の
    バス、 前記第1のバスと前記第2のバスとを接続するブリッジ
    ・デバイス、 前記第1のバスの使用権を調停する第1の調停装置、及
    び前記第2のバスの使用権を調停する第2の調停装置、 を有する計算機システムの調停方法であって、 少なくとも前記第2の調停装置から前記第1の調停装置
    に、前記第2のバスの状態を示す状態信号を伝えるステ
    ップ、及び少なくとも前記N個の各デバイスから前記第
    1の調停装置に、前記N個のデバイスがデータ転送に使
    用するバスを示す外部使用信号を伝えるステップ、 を具備したことを特徴とする計算機システムの調停方
    法。
  5. 【請求項5】 少なくとも前記第1の調停装置から前記
    第2の調停装置に、前記第2のバスを開放状態とする優
    先使用要求信号を伝えるステップ、 を具備したことを特徴とする請求項4に記載の計算機シ
    ステムの調停方法。
JP02712496A 1996-02-14 1996-02-14 計算機システム、及びその調停方法 Expired - Fee Related JP3521166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02712496A JP3521166B2 (ja) 1996-02-14 1996-02-14 計算機システム、及びその調停方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02712496A JP3521166B2 (ja) 1996-02-14 1996-02-14 計算機システム、及びその調停方法

Publications (2)

Publication Number Publication Date
JPH09223104A true JPH09223104A (ja) 1997-08-26
JP3521166B2 JP3521166B2 (ja) 2004-04-19

Family

ID=12212320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02712496A Expired - Fee Related JP3521166B2 (ja) 1996-02-14 1996-02-14 計算機システム、及びその調停方法

Country Status (1)

Country Link
JP (1) JP3521166B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296267A (ja) * 2002-04-02 2003-10-17 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム
JP2006085732A (ja) * 2005-11-04 2006-03-30 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296267A (ja) * 2002-04-02 2003-10-17 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム
US7337260B2 (en) 2002-04-02 2008-02-26 Nec Electronics Corporation Bus system and information processing system including bus system
JP2006085732A (ja) * 2005-11-04 2006-03-30 Nec Electronics Corp バスシステム及びバスシステムを含む情報処理システム

Also Published As

Publication number Publication date
JP3521166B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
US6272582B1 (en) PCI-PCI bridge allowing controlling of a plurality of PCI agents including a VGA device
US6006303A (en) Priority encoding and decoding for memory architecture
US7581054B2 (en) Data processing system
US6272580B1 (en) Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system
US5301282A (en) Controlling bus allocation using arbitration hold
JP4562107B2 (ja) 複数の仮想ダイレクトメモリアクセスチャネルをサポートするためのダイレクトメモリアクセスエンジン
US5901297A (en) Initialization mechanism for symmetric arbitration agents
JPH08297632A (ja) 分割トランザクション・バス・プロトコルを可能にするバスに対するアービトレーション方法及び装置
US6247087B1 (en) Bus system for shadowing registers
JP2004334552A (ja) バス接続回路及びバス接続システム
US5596749A (en) Arbitration request sequencer
US6804736B2 (en) Bus access arbitration based on workload
JP2006505054A (ja) ハイブリッド計算システムにおいて調停されたメモリバスを設けるためのシステムおよび方法
JP3521166B2 (ja) 計算機システム、及びその調停方法
US6973520B2 (en) System and method for providing improved bus utilization via target directed completion
US6026455A (en) Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system
US7310717B2 (en) Data transfer control unit with selectable transfer unit size
US7080176B2 (en) Bus control device and information processing system
JPH0793274A (ja) データ転送方式及びデータ転送装置
JPH0954748A (ja) コンピュータシステムおよびこのシステムに設けられるdmaコントローラ
JP3415474B2 (ja) バスブリッジ調停方式
JP2002366511A (ja) バス調停回路
JPH02207363A (ja) データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
JP2846999B2 (ja) マイクロプロセッサ
JP2004213142A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20040123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040123

LAPS Cancellation because of no payment of annual fees