JPH09219576A - チップコンデンサの実装方法 - Google Patents
チップコンデンサの実装方法Info
- Publication number
- JPH09219576A JPH09219576A JP8025079A JP2507996A JPH09219576A JP H09219576 A JPH09219576 A JP H09219576A JP 8025079 A JP8025079 A JP 8025079A JP 2507996 A JP2507996 A JP 2507996A JP H09219576 A JPH09219576 A JP H09219576A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- capacitor
- chip capacitor
- chip capacitors
- thin plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】
【課題】無線中継システム用ＰＬＬ(Phase Lock Loop)
モジュールにおけるループフィルタに使用されるコンデ
ンサは、高誘電率のセラミック系のコンデンサが用いら
れているが、通常、プリント基板等にチップ形状のコン
デンサを用いて実装する方法が採られている。この場
合、内部の積層構造やピエゾ効果のため機械的歪みによ
る容量変化や機械的振動によってＰＬＬの発振信号が乱
れることが分かった。 【解決手段】少なくとも一対のチップコンデンサを対称
となるごとく薄板の表裏に固着して且つ電気的に並列に
接続してなることを特徴とするチップコンデンサの実装
方法。
モジュールにおけるループフィルタに使用されるコンデ
ンサは、高誘電率のセラミック系のコンデンサが用いら
れているが、通常、プリント基板等にチップ形状のコン
デンサを用いて実装する方法が採られている。この場
合、内部の積層構造やピエゾ効果のため機械的歪みによ
る容量変化や機械的振動によってＰＬＬの発振信号が乱
れることが分かった。 【解決手段】少なくとも一対のチップコンデンサを対称
となるごとく薄板の表裏に固着して且つ電気的に並列に
接続してなることを特徴とするチップコンデンサの実装
方法。
Description
【０００１】
【発明の属する技術分野】本発明はプリント基板等の薄
板へのチップコンデンサの実装方法に関する。
板へのチップコンデンサの実装方法に関する。
【０００２】
【従来の技術】チップを薄板の両面に対称に装填する実
装方法として、抵抗等のチップを対称に装填する実装方
法が提案されている（特開平２ー２６７９９７号公
報）。この実装方法は、電磁誘導の影響を小さく抑える
ために提案されたもので、例えば薄板の曲げ等により歪
みが生じることにより、チップ等の出力が変化する場合
については何ら考慮するものではなかった。
装方法として、抵抗等のチップを対称に装填する実装方
法が提案されている（特開平２ー２６７９９７号公
報）。この実装方法は、電磁誘導の影響を小さく抑える
ために提案されたもので、例えば薄板の曲げ等により歪
みが生じることにより、チップ等の出力が変化する場合
については何ら考慮するものではなかった。
【０００３】
【発明が解決しようとする課題】例えば、携帯電話等に
使用される無線中継システム用ＰＬＬ(Phase Lock Loo
p)モジュールは、図４に示すように、水晶発振器１１か
ら１０〜数１０メガヘルツの基準となる一定の周波数ｆ
ｖがＰＦＣ１２(Phase Frequency Comparator)に与えら
れるともに、ＰＦＣ１２からループフィルタ１３を経て
ＶＣＯ１４(Voltage Controled Oscillator)に導入さ
れ、ＶＣＯ１４の出力の一部がＰＦＣ１２に戻されると
共に出力とされている。ループフィルタ１３は、図５に
示すように、抵抗１５の一端とアース１７との間にコン
デンサ１６を接続して構成される。ループフィルタ１３
に使用されるコンデンサ１６は、高周波に対応でき、か
つ、軽量小型が要求されるため、嵩が大きいマイカコン
デンサやノイズの大きい電解コンデンサは用いずに、高
誘電率のセラミック系のコンデンサが用いられていると
共に、図３に示すように、通常、プリント基板３等にチ
ップ形状のコンデンサを用いて実装する方法が採られて
いる。この場合には、内部の積層構造やピエゾ効果のた
め機械的歪みによる容量変化の可能性があると共に、機
械的振動によってＰＬＬの発振信号が乱れることが分か
った。
使用される無線中継システム用ＰＬＬ(Phase Lock Loo
p)モジュールは、図４に示すように、水晶発振器１１か
ら１０〜数１０メガヘルツの基準となる一定の周波数ｆ
ｖがＰＦＣ１２(Phase Frequency Comparator)に与えら
れるともに、ＰＦＣ１２からループフィルタ１３を経て
ＶＣＯ１４(Voltage Controled Oscillator)に導入さ
れ、ＶＣＯ１４の出力の一部がＰＦＣ１２に戻されると
共に出力とされている。ループフィルタ１３は、図５に
示すように、抵抗１５の一端とアース１７との間にコン
デンサ１６を接続して構成される。ループフィルタ１３
に使用されるコンデンサ１６は、高周波に対応でき、か
つ、軽量小型が要求されるため、嵩が大きいマイカコン
デンサやノイズの大きい電解コンデンサは用いずに、高
誘電率のセラミック系のコンデンサが用いられていると
共に、図３に示すように、通常、プリント基板３等にチ
ップ形状のコンデンサを用いて実装する方法が採られて
いる。この場合には、内部の積層構造やピエゾ効果のた
め機械的歪みによる容量変化の可能性があると共に、機
械的振動によってＰＬＬの発振信号が乱れることが分か
った。
【０００４】そこで、本発明者は図６に示すような回路
を構成して種々検討した。すなわち、ストレージオシロ
スコープ２３の一端は、アース２６に接続するととも
に、他端は、１ＭΩのプローブ２４とビニール線２５と
を介して２つのチップコンデンサ２１、２２が並列に接
続しているとともに、抵抗２７とビニール線２８を介し
て直流電源２９に接続している。直流電源２９は、電圧
を自由に調節しうる可変電源で、他端は、アース２６に
接続しているとともに、チップコンデンサ２１、２２の
他端もアース２６に接続している。そして、図３に示す
ような従来技術では、例えば薄板の曲げによって生じる
チップコンデンサ２１、２２の出力の変化をどうすれ
ば、抑えることが出来るかを突き止め、本願発明を為す
に至った。
を構成して種々検討した。すなわち、ストレージオシロ
スコープ２３の一端は、アース２６に接続するととも
に、他端は、１ＭΩのプローブ２４とビニール線２５と
を介して２つのチップコンデンサ２１、２２が並列に接
続しているとともに、抵抗２７とビニール線２８を介し
て直流電源２９に接続している。直流電源２９は、電圧
を自由に調節しうる可変電源で、他端は、アース２６に
接続しているとともに、チップコンデンサ２１、２２の
他端もアース２６に接続している。そして、図３に示す
ような従来技術では、例えば薄板の曲げによって生じる
チップコンデンサ２１、２２の出力の変化をどうすれ
ば、抑えることが出来るかを突き止め、本願発明を為す
に至った。
【０００５】
【課題を解決するための手段】本発明は、チップコンデ
ンサの実装方法は、少なくともほぼ同容量のチップコン
デンサを対称となるごとくプリント回路板等の薄板の表
裏に固着して且つ並列に接続するものである。また、一
対を構成する２つのチップコンデンサの容量は、同容量
であることが望ましいが、異なる容量であってもその容
量比率が０．７０〜１．４３の範囲では、実施可能であ
る。更に、チップコンデンサは、積層セラミックコンデ
ンサでは、その効果が顕著であり、薄板は可撓性のある
プリント基板であっても差し支えない。
ンサの実装方法は、少なくともほぼ同容量のチップコン
デンサを対称となるごとくプリント回路板等の薄板の表
裏に固着して且つ並列に接続するものである。また、一
対を構成する２つのチップコンデンサの容量は、同容量
であることが望ましいが、異なる容量であってもその容
量比率が０．７０〜１．４３の範囲では、実施可能であ
る。更に、チップコンデンサは、積層セラミックコンデ
ンサでは、その効果が顕著であり、薄板は可撓性のある
プリント基板であっても差し支えない。
【０００６】
【発明の実施の形態】本発明は、チップコンデンサの実
装方法は、ほぼ同容量の一対のチップコンデンサを対称
となるごとく薄板の表裏に固着して且つ電気的に並列に
接続するもので、このように配置することによって、機
械的なストレスの方向が圧縮方向と引張方向とが逆にな
ってそれぞれの出力変化を打ち消し合うので、いわば、
補償しあうことになり、結果的には安定した出力を維持
するものである。また、一対のチップコンデンサは、そ
の容量比率が０．７０〜１．４３の範囲では、安定した
出力が期待できるものである。更に、チップコンデンサ
は、曲げに容量変化が大きい積層セラミックコンデンサ
では、その効果が顕著に期待出来るものである。又更
に、薄板が可撓性のあるプリント基板の場合にも、曲げ
によるそれぞれのチップコンデンサの容量の変化は互い
に補償しあうので、対となったチップコンデンサの出力
は安定している。
装方法は、ほぼ同容量の一対のチップコンデンサを対称
となるごとく薄板の表裏に固着して且つ電気的に並列に
接続するもので、このように配置することによって、機
械的なストレスの方向が圧縮方向と引張方向とが逆にな
ってそれぞれの出力変化を打ち消し合うので、いわば、
補償しあうことになり、結果的には安定した出力を維持
するものである。また、一対のチップコンデンサは、そ
の容量比率が０．７０〜１．４３の範囲では、安定した
出力が期待できるものである。更に、チップコンデンサ
は、曲げに容量変化が大きい積層セラミックコンデンサ
では、その効果が顕著に期待出来るものである。又更
に、薄板が可撓性のあるプリント基板の場合にも、曲げ
によるそれぞれのチップコンデンサの容量の変化は互い
に補償しあうので、対となったチップコンデンサの出力
は安定している。
【０００７】
【実施例】図１及び図２は、本願発明のチップコンデン
サの実装状態を示すもので、斜線箇所は、薄板であるプ
リント基板３の表面に形成されている導電エリア６、７
とアース２６であり、その他の部分は、プリント基板の
表面が露出した絶縁エリア５である。いま、絶縁箇所を
跨ぐように、抵抗８とチップコンデンサ１、２がプリン
ト基板３に装填されている。ここで、２つのチップコン
デンサはその容量がほぼ同じものが望ましいが、一面に
は、容量が０．４７μＦのチップコンデンサ１とプリン
ト基板３を挟んで対称となる同じ位置の他面には、容量
が０．３３μＦのチップコンデンサ２とが並列に接続す
るようにスルーホール４を介して端子１'は２'と、ま
た、端子１"は２"とそれぞれ固着され電気的に接続され
ている。
サの実装状態を示すもので、斜線箇所は、薄板であるプ
リント基板３の表面に形成されている導電エリア６、７
とアース２６であり、その他の部分は、プリント基板の
表面が露出した絶縁エリア５である。いま、絶縁箇所を
跨ぐように、抵抗８とチップコンデンサ１、２がプリン
ト基板３に装填されている。ここで、２つのチップコン
デンサはその容量がほぼ同じものが望ましいが、一面に
は、容量が０．４７μＦのチップコンデンサ１とプリン
ト基板３を挟んで対称となる同じ位置の他面には、容量
が０．３３μＦのチップコンデンサ２とが並列に接続す
るようにスルーホール４を介して端子１'は２'と、ま
た、端子１"は２"とそれぞれ固着され電気的に接続され
ている。
【０００８】この２つのチップコンデンサ１、２は、並
列に接続されているので、全容量として回路に適合すれ
ばよく、２つチップコンデンサ１、２は、どちらの面に
取り付けても一向に差し支えない。また、２つのチップ
コンデンサの容量の比率は、０．７０〜１．４３の範囲
（０．３３μＦ／０．４７μＦ〜０．４７μＦ／０．３
３μＦ）であれば、実用上差し支えないことを確認し
た。特に、チップコンデンサが積層セラミックコンデン
サの場合、ピエゾ効果により曲げによる容量の変化が顕
著であるが、薄板であるプリント基板の裏表に実装して
いることによって、薄板が曲げられてもチップコンデン
サは互いに補償しあうことになるので、チップコンデン
サの出力は安定している。
列に接続されているので、全容量として回路に適合すれ
ばよく、２つチップコンデンサ１、２は、どちらの面に
取り付けても一向に差し支えない。また、２つのチップ
コンデンサの容量の比率は、０．７０〜１．４３の範囲
（０．３３μＦ／０．４７μＦ〜０．４７μＦ／０．３
３μＦ）であれば、実用上差し支えないことを確認し
た。特に、チップコンデンサが積層セラミックコンデン
サの場合、ピエゾ効果により曲げによる容量の変化が顕
著であるが、薄板であるプリント基板の裏表に実装して
いることによって、薄板が曲げられてもチップコンデン
サは互いに補償しあうことになるので、チップコンデン
サの出力は安定している。
【０００９】
【発明の効果】薄板であるプリント基板の裏表に実装し
ているチップコンデンサは、補強の役目をし、これによ
ってプリント基板の曲げを低減するとともに、２つのチ
ップコンデンサは、それぞれ逆方向の力を受けるため、
全体としてその効果がキャンセルされ、結果的には、チ
ップコンデンサの衝撃による電圧変化を１／１００以下
に低減しうることはけだし大である。
ているチップコンデンサは、補強の役目をし、これによ
ってプリント基板の曲げを低減するとともに、２つのチ
ップコンデンサは、それぞれ逆方向の力を受けるため、
全体としてその効果がキャンセルされ、結果的には、チ
ップコンデンサの衝撃による電圧変化を１／１００以下
に低減しうることはけだし大である。
【図面の簡単な説明】
【図１】本発明の実施例におけるチップコンデンサの実
装を示す平面図である。
装を示す平面図である。
【図２】本発明の実施例における図１の側面図である。
【図３】従来例におけるチップコンデンサの実装を示す
平面図である。
平面図である。
【図４】無線中継用ＰＬＬモジュールの構成を示す系統
図である。
図である。
【図５】ループフィルタの構成を示す配線図である。
【図６】実験用回路の構成を示す配線図である。
１、２、１６、２１、２２：チップコンデンサ １'、１"、２'、２":電極 ３：プリント基板 ４：スルーホール ５：絶縁エリア ６、７：導電エリア ８、１５、２７：抵抗 ９、１０、２５、２８：ビニール線 １１：水晶発振器 １２：ＰＦＣ １３：ループフィルタ １４：ＶＣＯ ２３：ストレージオシロスコープ ２４：プローブ ２６：アース ２９：直流電源
Claims (4)
- 【請求項１】少なくとも一対のチップコンデンサを対称
となるごとく薄板の表裏に固着して且つ並列に接続して
なることを特徴とするチップコンデンサの実装方法。 - 【請求項２】一対のチップコンデンサは、その容量比率
が０．７０〜１．４３である請求項１に記載のチップコ
ンデンサの実装方法。 - 【請求項３】チップコンデンサは、積層セラミックコン
デンサである請求項１又は請求項２に記載のチップコン
デンサの実装方法。 - 【請求項４】薄板はプリント基板である請求項１乃至請
求項３のいずれか１項に記載のチップコンデンサの実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025079A JPH09219576A (ja) | 1996-02-13 | 1996-02-13 | チップコンデンサの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025079A JPH09219576A (ja) | 1996-02-13 | 1996-02-13 | チップコンデンサの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219576A true JPH09219576A (ja) | 1997-08-19 |
Family
ID=12155927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025079A Pending JPH09219576A (ja) | 1996-02-13 | 1996-02-13 | チップコンデンサの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017342A1 (ja) * | 2002-08-16 | 2004-02-26 | Fujitsu Limited | コンデンサ回路及びコンデンサ回路の実装方法 |
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
-
1996
- 1996-02-13 JP JP8025079A patent/JPH09219576A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| US7206371B2 (en) | 1999-01-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| WO2004017342A1 (ja) * | 2002-08-16 | 2004-02-26 | Fujitsu Limited | コンデンサ回路及びコンデンサ回路の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127792B2 (ja) | Ｌｃ共振器およびｌｃフィルタ | |
| JP2000232030A (ja) | 積層セラミックコンデンサの回路基板実装方法及び回路基板 | |
| JPH05315885A (ja) | チップ型発振子およびこの発振子を用いた発振回路 | |
| US5925971A (en) | Piezoelectric resonator and electronic component containing same | |
| JP3126155B2 (ja) | 高周波フィルタ | |
| JPH09219576A (ja) | チップコンデンサの実装方法 | |
| JP2003324030A (ja) | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 | |
| EP0874454A1 (en) | Piezoelectric resonator and electronic component device using the same | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP3271538B2 (ja) | 圧電共振子およびそれを用いた電子部品 | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JPH0638489Y2 (ja) | フィルタ | |
| EP0800268A2 (en) | Piezoelectric resonator and electronic component using the same | |
| JPS6314525B2 (ja) | ||
| JP3147795B2 (ja) | 電子部品およびラダーフィルタ | |
| JPH1093380A (ja) | 圧電共振子およびそれを用いた電子部品 | |
| JPS639673B2 (ja) | ||
| JPH03165613A (ja) | 圧電部品 | |
| JPS60100802A (ja) | 分布定数型フイルタ | |
| JPS63148610A (ja) | 四端子構造コンデンサ | |
| JPH0510416Y2 (ja) | ||
| JPH088673A (ja) | 電圧可変共振器 | |
| EP0907243A2 (en) | Electronic component and ladder filter | |
| JP2000101384A (ja) | 圧電共振子およびこの圧電共振子を用いた圧電部品 | |
| JPH06204708A (ja) | 誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050809 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060322 |