JPH09214805A - クランプ回路とこれを用いた画像信号処理回路 - Google Patents
クランプ回路とこれを用いた画像信号処理回路Info
- Publication number
- JPH09214805A JPH09214805A JP8015673A JP1567396A JPH09214805A JP H09214805 A JPH09214805 A JP H09214805A JP 8015673 A JP8015673 A JP 8015673A JP 1567396 A JP1567396 A JP 1567396A JP H09214805 A JPH09214805 A JP H09214805A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- circuit
- switch
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 クランプ回路に混入する信号系のノイズの悪
影響を除去することを課題とする。 【解決手段】 信号入力端とクランプスイッチ間にクラ
ンプ信号に同期してオン・オフする第１のスイッチが接
続され、前記第１のスイッチと並列に前記信号入力端と
前記クランプスイッチ間に前記クランプ信号に同期して
オン・オフする第２のスイッチとローパスフィルタ回路
が直列に接続されていることを特徴とする。また、この
クランプ回路を画像信号処理回路に用いたことを特徴と
する。
影響を除去することを課題とする。 【解決手段】 信号入力端とクランプスイッチ間にクラ
ンプ信号に同期してオン・オフする第１のスイッチが接
続され、前記第１のスイッチと並列に前記信号入力端と
前記クランプスイッチ間に前記クランプ信号に同期して
オン・オフする第２のスイッチとローパスフィルタ回路
が直列に接続されていることを特徴とする。また、この
クランプ回路を画像信号処理回路に用いたことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、クランプ回路に関
し、特にビデオ信号の輝度信号の変動を安定化する機能
等を有するクランプ回路及びこれを用いる画像信号処理
回路に関する。
し、特にビデオ信号の輝度信号の変動を安定化する機能
等を有するクランプ回路及びこれを用いる画像信号処理
回路に関する。
【０００２】
【従来の技術】従来、テレビ信号などの同期信号を安定
して取り出すためには、同期信号が常に正又は負の最大
値を持つことから、その電圧をクランプしてそのクラン
プ電圧との比較により尖頭値を検出したり、垂直信号の
場合は低周波成分を含むため積分回路によって他の信号
と区別する。クランプ回路は映像信号のＤＣ成分再生な
ど応用の広い回路である。特に、ビデオ信号をＣ結合に
より増幅する場合、次段の入力インピーダンスとＣ結合
のＣとでハイパスフィルターを構成するため、波形のＤ
Ｃレベルを失って波形の完全伝送が行われない。これを
防ぐため、クランプ回路が必要となる。
して取り出すためには、同期信号が常に正又は負の最大
値を持つことから、その電圧をクランプしてそのクラン
プ電圧との比較により尖頭値を検出したり、垂直信号の
場合は低周波成分を含むため積分回路によって他の信号
と区別する。クランプ回路は映像信号のＤＣ成分再生な
ど応用の広い回路である。特に、ビデオ信号をＣ結合に
より増幅する場合、次段の入力インピーダンスとＣ結合
のＣとでハイパスフィルターを構成するため、波形のＤ
Ｃレベルを失って波形の完全伝送が行われない。これを
防ぐため、クランプ回路が必要となる。
【０００３】ここで、従来のクランプ回路について、回
路図を図６に示して説明する。図６において、クランプ
パルスφ4を印加し一定期間スイッチＳＷが導通して、
出力電位をバイアス電位Ｖcに固定する。このときコン
デンサーＣはスイッチＳＷと信号源抵抗Ｒsを通して充
電される。スイッチＳＷがオフのとき、コンデンサＣの
電荷は負荷インピーダンスＲLを通して放電される。こ
の放充電電荷は常に等しいから、信号源抵抗Ｒsとスイ
ッチ内部抵抗ｒsが大きいと、電圧低下を生じ充分波形
が再生されない。一方負荷インピーダンスＲLは大きい
ほどよいが、時定数ＣＲLでサグが生じるので信号波形
により決定される。通常スイッチオンの時間Ｔonとスイ
ッチオフの時間Ｔoffとの関係が、 （Ｔon／Ｔoff）・（ＲL／Ｒs）＞１０ であれば、あまり問題はない。本クランプ回路には、い
わゆる尖頭値クランプと同期クランプが代表的な回路で
ある。
路図を図６に示して説明する。図６において、クランプ
パルスφ4を印加し一定期間スイッチＳＷが導通して、
出力電位をバイアス電位Ｖcに固定する。このときコン
デンサーＣはスイッチＳＷと信号源抵抗Ｒsを通して充
電される。スイッチＳＷがオフのとき、コンデンサＣの
電荷は負荷インピーダンスＲLを通して放電される。こ
の放充電電荷は常に等しいから、信号源抵抗Ｒsとスイ
ッチ内部抵抗ｒsが大きいと、電圧低下を生じ充分波形
が再生されない。一方負荷インピーダンスＲLは大きい
ほどよいが、時定数ＣＲLでサグが生じるので信号波形
により決定される。通常スイッチオンの時間Ｔonとスイ
ッチオフの時間Ｔoffとの関係が、 （Ｔon／Ｔoff）・（ＲL／Ｒs）＞１０ であれば、あまり問題はない。本クランプ回路には、い
わゆる尖頭値クランプと同期クランプが代表的な回路で
ある。
【０００４】このようなクランプ回路について、複数の
入力部を有するクランプ回路について、図４を示して説
明する。入力信号として、例えばビデオ信号Ｒ，Ｇ，Ｂ
成分が入力され、各ＤＣ成分を一致させようとする場合
について説明する。入力信号ＩＮ1はバッファ４１に入
力され、出力インピーダンスを小さくしてクランプコン
デンサＣ4を介して出力アンプ４７に入力されて所定の
ゲインで増幅されて出力される。クランプコンデンサＣ
4の出力には所定のＤＣ電圧Ｖ1を介してスイッチＦＥＴ
４６が接続され、スイッチＦＥＴ４６のゲートにはクラ
ンプパルスφCが供給される。ここで、クランプ期間中
には、クランプパルスφCをハイとして、スイッチＦＥ
Ｔ４６がオンして導通し、クランプコンデンサＣ4の出
力にはＤＣ電圧Ｖ1が維持される。一方、入力信号ＩＮ1
を伝送するときには、クランプパルスをローとして、ス
イッチＦＥＴ４６がオフとなり、バッファ４１と出力ア
ンプ４７を介して所定のゲインを得て出力される。この
動作は他の入力ＩＮ2，ＩＮ3に対しても同様である。こ
うして、他の入力信号に対して各出力には基準電圧であ
るＤＣ電圧Ｖを基準として出力される。
入力部を有するクランプ回路について、図４を示して説
明する。入力信号として、例えばビデオ信号Ｒ，Ｇ，Ｂ
成分が入力され、各ＤＣ成分を一致させようとする場合
について説明する。入力信号ＩＮ1はバッファ４１に入
力され、出力インピーダンスを小さくしてクランプコン
デンサＣ4を介して出力アンプ４７に入力されて所定の
ゲインで増幅されて出力される。クランプコンデンサＣ
4の出力には所定のＤＣ電圧Ｖ1を介してスイッチＦＥＴ
４６が接続され、スイッチＦＥＴ４６のゲートにはクラ
ンプパルスφCが供給される。ここで、クランプ期間中
には、クランプパルスφCをハイとして、スイッチＦＥ
Ｔ４６がオンして導通し、クランプコンデンサＣ4の出
力にはＤＣ電圧Ｖ1が維持される。一方、入力信号ＩＮ1
を伝送するときには、クランプパルスをローとして、ス
イッチＦＥＴ４６がオフとなり、バッファ４１と出力ア
ンプ４７を介して所定のゲインを得て出力される。この
動作は他の入力ＩＮ2，ＩＮ3に対しても同様である。こ
うして、他の入力信号に対して各出力には基準電圧であ
るＤＣ電圧Ｖを基準として出力される。
【０００５】
【解決しようとする課題】しかしながら、上述のクラン
プ回路では、クランプ期間中に、スイッチＦＥＴ４６が
導通しているのにもかかわらず、入力信号ＩＮに高周波
信号が入力されると、クランプ電位Ｖ1に正確にクラン
プされず、高周波成分の差異に従って、即ちスイッチＦ
ＥＴ４６がオフするときの高周波成分に従ったオフセッ
ト電位が発生してしまう。
プ回路では、クランプ期間中に、スイッチＦＥＴ４６が
導通しているのにもかかわらず、入力信号ＩＮに高周波
信号が入力されると、クランプ電位Ｖ1に正確にクラン
プされず、高周波成分の差異に従って、即ちスイッチＦ
ＥＴ４６がオフするときの高周波成分に従ったオフセッ
ト電位が発生してしまう。
【０００６】図５に示すように、クランプパルスφCが
図５（ｄ）に示す波形がスイッチＦＥＴ４６のゲートに
入力される（図５（ａ）（ｂ）（ｃ）に示す）と、クラ
ンプパルスがハイの期間中、スイッチＦＥＴ４６、５
６，６６が導通し、クランプパルスがローに変化した瞬
間の各入力信号の高周波信号レベルに従った成分が出力
され、その成分レベルがオフセットとして残り、各出力
端子には図５（ｅ）に示す各出力波形となる。なお、他
の出力信号と比較のため合体して記載している。このよ
うに、本来クランプ回路によって、各出力電圧はクラン
プ電圧に一致するべきところ、高周波成分が入力信号に
重畳されるため、各出力には異なったＤＣ成分でクラン
プされた態様を示すこととなる。
図５（ｄ）に示す波形がスイッチＦＥＴ４６のゲートに
入力される（図５（ａ）（ｂ）（ｃ）に示す）と、クラ
ンプパルスがハイの期間中、スイッチＦＥＴ４６、５
６，６６が導通し、クランプパルスがローに変化した瞬
間の各入力信号の高周波信号レベルに従った成分が出力
され、その成分レベルがオフセットとして残り、各出力
端子には図５（ｅ）に示す各出力波形となる。なお、他
の出力信号と比較のため合体して記載している。このよ
うに、本来クランプ回路によって、各出力電圧はクラン
プ電圧に一致するべきところ、高周波成分が入力信号に
重畳されるため、各出力には異なったＤＣ成分でクラン
プされた態様を示すこととなる。
【０００７】こような問題点は、３つの入力信号に関す
る場合だけではなく、１つの入力信号に対しても、所定
のＤＣ電位にクランプしようとする場合にも、高周波成
分のため、正確なクランプができないという問題点があ
った。
る場合だけではなく、１つの入力信号に対しても、所定
のＤＣ電位にクランプしようとする場合にも、高周波成
分のため、正確なクランプができないという問題点があ
った。
【０００８】
【課題を解決する手段】本発明は、上記問題点を解決す
るために成されたもので、クランプ回路において、信号
入力端とクランプスイッチ間にクランプ信号に同期して
オン・オフする第１のスイッチが接続され、前記第１の
スイッチと並列に前記信号入力端と前記クランプスイッ
チ間に前記クランプ信号に同期してオン・オフする第２
のスイッチとローパスフィルタ回路が直列に接続されて
いることを特徴とする。
るために成されたもので、クランプ回路において、信号
入力端とクランプスイッチ間にクランプ信号に同期して
オン・オフする第１のスイッチが接続され、前記第１の
スイッチと並列に前記信号入力端と前記クランプスイッ
チ間に前記クランプ信号に同期してオン・オフする第２
のスイッチとローパスフィルタ回路が直列に接続されて
いることを特徴とする。
【０００９】
（第１の実施形態）図１は本発明による３入力端子を有
するクランプ回路を示している。図において、１１，２
１，３１はバッファで、例えばビデオ信号のＲ，Ｇ，Ｂ
信号が夫々の入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力さ
れ、出力インピーダンスを低くするため、ボルテージホ
ロワ等の回路が用いられる。なお、前段の出力インピー
ダンスが低い場合にはこのバッファがなくてもよい。１
２，２２，３２は第１のスイッチで、１３，２３，３３
は第２のスイッチである。１４，２４，３４はクランプ
パルスが入力され、その反転パルスを得て第１のスイッ
チに供給する第１のインバータで、１５，２５，３５は
第１のインバータの出力信号を反転して第２のスイッチ
に供給する第２のインバータである。１６，２６，３６
はクランプコンデンサＣ1の出力をクランプ期間中所定
のクランプ電圧Ｖ1に維持するクランプスイッチであ
る。また、１７，２７，３７はクランプ回路の出力を所
定のゲインと入力インピーダンスを大きくする出力アン
プである。
するクランプ回路を示している。図において、１１，２
１，３１はバッファで、例えばビデオ信号のＲ，Ｇ，Ｂ
信号が夫々の入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力さ
れ、出力インピーダンスを低くするため、ボルテージホ
ロワ等の回路が用いられる。なお、前段の出力インピー
ダンスが低い場合にはこのバッファがなくてもよい。１
２，２２，３２は第１のスイッチで、１３，２３，３３
は第２のスイッチである。１４，２４，３４はクランプ
パルスが入力され、その反転パルスを得て第１のスイッ
チに供給する第１のインバータで、１５，２５，３５は
第１のインバータの出力信号を反転して第２のスイッチ
に供給する第２のインバータである。１６，２６，３６
はクランプコンデンサＣ1の出力をクランプ期間中所定
のクランプ電圧Ｖ1に維持するクランプスイッチであ
る。また、１７，２７，３７はクランプ回路の出力を所
定のゲインと入力インピーダンスを大きくする出力アン
プである。
【００１０】図２には、各入力信号が入力端子ＩＮ1，
ＩＮ2，ＩＮ3に入力された場合について説明する。クラ
ンプパルスφ１は各クランプ回路に共通に供給され（図
２（ｄ））、そのクランプ期間中、クランプパルスφ１
はハイとなり、第１のスイッチ１２，２２，３２はオフ
となり、第２のスイッチ１３，２３，３３はオンとな
り、クランプスイッチ１６，２６，３６はオンとなる。
ここで、入力信号はバッファを介して第２のスイッチ１
３，２３，３３を通って、抵抗Ｒ1，Ｒ2，Ｒ3及びクラ
ンプコンデンサＣ1，Ｃ2，Ｃ3を通って、クランプスイ
ッチ１６，２６，３６が導通してクランプ電圧に固定さ
れる。こうして、入力信号は時定数Ｒ1・Ｃ1，Ｒ2・Ｃ
2，Ｒ3・Ｃ3によるローパスフィルターを構成すること
となり、入力信号に他のビデオ信号処理回路のスイッチ
ングノイズや発振回路の誘導ノイズ等の高周波成分が含
まれていたとしても高周波信号成分はクランプ電圧Ｖ1
に吸収され、クランプコンデンサＣ1，Ｃ2，Ｃ3に高周
波成分は残らない。出力アンプ１７，２７，３７はＤＣ
成分Ｖ1のみがに入力され、所定のゲインを得てＤＣ成
分を出力する。
ＩＮ2，ＩＮ3に入力された場合について説明する。クラ
ンプパルスφ１は各クランプ回路に共通に供給され（図
２（ｄ））、そのクランプ期間中、クランプパルスφ１
はハイとなり、第１のスイッチ１２，２２，３２はオフ
となり、第２のスイッチ１３，２３，３３はオンとな
り、クランプスイッチ１６，２６，３６はオンとなる。
ここで、入力信号はバッファを介して第２のスイッチ１
３，２３，３３を通って、抵抗Ｒ1，Ｒ2，Ｒ3及びクラ
ンプコンデンサＣ1，Ｃ2，Ｃ3を通って、クランプスイ
ッチ１６，２６，３６が導通してクランプ電圧に固定さ
れる。こうして、入力信号は時定数Ｒ1・Ｃ1，Ｒ2・Ｃ
2，Ｒ3・Ｃ3によるローパスフィルターを構成すること
となり、入力信号に他のビデオ信号処理回路のスイッチ
ングノイズや発振回路の誘導ノイズ等の高周波成分が含
まれていたとしても高周波信号成分はクランプ電圧Ｖ1
に吸収され、クランプコンデンサＣ1，Ｃ2，Ｃ3に高周
波成分は残らない。出力アンプ１７，２７，３７はＤＣ
成分Ｖ1のみがに入力され、所定のゲインを得てＤＣ成
分を出力する。
【００１１】ここで、抵抗Ｒ1，Ｒ2，Ｒ3とクランプコ
ンデンサＣ1，Ｃ2，Ｃ3とで構成されるローパスフィル
ターの時定数は、クランプパルスのパルス幅よりも小さ
く設定される。例えば、パルス幅５μｓのクランプパル
スを用いる場合、ローパスフィルタの時定数は５μｓ以
下、即ちカット（遮断）周波数は２００ｋＨｚ以上に設
定される。つまり、５μｓ幅のクランプパルスを用いる
場合、２００ｋＨｚ以上の高周波ノイズを除去すること
ができる。
ンデンサＣ1，Ｃ2，Ｃ3とで構成されるローパスフィル
ターの時定数は、クランプパルスのパルス幅よりも小さ
く設定される。例えば、パルス幅５μｓのクランプパル
スを用いる場合、ローパスフィルタの時定数は５μｓ以
下、即ちカット（遮断）周波数は２００ｋＨｚ以上に設
定される。つまり、５μｓ幅のクランプパルスを用いる
場合、２００ｋＨｚ以上の高周波ノイズを除去すること
ができる。
【００１２】ちなみに、抵抗Ｒ1，Ｒ2，Ｒ3とクランプ
コンデンサＣ1，Ｃ2，Ｃ3との接続点の電位はその時定
数に従ってクランプ電圧に収束していく。
コンデンサＣ1，Ｃ2，Ｃ3との接続点の電位はその時定
数に従ってクランプ電圧に収束していく。
【００１３】次に、クランプ期間が終了し、クランプパ
ルスがローレベルになると、第１のスイッチ１２，２
２，３２はオンとなり、第２のスイッチ１３，２３，３
３はオフとなり、クランプスイッチ１６，２６，３６は
非導通となる。そうして、バッファからの信号は図２
（ｅ）に示すように、各クランプコンデンサＣ1，Ｃ2，
Ｃ3に蓄積されていたクランプ電圧そのものが基準とな
り、各信号が転送されて出力アンプ１７，２７，３７か
ら出力される。ただし、図２（ａ）（ｂ）（ｃ）は各入
力信号を示し、例えばクランプパルスがハイの期間中及
びそのローとなる直後に高周波成分が存在しても、その
ローとなる直後の基準電圧Ｖ1を基準に出力される。ま
た、図２（ｅ）は他の出力信号を比較しやすくしたもの
である。
ルスがローレベルになると、第１のスイッチ１２，２
２，３２はオンとなり、第２のスイッチ１３，２３，３
３はオフとなり、クランプスイッチ１６，２６，３６は
非導通となる。そうして、バッファからの信号は図２
（ｅ）に示すように、各クランプコンデンサＣ1，Ｃ2，
Ｃ3に蓄積されていたクランプ電圧そのものが基準とな
り、各信号が転送されて出力アンプ１７，２７，３７か
ら出力される。ただし、図２（ａ）（ｂ）（ｃ）は各入
力信号を示し、例えばクランプパルスがハイの期間中及
びそのローとなる直後に高周波成分が存在しても、その
ローとなる直後の基準電圧Ｖ1を基準に出力される。ま
た、図２（ｅ）は他の出力信号を比較しやすくしたもの
である。
【００１４】このように、クランプ回路のクランプ期間
中に入力信号に付加されるノイズを除去することで正常
なクランプ電圧を一定にできるが、このクランプ回路
は、テレビのビデオ信号処理回路、ＶＴＲの記録時のレ
ベル合わせ回路、ＥＶＦ、液晶表示回路等に用いられ得
る。
中に入力信号に付加されるノイズを除去することで正常
なクランプ電圧を一定にできるが、このクランプ回路
は、テレビのビデオ信号処理回路、ＶＴＲの記録時のレ
ベル合わせ回路、ＥＶＦ、液晶表示回路等に用いられ得
る。
【００１５】（第２実施形態）図３は光電変換装置にク
ランプ回路を用いた場合の簡略的な回路図を示す。図に
おいて、７１，８１は光量を電気信号に変換する光電変
換素子、７２，８２は光電変換素子７１，８１に活性
化、非活性化するキャパシタ、７３，８３は光電変換素
子７１，８１の光電荷を転送する転送ＭＯＳ、７４，８
４はリセットＭＯＳ、７５，８５は光電荷を増幅するア
ンプＭＯＳ、７６，８６は増幅された光電荷を転送する
スイッチＭＯＳ、７７，８７はアンプＭＯＳ７５，８５
の負荷となる負荷ＭＯＳトランジスタである。次に、７
８，７９，８８，８９，９１，９２は制御端子に印加さ
れるクランプパルスによってオン・オフするスイッチ、
８０，９０は出力アンプ、９３，９４はインバータであ
る。
ランプ回路を用いた場合の簡略的な回路図を示す。図に
おいて、７１，８１は光量を電気信号に変換する光電変
換素子、７２，８２は光電変換素子７１，８１に活性
化、非活性化するキャパシタ、７３，８３は光電変換素
子７１，８１の光電荷を転送する転送ＭＯＳ、７４，８
４はリセットＭＯＳ、７５，８５は光電荷を増幅するア
ンプＭＯＳ、７６，８６は増幅された光電荷を転送する
スイッチＭＯＳ、７７，８７はアンプＭＯＳ７５，８５
の負荷となる負荷ＭＯＳトランジスタである。次に、７
８，７９，８８，８９，９１，９２は制御端子に印加さ
れるクランプパルスによってオン・オフするスイッチ、
８０，９０は出力アンプ、９３，９４はインバータであ
る。
【００１６】このような構成の光電変換装置Ａは、まず
リセットパルスφ4をハイとしてアンプＭＯＳ７５のゲ
ートをリセットし、フォトダイオードの光電変換素子７
１に所定時間光電荷を蓄積し、転送パルスφ5をハイと
して転送ＭＯＳ７３をオンして光電荷をアンプＭＯＳ７
５のゲートに転送する。次にスイッチパルスφ6と負荷
パルスφ10をハイとしてスイッチＭＯＳ７６と負荷ＭＯ
Ｓ７７とを導通し、スイッチＭＯＳ７６のソース・ドレ
インから出力する。複数個の光電変換素子を有する場合
には、このステップを繰り返せばよいし、光電変換装置
Ｂにおいても同様なステップで画像信号を読み出すこと
ができる。
リセットパルスφ4をハイとしてアンプＭＯＳ７５のゲ
ートをリセットし、フォトダイオードの光電変換素子７
１に所定時間光電荷を蓄積し、転送パルスφ5をハイと
して転送ＭＯＳ７３をオンして光電荷をアンプＭＯＳ７
５のゲートに転送する。次にスイッチパルスφ6と負荷
パルスφ10をハイとしてスイッチＭＯＳ７６と負荷ＭＯ
Ｓ７７とを導通し、スイッチＭＯＳ７６のソース・ドレ
インから出力する。複数個の光電変換素子を有する場合
には、このステップを繰り返せばよいし、光電変換装置
Ｂにおいても同様なステップで画像信号を読み出すこと
ができる。
【００１７】次に、クランプ回路では、クランプパルス
φ3がローの場合は、スイッチ７８，８８が導通し、画
像信号はカップリングコンデンサＣ7，Ｃ8でＤＣカット
されて出力アンプで増幅して出力される。一方、クラン
プパルスφ3がハイとなれば、スイッチ７９，８９，９
１，９２が導通して、画像信号は抵抗Ｒ7とコンデンサ
Ｃ7を介して、また、他方の画像信号は抵抗Ｒ8とコンデ
ンサＣ8を介して、ノイズや高周波成分をクランプ電圧
Ｖ2に吸収され、出力アンプの出力にはクランプ電圧Ｖ2
を増幅して出力電圧が現れる。こうして、クランプ回路
によって、各画像信号の基準は一致することとなり、こ
の後の信号処理回路において、各画像信号のＤＣ成分の
バラツキのない処理を可能とする。
φ3がローの場合は、スイッチ７８，８８が導通し、画
像信号はカップリングコンデンサＣ7，Ｃ8でＤＣカット
されて出力アンプで増幅して出力される。一方、クラン
プパルスφ3がハイとなれば、スイッチ７９，８９，９
１，９２が導通して、画像信号は抵抗Ｒ7とコンデンサ
Ｃ7を介して、また、他方の画像信号は抵抗Ｒ8とコンデ
ンサＣ8を介して、ノイズや高周波成分をクランプ電圧
Ｖ2に吸収され、出力アンプの出力にはクランプ電圧Ｖ2
を増幅して出力電圧が現れる。こうして、クランプ回路
によって、各画像信号の基準は一致することとなり、こ
の後の信号処理回路において、各画像信号のＤＣ成分の
バラツキのない処理を可能とする。
【００１８】かかる構成の光電変換装置Ａ，Ｂは光電変
換素子を複数個用いた１次元に並べたラインセンサと２
次元に配置したエリアセンサであってもよく、光電変換
装置Ａ，Ｂの出力である画像信号はそれぞれクランプ回
路に入力される。ここで、例えば光電変換装置Ａは対象
画像信号を出力し、光電変換装置Ｂは光量を遮断された
暗電圧を出力し、クランプ回路によって、ＤＣ成分のレ
ベル合わせが行われ、出力ＯＵＴ７，８の差を取って暗
電圧成分を除去された画像信号を得ることができる。ま
た、光電変換装置Ａは対象画像信号を出力し、光電変換
装置Ｂはその画像と相関をとる基準画像信号を出力とす
ることもできる。
換素子を複数個用いた１次元に並べたラインセンサと２
次元に配置したエリアセンサであってもよく、光電変換
装置Ａ，Ｂの出力である画像信号はそれぞれクランプ回
路に入力される。ここで、例えば光電変換装置Ａは対象
画像信号を出力し、光電変換装置Ｂは光量を遮断された
暗電圧を出力し、クランプ回路によって、ＤＣ成分のレ
ベル合わせが行われ、出力ＯＵＴ７，８の差を取って暗
電圧成分を除去された画像信号を得ることができる。ま
た、光電変換装置Ａは対象画像信号を出力し、光電変換
装置Ｂはその画像と相関をとる基準画像信号を出力とす
ることもできる。
【００１９】
【発明の効果】以上説明したように、本発明によるクラ
ンプ回路は、入力信号に高周波成分が重畳したとして
も、クランプ期間中にローパスフィルターを具備してい
るので、クランプ電圧に応じた出力を得ることができ
る。
ンプ回路は、入力信号に高周波成分が重畳したとして
も、クランプ期間中にローパスフィルターを具備してい
るので、クランプ電圧に応じた出力を得ることができ
る。
【００２０】また、本発明のクランプ回路を画像信号処
理回路に用いることにより、クランプ回路に外部ノイズ
や高周波ノイズが重畳したとしても、正確なＤＣ成分に
クランプすることができる。
理回路に用いることにより、クランプ回路に外部ノイズ
や高周波ノイズが重畳したとしても、正確なＤＣ成分に
クランプすることができる。
【図１】本発明によるクランプ回路の回路図である。
【図２】本発明によるクランプ回路の動作を示す波形図
である。
である。
【図３】本発明によるクランプ回路を用いた画像信号処
理回路の一例を示す回路図である。
理回路の一例を示す回路図である。
【図４】クランプ回路の回路図である。
【図５】クランプ回路の動作を示す波形図である。
【図６】クランプ回路の動作原理を示す回路図である。
１１，２１，３１，４１，５１，６１ バッファ １２，２２，３２，１３，２３，３３ スイッチ １４，１５，２４，２５，３４，３５ インバータ １６，２６，３６ クランプスイッチ １７，２７，３７ 出力アンプ Ｃ1〜Ｃ6 クランプコンデンサ Ｒ1〜Ｒ3 抵抗 ７１，８１ フォトダイオード ７３〜７７，８３〜８７ ＭＯＳトランジスタ
Claims (2)
- 【請求項１】 信号入力端とクランプスイッチ間にクラ
ンプ信号に同期してオン・オフする第１のスイッチが接
続され、前記第１のスイッチと並列に前記信号入力端と
前記クランプスイッチ間に前記クランプ信号に同期して
オン・オフする第２のスイッチとローパスフィルタ回路
が直列に接続されていることを特徴とするクランプ回
路。 - 【請求項２】 請求項１に記載のクランプ回路を用いた
ことを特徴とする画像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015673A JPH09214805A (ja) | 1996-01-31 | 1996-01-31 | クランプ回路とこれを用いた画像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015673A JPH09214805A (ja) | 1996-01-31 | 1996-01-31 | クランプ回路とこれを用いた画像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214805A true JPH09214805A (ja) | 1997-08-15 |
Family
ID=11895274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8015673A Pending JPH09214805A (ja) | 1996-01-31 | 1996-01-31 | クランプ回路とこれを用いた画像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214805A (ja) |
-
1996
- 1996-01-31 JP JP8015673A patent/JPH09214805A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299588B2 (ja) | 半導体集積回路装置 | |
| JP3413664B2 (ja) | 電荷転送装置 | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US20090066823A1 (en) | Solid-state image pickup device and clamp control method therefor | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JPH04298176A (ja) | 固体撮像装置 | |
| US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
| JPH09214805A (ja) | クランプ回路とこれを用いた画像信号処理回路 | |
| JP3818711B2 (ja) | 相関二重サンプリング回路 | |
| JPH04345283A (ja) | 固体撮像装置 | |
| JP2005210335A (ja) | 相関二重サンプリング回路、信号処理回路及び固体撮像装置 | |
| US5497201A (en) | Sync chip clamping/sync separator circuit | |
| US7015850B2 (en) | Bandwidth limited sampling circuit of high linearity | |
| JPH06164263A (ja) | 演算増幅器 | |
| US4261015A (en) | Video clamp | |
| JPH0211067A (ja) | ビデオ信号処理システム | |
| KR0178730B1 (ko) | 고체촬상소자용 노이즈 감쇠장치 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JPH05316338A (ja) | サンプルホールド回路 | |
| JP2511885B2 (ja) | ノツチフイルタ−のスイツチ回路 | |
| JPS637081A (ja) | 映像信号処理装置 | |
| JPH04345277A (ja) | 電圧ホールド回路 | |
| JP3539913B2 (ja) | 固体撮像装置 | |
| KR950005041B1 (ko) | 영상신호 파형 정형회로 | |
| JPH06141201A (ja) | Ｃｃｄ出力信号処理回路 |