JPH09211870A - 化学増幅レジストパターンの形成方法および装置 - Google Patents

化学増幅レジストパターンの形成方法および装置

Info

Publication number
JPH09211870A
JPH09211870A JP3885296A JP3885296A JPH09211870A JP H09211870 A JPH09211870 A JP H09211870A JP 3885296 A JP3885296 A JP 3885296A JP 3885296 A JP3885296 A JP 3885296A JP H09211870 A JPH09211870 A JP H09211870A
Authority
JP
Japan
Prior art keywords
sog
resist pattern
amplified resist
chemically amplified
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3885296A
Other languages
English (en)
Other versions
JP3796796B2 (ja
Inventor
Hiroyuki Nakano
博之 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3885296A priority Critical patent/JP3796796B2/ja
Publication of JPH09211870A publication Critical patent/JPH09211870A/ja
Application granted granted Critical
Publication of JP3796796B2 publication Critical patent/JP3796796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 SOGの下地基板上に化学増幅レジストパタ
ーンを形成する場合に、レジストパターンの裾広がりを
防止し、パターニング精度の向上を図った化学増幅レジ
ストパターンの形成方法および装置を提供する。 【解決手段】 基板上にSOG酸化膜を形成し、このS
OG酸化膜を化学増幅レジストを用いてパターニングす
る化学増幅レジストパターンの形成方法において、基板
上にSOGを塗布した後、その酸化前にSOGの緻密化
処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造工程に
おける化学増幅レジストパターンの形成方法および装置
に関する。より詳しくは、基板面平坦化のためのSOG
酸化膜上に化学増幅レジストを用いてパターニングを行
うパターン形成方法および装置に関するものである。
【0002】
【従来の技術】半導体製造工程において、アルミニウム
等の電極あるいは配線パターンを形成後このアルミニウ
ムパターンは絶縁膜で覆われる。この絶縁膜は例えばP
−TEOS(Plasma−Tetra Ethoxy
Silane)により形成される。このP−TEOS
膜は、下地のパターン形状に従って表面に凹凸が形成さ
れるため、その表面平坦化のためにTEOS膜を形成後
SOG(Spin OnGlass)が塗布される。
【0003】図12は、このような表面平坦化プロセス
のフローチャートである。まず基板(ウエハ)上に形成
したアルミニムムパターン上に、プラズマCVD等によ
りTEOS膜を形成する(ステップS11)。次にこの
TEOS膜上にスピンコータによりSOGを塗布する
(ステップS12)。続いて、酸素または窒素ガス雰囲
気中で或いは真空中で炉内加熱処理が行われキュアして
硬化させる(ステップS13)。次に、ステップS14
において、RIE等により表面全体にエッチバック処理
を施す。これにより表面が平坦化し下地のTEOSに応
じて表面に有機SOGが残る。続いて、酸素プラズマ等
を用いたアッシングプロセスにより表面の改質処理を施
す(ステップS15)。これにより基板上にSOG酸化
膜が形成される(ステップS16)。なお、プロセス条
件や平坦化の程度によっては、ステップS13の炉内処
理によりSOG酸化膜を形成してもよい。このようなS
OG酸化膜をエッチバックすることにより基板表面が平
坦化し、パターンに基づく段差がなくなりリソグラフィ
のマージンを向上させて高精度のパターニング制御が可
能になる。
【0004】このようなSOG酸化膜を含む絶縁膜に
は、アルミニウムパターンとの配線接続等のためにコン
タクトホールが形成される。このようなコンタクトホー
ルは、レジストを用いたパターニングプロセスによるフ
ォトリソグラフィ処理により形成される。この場合、K
rFエキシマレーザを用いたリソグラフィプロセスにお
いては、低露光量でも感度よく微細パターンを形成でき
る化学増幅系のレジストが、従来のノボラック系のレジ
スト(g,i線)に代り、主として用いられている。こ
の化学増幅系のレジストは、露光部分に酸が発生し、こ
の酸が連鎖反応をおこすことにより、小さい露光エネル
ギーでパターンを形成できるという長所をもっている。
このため、この化学増幅系レジストは、連続光を発する
ランプや、パルスのエネルギーが小さいKrF(248
nm)やArF(193nm)のエキシマリソグラフィ
においては必須のレジストとなっている。
【0005】このような化学増幅系レジストとして、ポ
ジ型化学増幅レジストには、t−ブトキシカルボニル基
を用いて脱保護反応を利用したものや、ポリフタルアル
デヒドを用いて解重合したものがある。また、ネガ型化
学増幅レジストには、アルコキシメチルメラミンを用い
て縮合反応を利用したものがある。
【0006】以下の化学式(1)および(2)はこのよ
うな化学増幅レジスト反応の一例を示す。
【0007】
【化1】
【0008】
【化2】
【0009】上記化学式(1)で示すように、オニウム
塩からなる酸発生剤に光を照射することにより光分解し
て酸を生ずる。この酸が、化学式(2)で示すように、
アルカリに不溶で非極性有機溶媒に可溶なPBOCST
の図中点線部分に作用し、これを分解してアルカリに可
溶なPHSを生成する。このように、光照射により、ア
ルカリ現像液に対し可溶部分と不溶部分とを作ることに
よりレジストによるパターンマスクを構成することがで
きる。この場合、パターニングの下地基板は、SOGや
TiNあるいはSi3 N4 等であり、これらの下地基板
上に化学増幅レジストのパターンが形成される。
【0010】
【発明が解決しようとする課題】しかしながら、前述の
化学増幅レジストは、低エネルギーの光でも高感度で露
光できるという利点がある反面、下地基板に対する依存
性が大きく、ポジ型レジストを用いた場合には、パター
ンの基板境界部が広がっていわゆる裾引き状態となり、
またネガ型レジストを用いた場合には、逆にパターンの
基板境界部にくびれを生ずる。
【0011】図9は、このような化学増幅レジストパタ
ーンの断面形状を示す。(A)はポジ型レジストを示
し、(B)はネガ型レジストを示す。基板1上にレジス
トパターン2を形成した場合、ポジ型レジストではA部
に裾広がり(裾引き)が形成され、ネガ型レジストでは
B部にくびれが形成される。
【0012】この理由は、TiNあるいはSi3 N4 の
下地基板上にパターンを形成した場合、図10に示すよ
うに、基板1中のNの孤立電子対によって、化学増幅レ
ジスト2中のH+イオンが基板中に取込まれ、基板界面
付近のレジスト内H+イオンが失活するためと考えられ
ている。
【0013】また、SOGの下地基板についてみると、
SOG膜は、Si系の無機物や有機物を塗布後、これを
ベーキングしてSOGをもとにした酸化物を形成したも
のである。このようにして成膜したSOG酸化膜は、図
11に示すように、基板(SOG酸化膜)1が密度的に
疎な膜であって、基板内に空隙3が形成される。この空
隙3内にレジスト2のH+ イオンが取込まれ、基板界面
付近のレジスト内H+イオンが失活して裾引きを起こす
ものと考えられている。
【0014】このような化学増幅レジストに特有な基板
依存性の問題に対処するために、従来、下地基板上に、
反射防止膜のような有機膜を形成する方法や酸化膜を形
成する方法、あるいは基板をアッシング処理や溶液処理
により改質する方法等が提案されているが、現在まで有
効な方法は開発されてなく、化学増幅レジストを用いた
パターンの精度を充分向上させることができなかった。
【0015】本発明は上記従来技術の欠点に鑑みなされ
たものであって、特にSOGの下地基板上に化学増幅レ
ジストパターンを形成する場合に、レジストパターンの
裾広がりを防止し、パターニング精度の向上を図った化
学増幅レジストパターンの形成方法および装置の提供を
目的とする。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明においては、基板上にSOG酸化膜を形成
し、このSOG酸化膜を化学増幅レジストを用いてパタ
ーニングする化学増幅レジストパターンの形成方法にお
いて、基板上にSOGを塗布した後、その酸化前にSO
Gの緻密化処理を行うことを特徴とする化学増幅レジス
トパターンの形成方法を提供する。
【0017】SOGの緻密化により、SOG基板内の空
隙がなくなりレジスト中のH+ イオンが基板中の空隙に
取込まれることがなく、レジストパターンの裾広がりが
防止される。
【0018】
【発明の実施の形態】好ましい実施の形態においては、
前記SOGの緻密化処理は、窒素、酸素、空気または不
活性ガスの雰囲気中で行うことを特徴としている。
【0019】さらに好ましい実施の形態においては、前
記SOGの緻密化処理は、加熱および/または加圧下で
行うことを特徴としている。
【0020】別の好ましい実施の形態においては、前記
SOGの緻密化処理は、基板面を押圧するプレスを用い
て行うことを特徴としている。
【0021】さらに別の好ましい実施の形態において
は、前記SOGの緻密化処理の前に、赤外光を照射する
ことを特徴としている。
【0022】さらに別の好ましい実施の形態において
は、前記SOGの緻密化処理は、基板上に塗布したSO
Gに赤外光を照射し、その後基板面を押圧するプレスを
用いて行うことを特徴としている。
【0023】本発明ではさらに、基板上に形成されたS
OG酸化膜上に化学増幅レジストパターンを形成する化
学増幅レジストパターンの形成装置において、基板上に
塗布したSOGを緻密化するための緻密化手段を有する
ことを特徴とする化学増幅レジストパターンの形成装置
を提供する。
【0024】好ましい実施の形態においては、前記SO
Gの緻密化手段は、窒素、酸素、空気または不活性ガス
の供給手段と、加熱手段および/または加圧手段とから
なることを特徴としている。
【0025】別の好ましい実施の形態においては、前記
SOGの緻密化手段は、基板面を押圧するプレスを含む
ことを特徴としている。
【0026】
【実施例】図1は本発明に係る化学増幅レジストパター
ン形成方法の第1の実施例の説明図であり、図2はその
フローチャートである。
【0027】パターニングすべき複数枚の半導体基板
(ウエハ)1がキャリア2に収容され搬送される。ウエ
ハ1は、キャリア2から1枚づつ取り出され、スピンコ
ータ室3内でSOG4がスピンコートにより基板上面に
塗布される(図2のステップS1)。次にステップS2
に移り、このSOGを塗布したウエハ1を予備加熱室5
内のヒータ6上に載置して、例えば、500℃±300
℃程度で予備加熱して、SOGが固化される前に脱水処
理を施す。これにより、SOGにある程度の粘性がある
状態で、SOG膜が疎になる原因となる水分を除去する
ことができる。
【0028】続いて、ステップS3において、石英キャ
リア2に収容した複数枚のウエハ1を、加熱チャンバ7
内に搬入し、緻密化処理を行う。このチャンバ7は、例
えばカーボンその他の耐熱材料製であって内部にヒータ
が埋設あるいは設置されている。この緻密化処理は、窒
素(N2 )、酸素(O2 )、空気またはHe,Ar等の
不活性ガスの雰囲気で行う。この場合、チャンバ内圧力
は、0.1〜100MPaの間で加圧する。また、温度
は1000℃程度(またはそれ以下)に加熱することが
好ましい。このような加熱および/または加圧によるチ
ャンバ内処理により、予め予備加熱により脱水処理され
たウエハのSOG膜は、脱水による効果とあいまって、
密な膜が形成され、前述の図11に示したような空隙は
形成されない。
【0029】このように緻密化されたSOG膜をアッシ
ングしてSOG酸化膜を形成する(ステップS4)。そ
の後、このSOG酸化膜上に化学増幅レジストを用い
て、パターンを形成する(ステップS5)。
【0030】図3は本発明の第2の実施例の説明図であ
り、図4はそのフローチャートである。この実施例で
は、予備加熱後のウエハの緻密化処理のステップS3
を、チャンバ7内でウエハを1枚づつ台9上に搭載しプ
レス8により上から押圧して行う。このように、ウエハ
1を上下から挟みこんでプレスする2軸性のプレス装置
により、ウエハ1に対し0.1〜100MPaの圧力を
付与する。これにより、ウエハ1のSOG膜が緻密化し
空隙発生が防止される。その他のステップの構成および
作用効果は、前述の第1の実施例と同様である。
【0031】図5は本発明の第3の実施例の説明図であ
り、図6はそのフローチャートである。この実施例で
は、前述の第1の実施例におけるヒータによる予備加熱
ステップS2を、赤外線照射ステップS2’としたもの
である。このステップS2’における赤外光は700n
m以上の波長である。この赤外光の波長は、SOGの種
類に応じて最適なものを選定する。照射時間は1〜15
分程度とし、SOGの液性が残っている状態で赤外光の
照射を停止する。このような赤外光照射により、前述の
ヒータによる予備加熱と同様に、SOG固化後の空隙発
生の原因となる水分がSOG基板中から除去される。こ
の後第1実施例と同様に緻密化処理が施される(ステッ
プS3)。その他のステップの構成および作用効果は前
述の第1の実施例と同様である。
【0032】図7は本発明の第4の実施例の説明図であ
り、図8はそのフローチャートである。この実施例は、
上記第3の実施例における赤外線照射ステップS2’の
後の緻密化ステップS3を、前記第2実施例と同様に、
2軸性のプレスを用いてウエハを押圧することにより行
うものである。その他のステップの構成および作用効果
は上記第3の実施例と同様である。
【0033】
【発明の効果】以上説明したように、本発明において
は、ウエハ上にSOGを塗布した後に、これを酸化する
前に、予備加熱により脱水処理を施すとともに加熱/加
圧またはプレスにより緻密化処理を施しているため、空
隙のない密なSOG酸化膜が得られ、化学増幅レジスト
パターンを形成した際、レジスト中のH+ イオンがSO
G酸化膜側に取込まれることがなく、従ってパターンの
裾広がりが防止され精度の高いレジストパターンを形成
することができる。これにより、レジストパターニング
の際の露光フォーカスのマージンを大きくすることがで
き露光制御がしやすくなるとともに、エッチングのマー
ジンが広がって高密度のパターンが形成可能になる。
【図面の簡単な説明】
【図1】 本発明の第1実施例の方法説明図である。
【図2】 第1実施例のフローチャートである。
【図3】 本発明の第2実施例の方法説明図である。
【図4】 第2実施例のフローチャートである。
【図5】 本発明の第3実施例の方法説明図である。
【図6】 第3実施例のフローチャートである。
【図7】 本発明の第4実施例の方法説明図である。
【図8】 第4実施例のフローチャートである。
【図9】 従来の化学増幅レジストパターンの断面図で
ある。
【図10】 従来のTiNあるいはSi3 N4 基板上に
形成したレジストパターンの裾広がりの説明図である。
【図11】 従来のSOG基板上に形成したレジストの
断面図である。
【図12】 SOGによる平坦化処理のフローチャート
である。
【符号の説明】
1:ウエハ、2:キャリア、3:スピンコート室、4:
SOG、5:予備加熱室、6:ヒータ、7:チャンバ。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上にSOG酸化膜を形成し、 このSOG酸化膜を化学増幅レジストを用いてパターニ
    ングする化学増幅レジストパターンの形成方法におい
    て、 基板上にSOGを塗布した後、 その酸化前にSOGの緻密化処理を行うことを特徴とす
    る化学増幅レジストパターンの形成方法。
  2. 【請求項2】 前記SOGの緻密化処理は、窒素、酸
    素、空気または不活性ガスの雰囲気中で行うことを特徴
    とする請求項1に記載の化学増幅レジストパターンの形
    成方法。
  3. 【請求項3】 前記SOGの緻密化処理は、加熱および
    /または加圧下で行うことを特徴とする請求項2に記載
    の化学増幅レジストパターンの形成方法。
  4. 【請求項4】 前記SOGの緻密化処理は、基板面を押
    圧するプレスを用いて行うことを特徴とする請求項1に
    記載の化学増幅レジストパターンの形成方法。
  5. 【請求項5】 前記SOGの緻密化処理の前に、赤外光
    を照射することを特徴とする請求項1に記載の化学増幅
    レジストパターンの形成方法。
  6. 【請求項6】 前記SOGの緻密化処理は、基板上に塗
    布したSOGに赤外光を照射し、その後基板面を押圧す
    るプレスを用いて行うことを特徴とする請求項1に記載
    の化学増幅レジストパターンの形成方法。
  7. 【請求項7】 基板上に形成されたSOG酸化膜上に化
    学増幅レジストパターンを形成する化学増幅レジストパ
    ターンの形成装置において、 基板上に塗布したSOGを緻密化するための緻密化手段
    を有することを特徴とする化学増幅レジストパターンの
    形成装置。
  8. 【請求項8】 前記SOGの緻密化手段は、窒素、酸
    素、空気または不活性ガスの供給手段と、加熱手段およ
    び/または加圧手段とからなることを特徴とする請求項
    7に記載の化学増幅レジストパターンの形成装置。
  9. 【請求項9】 前記SOGの緻密化手段は、基板面を押
    圧するプレスを含むことを特徴とする請求項7に記載の
    化学増幅レジストパターンの形成装置。
JP3885296A 1996-02-01 1996-02-01 化学増幅レジストパターンの形成方法および装置 Expired - Fee Related JP3796796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3885296A JP3796796B2 (ja) 1996-02-01 1996-02-01 化学増幅レジストパターンの形成方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3885296A JP3796796B2 (ja) 1996-02-01 1996-02-01 化学増幅レジストパターンの形成方法および装置

Publications (2)

Publication Number Publication Date
JPH09211870A true JPH09211870A (ja) 1997-08-15
JP3796796B2 JP3796796B2 (ja) 2006-07-12

Family

ID=12536741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3885296A Expired - Fee Related JP3796796B2 (ja) 1996-02-01 1996-02-01 化学増幅レジストパターンの形成方法および装置

Country Status (1)

Country Link
JP (1) JP3796796B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248669B1 (en) 1998-05-01 2001-06-19 Nec Corporation Method for manufacturing a semiconductor device
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
JP2011090343A (ja) * 2011-02-04 2011-05-06 Hoya Corp マスクブランク、及びマスク
US10923341B2 (en) 2018-03-09 2021-02-16 Samsung Electronics Co., Ltd. Method of forming oxide layer and method of fabricating semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248669B1 (en) 1998-05-01 2001-06-19 Nec Corporation Method for manufacturing a semiconductor device
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
JP2011090343A (ja) * 2011-02-04 2011-05-06 Hoya Corp マスクブランク、及びマスク
US10923341B2 (en) 2018-03-09 2021-02-16 Samsung Electronics Co., Ltd. Method of forming oxide layer and method of fabricating semiconductor device

Also Published As

Publication number Publication date
JP3796796B2 (ja) 2006-07-12

Similar Documents

Publication Publication Date Title
US5545512A (en) Method of forming a pattern of silylated planarizing photoresist
EP0103337B1 (en) Method of manufacturing a semiconductor device
US7018748B2 (en) Process for producing hard masks
JPH09211870A (ja) 化学増幅レジストパターンの形成方法および装置
JP4782010B2 (ja) 低温かつ低堆積レートでteosキャップ層を形成する方法
KR100481180B1 (ko) 포토레지스트 제거방법
JPH07206410A (ja) シリコン窒化膜の形成方法
KR100689920B1 (ko) 막 형성 방법 및 기판 처리 장치
JPS5936257B2 (ja) レジスト材料の剥離方法
JPS6196737A (ja) 半導体装置の製造方法
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
JP4243508B2 (ja) バンク形成方法およびバンク形成システム
JPH07254556A (ja) パターン形成方法および形成装置
JPH02183524A (ja) プラズマアッシング方法
TWI789611B (zh) 圖案形成方法及包含該方法之半導體之製造方法
JP3035535B1 (ja) パタ―ン形成方法及びパタ―ン形成装置
KR100215899B1 (ko) 반도체 소자의 콘택 형성방법
KR950009284B1 (ko) 미세패턴 형성방법
JP2692124B2 (ja) レジスト処理方法
JPH0822116A (ja) パターン形成方法
JPH0822946A (ja) 半導体素子製造方法
JPH05267154A (ja) レジストパターンの形成方法
KR100596037B1 (ko) 반도체 소자의 패턴 형성 방법
JPH04320322A (ja) レジストパターンの作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060410

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20090428

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees