JPH09198457A - 温度補償された加算比較器 - Google Patents
温度補償された加算比較器Info
- Publication number
- JPH09198457A JPH09198457A JP8217502A JP21750296A JPH09198457A JP H09198457 A JPH09198457 A JP H09198457A JP 8217502 A JP8217502 A JP 8217502A JP 21750296 A JP21750296 A JP 21750296A JP H09198457 A JPH09198457 A JP H09198457A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- differential pair
- differential
- current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 温度補償された加算比較器を提供する。
【解決手段】 加算比較器１０の１つの差動対には大き
な温度係数をもつ抵抗器１２の両端間の温度変動に依存
した差入力電圧が入力され、また温度に無関係な差入力
電圧Ｖid1 ，Ｖid2 が入力される他の差動対は温度に依
存した電流を発生する電流源が電流により駆動されて温
度変動に依存した差入力電圧の影響を相殺する。
な温度係数をもつ抵抗器１２の両端間の温度変動に依存
した差入力電圧が入力され、また温度に無関係な差入力
電圧Ｖid1 ，Ｖid2 が入力される他の差動対は温度に依
存した電流を発生する電流源が電流により駆動されて温
度変動に依存した差入力電圧の影響を相殺する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般には電子回路
に関し、より詳しくは、本発明は、温度補償された加算
比較器に関する。
に関し、より詳しくは、本発明は、温度補償された加算
比較器に関する。
【０００２】
【従来の技術】加算比較器は、いくつかの差入力電圧を
受け、もし差入力電圧の合計が零より大であれば論理高
をもつ出力を発生し、またもし合計が零より小であれば
論理低の出力を発生する。加算比較器は、直接加算ＤＣ
／ＤＣコンバータのような回路を作るために一般的に使
用される構成ブロックである。ある場合には、１つ又は
それ以上の差入力は温度補償を必要とするかも知れない
が、それは変化する温度係数がそれぞれの入力に現われ
るからである。集積回路においては、比較器の一組の差
入力は、電流モード直接加算ＤＣ／ＤＣコンバータにお
ける電流を感知するための抵抗器として用いられる金属
相互接続部材の両端間に接続されることがある。このよ
うな抵抗器の温度係数は３４００ｐｐｍ℃-1の範囲内に
あるかも知れない。しかしその加算比較器への他の差入
力は、同様な温度係数特性をもっておらず不正確な結果
を生じることになる。典型的にはこのような入力は殆ど
温度係数をもっていない。
受け、もし差入力電圧の合計が零より大であれば論理高
をもつ出力を発生し、またもし合計が零より小であれば
論理低の出力を発生する。加算比較器は、直接加算ＤＣ
／ＤＣコンバータのような回路を作るために一般的に使
用される構成ブロックである。ある場合には、１つ又は
それ以上の差入力は温度補償を必要とするかも知れない
が、それは変化する温度係数がそれぞれの入力に現われ
るからである。集積回路においては、比較器の一組の差
入力は、電流モード直接加算ＤＣ／ＤＣコンバータにお
ける電流を感知するための抵抗器として用いられる金属
相互接続部材の両端間に接続されることがある。このよ
うな抵抗器の温度係数は３４００ｐｐｍ℃-1の範囲内に
あるかも知れない。しかしその加算比較器への他の差入
力は、同様な温度係数特性をもっておらず不正確な結果
を生じることになる。典型的にはこのような入力は殆ど
温度係数をもっていない。
【０００３】
【発明が解決しようとする課題】従来の加算比較器の１
つ又はそれ以上の入力における温度係数特性の不同によ
り不正確な出力を生じることを改善し、１つ又はそれ以
上の温度補償された入力をもつ加算比較器を提供し、従
来の回路に付随する不具合を除去又は本質的に減少させ
る。
つ又はそれ以上の入力における温度係数特性の不同によ
り不正確な出力を生じることを改善し、１つ又はそれ以
上の温度補償された入力をもつ加算比較器を提供し、従
来の回路に付随する不具合を除去又は本質的に減少させ
る。
【０００４】
【課題を解決するための手段】本発明の一局面において
は、加算比較器は、各々が温度に無関係な差電圧入力を
受ける少なくとも１個の第１の差動対と、各々が温度に
依存した差電圧入力を受ける少なくとも１個の第２の差
動対とを含む。少なくとも１個の第１の電流源が、少な
くとも１個の第１の差動対を駆動するための温度に依存
した電流を発生するために少なくとも１個の第１の差動
対に結合され、上記温度に依存した差電圧入力の影響を
相殺する。
は、加算比較器は、各々が温度に無関係な差電圧入力を
受ける少なくとも１個の第１の差動対と、各々が温度に
依存した差電圧入力を受ける少なくとも１個の第２の差
動対とを含む。少なくとも１個の第１の電流源が、少な
くとも１個の第１の差動対を駆動するための温度に依存
した電流を発生するために少なくとも１個の第１の差動
対に結合され、上記温度に依存した差電圧入力の影響を
相殺する。
【０００５】本発明の他の局面においては、加算比較器
は少なくとも１個の第１の電流源を含み、この電流源
は、次の形式の電流を発生し、
は少なくとも１個の第１の電流源を含み、この電流源
は、次の形式の電流を発生し、
【数１】 ここに、Ｉは発生される電流、ｑは電荷量、ｋはボルツ
マン定数、Ｔは°Ｋで表わされる温度、ｘは定数であ
る。さらに他の局面においては、加算比較器はもし
マン定数、Ｔは°Ｋで表わされる温度、ｘは定数であ
る。さらに他の局面においては、加算比較器はもし
【数２】 であれば高い出力を発生し、またもし
【数３】 であれば低い出力を発生し、ここにＶid1 ，Ｖid2 ，…
…及びＶid(n-1) は少なくとも１個の第１の差動対への
差電圧入力、Ｖidn は少なくとも１個の第２の差動対へ
の差電圧入力、Ｇは定数、Ｉn は少なくとも１個の第２
の電流源により発生される電流、ｑは電荷量、Ｋはボル
ツマン定数、Ｔは°Ｋで表わされる温度である。
…及びＶid(n-1) は少なくとも１個の第１の差動対への
差電圧入力、Ｖidn は少なくとも１個の第２の差動対へ
の差電圧入力、Ｇは定数、Ｉn は少なくとも１個の第２
の電流源により発生される電流、ｑは電荷量、Ｋはボル
ツマン定数、Ｔは°Ｋで表わされる温度である。
【０００６】本発明の技術的利点は、入力の１つが温度
により変動しても正確な出力を与える加算比較器が得ら
れることである。
により変動しても正確な出力を与える加算比較器が得ら
れることである。
【０００７】
【発明の実施の形態】図１を参照すると、示される加算
比較器１０は、Ｖid1 ，Ｖid2 及びＶid3 で表わされる
３組の差入力をもち、ここにＶid3 は金属要素又は構成
要素１２の両端間の電圧降下である。出力ＶOUT は、も
し
比較器１０は、Ｖid1 ，Ｖid2 及びＶid3 で表わされる
３組の差入力をもち、ここにＶid3 は金属要素又は構成
要素１２の両端間の電圧降下である。出力ＶOUT は、も
し
【数４】Ｖid1 ＋Ｖid2 ＋Ｖid3 ＞０， であれば論理高をもち、またもし
【数５】Ｖid1 ＋Ｖid2 ＋Ｖid3 ＜０ であれば、出力ＶOUT は論理低をもつ。一組の差入力が
アルミニウム抵抗器Ｒのような金属構成要素１２の両端
間に接続される場合は、この抵抗器Ｒの大きな温度係数
は、たとえ抵抗器Ｒを流れる電流Ｉが温度に無関係であ
っても温度補償を必要とする。この場合、抵抗器Ｒの両
端間の電圧は、次式で表わされ
アルミニウム抵抗器Ｒのような金属構成要素１２の両端
間に接続される場合は、この抵抗器Ｒの大きな温度係数
は、たとえ抵抗器Ｒを流れる電流Ｉが温度に無関係であ
っても温度補償を必要とする。この場合、抵抗器Ｒの両
端間の電圧は、次式で表わされ
【数６】Ｖid3 ＝Ｉ（ＴROOM＋ＴC * ＿Ｔ） ここに、ＴROOMは室温、＿Ｔは室温との温度の差、ＴC
は抵抗器の温度係数である。アルミニウム抵抗器Ｒに対
して、ＴC は約３４００ｐｐｍ℃-1である。従って、抵
抗器のＴC の影響は、加算比較器の論理方程式に対して
相殺し論理方程式が依然としてあてはまるようにする必
要がある。
は抵抗器の温度係数である。アルミニウム抵抗器Ｒに対
して、ＴC は約３４００ｐｐｍ℃-1である。従って、抵
抗器のＴC の影響は、加算比較器の論理方程式に対して
相殺し論理方程式が依然としてあてはまるようにする必
要がある。
【０００８】図２は、本発明により作られる加算比較器
１０の入力段１２の実行手段を示す。入力段１２は、３
つの差電圧入力Ｖid1 ，Ｖid2 及びＶid3 を受けるため
の３つの差動対１４，１６，１８を含む。差動対１４，
１６，１８は、それぞれ整合された２つのパイポーラト
ランジスタで作られ、これらのエミッタは一緒に接続さ
れ、それぞれの電流によりバイアスされる。差動対１４
は電流Ｉ1 をもつ電流源２０によりバイアスされ差動対
１６は電流Ｉ2 をもつ電流源２２によりバイアスされ
る。電流源２０及び２２は、電流Ｉ1 及びＩ2 をそれぞ
れ発生し、これらの電流は次の一般方程式に従い絶対温
度に比例し、
１０の入力段１２の実行手段を示す。入力段１２は、３
つの差電圧入力Ｖid1 ，Ｖid2 及びＶid3 を受けるため
の３つの差動対１４，１６，１８を含む。差動対１４，
１６，１８は、それぞれ整合された２つのパイポーラト
ランジスタで作られ、これらのエミッタは一緒に接続さ
れ、それぞれの電流によりバイアスされる。差動対１４
は電流Ｉ1 をもつ電流源２０によりバイアスされ差動対
１６は電流Ｉ2 をもつ電流源２２によりバイアスされ
る。電流源２０及び２２は、電流Ｉ1 及びＩ2 をそれぞ
れ発生し、これらの電流は次の一般方程式に従い絶対温
度に比例し、
【数７】 ここに、ｑは電荷量、ｋはボルツマン定数、Ｔは°Ｋで
表わされる温度、ｘは電流源２０又は２２におけるトラ
ンジスタの大きさの比である。温度により変動する電圧
で入力段を駆動するための差動対１８は、他方、温度に
無関係な電流Ｉ 3 をもつ定電流源２４を生成する構造に
なっている。３つの対のトランジスタは、さらにこれら
のコレクタが相互に接続され、次にこれらは抵抗を通じ
て正の供給電圧に結合される。ここで、本発明は３個よ
り多い差入力をもつ加算比較器へ拡張できることに注意
すべきである。
表わされる温度、ｘは電流源２０又は２２におけるトラ
ンジスタの大きさの比である。温度により変動する電圧
で入力段を駆動するための差動対１８は、他方、温度に
無関係な電流Ｉ 3 をもつ定電流源２４を生成する構造に
なっている。３つの対のトランジスタは、さらにこれら
のコレクタが相互に接続され、次にこれらは抵抗を通じ
て正の供給電圧に結合される。ここで、本発明は３個よ
り多い差入力をもつ加算比較器へ拡張できることに注意
すべきである。
【０００９】温度に依存する電流源及び温度に無関係な
電流源の構造は、当該技術分野で知られている。しか
し、図３には、電流ＩOUT を発生する例示的電流源３０
を示す。この電流源３０は、２個のバイポーラトランジ
スタ３２及び３４を含み、それらのベースは一緒に結合
され、またトランジスタ３２では、そのベースをコレク
タに短絡してダイオードとして接続される。第３のトラ
ンジスタ３６では、コレクタがトランジスタ３２のエミ
ッタに結合され、またベースがトランジスタ３４のエミ
ッタに結合される。第４のトランジスタ３８では、ベー
スがトランジスタ３２のエミッタに結合され、またコレ
クタはトランジスタ３４のエミッタに結合される。抵抗
器４０が、さらにトランジスタ３８のエミッタに結合さ
れる。バイアス電流４２、ＩINがトランジスタ３２のコ
レクタへ流入する。電流源３０は次式のような電流Ｉ
OUT を発生し、これは温度に依存し、
電流源の構造は、当該技術分野で知られている。しか
し、図３には、電流ＩOUT を発生する例示的電流源３０
を示す。この電流源３０は、２個のバイポーラトランジ
スタ３２及び３４を含み、それらのベースは一緒に結合
され、またトランジスタ３２では、そのベースをコレク
タに短絡してダイオードとして接続される。第３のトラ
ンジスタ３６では、コレクタがトランジスタ３２のエミ
ッタに結合され、またベースがトランジスタ３４のエミ
ッタに結合される。第４のトランジスタ３８では、ベー
スがトランジスタ３２のエミッタに結合され、またコレ
クタはトランジスタ３４のエミッタに結合される。抵抗
器４０が、さらにトランジスタ３８のエミッタに結合さ
れる。バイアス電流４２、ＩINがトランジスタ３２のコ
レクタへ流入する。電流源３０は次式のような電流Ｉ
OUT を発生し、これは温度に依存し、
【数８】 ここに、Ａ，Ｂ，Ｃ，Ｄはそれぞれトランジスタ３２，
３４，３６，３８の面積、Ｒは抵抗器４０の抵抗値であ
る。電流ＩOUT は、次に差動対１４及び１６を駆動する
ために用いられる。
３４，３６，３８の面積、Ｒは抵抗器４０の抵抗値であ
る。電流ＩOUT は、次に差動対１４及び１６を駆動する
ために用いられる。
【００１０】このような構造にすることにより、電流源
２０及び２２は、絶対温度に比例する電流Ｉ1 及びＩ2
を発生するように作ることができる。差動対１４のため
の相互コンダクタンスｇm1は、従って第２の差動対１６
の相互コンダクタンスｇm2に等しい。ＩOUT の温度係数
は、差動対１４及び１６の相互コンダクタンスが温度に
無関係になるようになっており、即ち
２０及び２２は、絶対温度に比例する電流Ｉ1 及びＩ2
を発生するように作ることができる。差動対１４のため
の相互コンダクタンスｇm1は、従って第２の差動対１６
の相互コンダクタンスｇm2に等しい。ＩOUT の温度係数
は、差動対１４及び１６の相互コンダクタンスが温度に
無関係になるようになっており、即ち
【数９】ｇm1＝ｇm2＝Ｇ． である。電流Ｉ3 は、絶対温度に無関係であり、従っ
て、差動対１８の相互コンダクタンスは
て、差動対１８の相互コンダクタンスは
【数１０】 である。
【００１１】入力後１２の平衡点は、次式で表わされ
【数１１】Ｖid1 ｇm1＋Ｖid2 ｇm2＋Ｖid3 ｇm3＝０ 又は、
【数１２】
【数１３】 の温度係数は、約−３３００ｐｐｍ℃-1であるので、次
式
式
【数１４】Ｖid1 Ｇ＋Ｖid2 Ｇ＋ＩＲROOMTEMP＝０ が今や平衡状態ということができるが、それは第３項の
温度係数がアルミニウム抵抗器の温度係数を補償するか
らである。
温度係数がアルミニウム抵抗器の温度係数を補償するか
らである。
【００１２】本発明は、ｎ−ｐ−ｎバイポーラトランジ
スタ以外のトランジスタにも同様に適用でき、またさら
に差入力を用いる回路応用面にも適用できることは理解
でいるであろう。さらに、当該技術分野において、絶対
温度に比例する電流源又は温度に無関係な電流源を生成
する方法は周知である。本発明は、２つ又はそれ以上の
差電圧入力をもつ加算比較器に適用できる。
スタ以外のトランジスタにも同様に適用でき、またさら
に差入力を用いる回路応用面にも適用できることは理解
でいるであろう。さらに、当該技術分野において、絶対
温度に比例する電流源又は温度に無関係な電流源を生成
する方法は周知である。本発明は、２つ又はそれ以上の
差電圧入力をもつ加算比較器に適用できる。
【００１３】
【発明の効果】本発明の加算比較器においては、１つの
差動対において温度変動に依存する差入力電圧を受けて
も、他の差動対へはこれを相殺する温度依存性が導入さ
れるので、正確な出力を発生することができる。
差動対において温度変動に依存する差入力電圧を受けて
も、他の差動対へはこれを相殺する温度依存性が導入さ
れるので、正確な出力を発生することができる。
【００１４】本発明及びその利点を詳細に説明したが、
種々の変更、置換及び改変は、特許請求の範囲に定義し
た発明の精神及び範囲から逸脱することなく行うことが
できることを理解すべきである。
種々の変更、置換及び改変は、特許請求の範囲に定義し
た発明の精神及び範囲から逸脱することなく行うことが
できることを理解すべきである。
【００１５】以上の説明に関して以下の項を開示する。 （１）各々が温度に無関係な差電圧入力を受ける少なく
とも１個の第１の差動対と、各々が温度に依存する差電
圧入力を受ける少なくとも１個の第２の差動対と、上記
少なくとも１個の第１の差動対に結合された少なくとも
１個の第１の電流源であって、上記少なくとも１個の第
１の差動対を駆動するための温度に依存した電流を発生
し、上記温度に依存した差電圧入力の影響を相殺する。
上記少なくとも１個の第１の電流源と、上記少なくとも
１個の第２の差動対に結合された少なくとも１個の第２
の電流源であって、上記少なくとも１個の第２の差動対
を駆動するための温度に無関係な電流を発生する上記少
なくとも１個の第２の電流源と、を含む加算比較器。
とも１個の第１の差動対と、各々が温度に依存する差電
圧入力を受ける少なくとも１個の第２の差動対と、上記
少なくとも１個の第１の差動対に結合された少なくとも
１個の第１の電流源であって、上記少なくとも１個の第
１の差動対を駆動するための温度に依存した電流を発生
し、上記温度に依存した差電圧入力の影響を相殺する。
上記少なくとも１個の第１の電流源と、上記少なくとも
１個の第２の差動対に結合された少なくとも１個の第２
の電流源であって、上記少なくとも１個の第２の差動対
を駆動するための温度に無関係な電流を発生する上記少
なくとも１個の第２の電流源と、を含む加算比較器。
【００１６】（２）第１項記載の加算比較器であって、
上記少なくとも１個の第１の電流源は、
上記少なくとも１個の第１の電流源は、
【数１５】 の形式の電流を発生し、ここにＩは発生される電流、ｑ
は電荷量、ｋはボルツマン定数、Ｔは°Ｋで表わされる
温度、ｘは定数である。
は電荷量、ｋはボルツマン定数、Ｔは°Ｋで表わされる
温度、ｘは定数である。
【００１７】（３）第１項記載の加算比較器であって、
もし
もし
【数１６】 であれば高い出力を発生し、また、もし
【数１７】 であれば低い出力を発生し、ここにＶid1 ，Ｖid2 ，…
及びｖid(n-1) は上記少なくとも１個の第１の差動対へ
の差電圧入力、Ｖidn は上記少なくとも１個の第２の差
動対への差電圧入力、Ｇは定数、Ｉn は上記少なくとも
１個の第２の電流源によって発生する電流、ｑは電荷量
は、ｋはボルツマン定数、Ｔは°Ｋで表わされる温度で
ある。
及びｖid(n-1) は上記少なくとも１個の第１の差動対へ
の差電圧入力、Ｖidn は上記少なくとも１個の第２の差
動対への差電圧入力、Ｇは定数、Ｉn は上記少なくとも
１個の第２の電流源によって発生する電流、ｑは電荷量
は、ｋはボルツマン定数、Ｔは°Ｋで表わされる温度で
ある。
【００１８】（４）第１項記載の加算比較器であって、
上記少なくとも１個の第２の差動対の各々は、大きな温
度係数をもつ回路要素の両端間の差電圧入力を受ける。
上記少なくとも１個の第２の差動対の各々は、大きな温
度係数をもつ回路要素の両端間の差電圧入力を受ける。
【００１９】（５）第１項記載の加算比較器であって、
上記少なくとも１個の第２の差動対の各々は、大きな温
度係数をもつ抵抗器の両端間の差動圧入力を受ける。
上記少なくとも１個の第２の差動対の各々は、大きな温
度係数をもつ抵抗器の両端間の差動圧入力を受ける。
【００２０】（６）各々が温度に無関係な差電圧入力を
受ける少なくも１個の第１の差動対と、各々が温度に依
存する差電圧入力を受ける少なくとも１個の第２の差動
対と、上記少なくとも１個の第１の差動対に結合された
少なくとも１個の第１の電流源であって、上記少なくと
も１個の第１の差動対を駆動するための温度に依存した
電流を発生し、上記温度に依存した差電圧入力の影響を
相殺する上記少なくとも１個の第１の電流源と、上記少
なくとも１個の第２の差動対に結合された少なくとも１
個の第２の電流源であって、上記少なくとも１個の第２
の差動対を駆動するための温度に無関係な電流を発生す
る上記少なくとも１個の第２の電流源と、を含む回路。
受ける少なくも１個の第１の差動対と、各々が温度に依
存する差電圧入力を受ける少なくとも１個の第２の差動
対と、上記少なくとも１個の第１の差動対に結合された
少なくとも１個の第１の電流源であって、上記少なくと
も１個の第１の差動対を駆動するための温度に依存した
電流を発生し、上記温度に依存した差電圧入力の影響を
相殺する上記少なくとも１個の第１の電流源と、上記少
なくとも１個の第２の差動対に結合された少なくとも１
個の第２の電流源であって、上記少なくとも１個の第２
の差動対を駆動するための温度に無関係な電流を発生す
る上記少なくとも１個の第２の電流源と、を含む回路。
【００２１】（７）第６項記載の回路であって、上記少
なくとも１個の第１の電流源は、
なくとも１個の第１の電流源は、
【数１８】 の形式の電流を発生し、ここにＩは発生される電流、ｑ
は電荷量、ｋはボルツマン定数、Ｔは°Ｋで表わされる
温度、ｘは定数である。
は電荷量、ｋはボルツマン定数、Ｔは°Ｋで表わされる
温度、ｘは定数である。
【００２２】（８）第６項記載の回路であって、もし
【数１９】 であれば高い出力を発生し、またもし
【数２０】 であれば低い出力を発生し、ここにＶid1 ，Ｖid2 ...
及びＶid(n-1) は上記少なくとも１個の第１の差動対へ
の差電圧入力、Ｖidn は上記少なくとも１個の第２の差
動対への差電圧入力、Ｇは定数、Ｉn は上記少なくとも
１個の第２の電流源によって発生する電流、ｑは電荷
量、ｋはボルツマン定数、Ｔは°Ｋで表わされる温度で
ある。
及びＶid(n-1) は上記少なくとも１個の第１の差動対へ
の差電圧入力、Ｖidn は上記少なくとも１個の第２の差
動対への差電圧入力、Ｇは定数、Ｉn は上記少なくとも
１個の第２の電流源によって発生する電流、ｑは電荷
量、ｋはボルツマン定数、Ｔは°Ｋで表わされる温度で
ある。
【００２３】（９）第６項記載の回路であって、上記少
なくとも１個の第２の差動対の各々は、大きな温度係数
をもつ回路要素の両端間の差電圧入力を受ける。
なくとも１個の第２の差動対の各々は、大きな温度係数
をもつ回路要素の両端間の差電圧入力を受ける。
【００２４】（１０）第６項記載の回路であって、上記
少なくとも１個の第２の差動対の各々は、大きな温度係
数をもつ抵抗器の両端間の差電圧入力を受ける。
少なくとも１個の第２の差動対の各々は、大きな温度係
数をもつ抵抗器の両端間の差電圧入力を受ける。
【００２５】（１１）加算比較器１０において、１つの
差動対１８の受ける１つの差入力が電圧は、大きな温度
係数をもつ抵抗器１２の両端の電圧のように温度変動に
依存しており、この温度への依存性は他の差動対１４，
１６における打消し用温度依存性の導入により相殺され
る。
差動対１８の受ける１つの差入力が電圧は、大きな温度
係数をもつ抵抗器１２の両端の電圧のように温度変動に
依存しており、この温度への依存性は他の差動対１４，
１６における打消し用温度依存性の導入により相殺され
る。
【図１】加算比較器の簡単なブロック図である。
【図２】本発明の教示により作られる加算比較器の差入
力の簡略化された概略図である。
力の簡略化された概略図である。
【図３】温度に依存した電流を発生する例示的電流源の
回路概略図である。
回路概略図である。
１０ 加算比較器 １２ 金属構成要素（抵抗器）１２ 入力手段 １４，１６，１８ 差動対 ２０，２２ 電流源（第１の電流源） ２４ 定電流源（第２の電流源） ３０ 電流源 Ｒ 抵抗器 Ｖid1 ，Ｖid2 ，Ｖid3 差電圧入力
Claims (1)
- 【請求項１】 各々が温度に無関係な差電圧入力を受け
る少なくとも１個の第１の差動対と、 各々が温度に依存する差電圧入力を受ける少なくとも１
個の第２の差動対と、 上記少なくとも１個の第１の差動対に結合された少なく
とも１個の第１の電流源であって、上記少なくとも１個
の第１の差動対を駆動するための温度に依存した電流を
発生し、上記温度に依存した差電圧入力の影響を相殺す
る上記少なくとも１個の第１の電流源と、 上記少なくとも１個の第２の差動対に結合された少なく
とも１個の第２の電流源であって、上記少なくとも１個
の第２の差動対を駆動するための温度に無関係な電流を
発生する上記少なくとも１個の第２の電流源と、を含む
加算比較器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US253095P | 1995-08-18 | 1995-08-18 | |
| US002530 | 1995-08-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198457A true JPH09198457A (ja) | 1997-07-31 |
| JP3754505B2 JP3754505B2 (ja) | 2006-03-15 |
Family
ID=21701199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21750296A Expired - Fee Related JP3754505B2 (ja) | 1995-08-18 | 1996-08-19 | 温度補償された加算比較器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5729161A (ja) |
| JP (1) | JP3754505B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104007399A (zh) * | 2013-02-21 | 2014-08-27 | 精工电子有限公司 | 磁传感器装置 |
| JP2014163692A (ja) * | 2013-02-21 | 2014-09-08 | Seiko Instruments Inc | 磁気センサ装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232815B1 (en) * | 1999-05-06 | 2001-05-15 | Analog Devices, Inc. | ATE pin electronics with complementary waveform drivers |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206113A (en) * | 1981-06-12 | 1982-12-17 | Nec Corp | Amplifier for limiter |
| JPH0423506A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | Ａｇｃ検波回路 |
| DE4416981A1 (de) * | 1994-05-13 | 1995-11-16 | Philips Patentverwaltung | Schaltungsanordnung mit einer Gesamtübertragungsfunktion |
-
1996
- 1996-08-16 US US08/698,601 patent/US5729161A/en not_active Expired - Lifetime
- 1996-08-19 JP JP21750296A patent/JP3754505B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104007399A (zh) * | 2013-02-21 | 2014-08-27 | 精工电子有限公司 | 磁传感器装置 |
| JP2014163691A (ja) * | 2013-02-21 | 2014-09-08 | Seiko Instruments Inc | 磁気センサ装置 |
| JP2014163692A (ja) * | 2013-02-21 | 2014-09-08 | Seiko Instruments Inc | 磁気センサ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3754505B2 (ja) | 2006-03-15 |
| US5729161A (en) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271608B (en) | A low offset bandgap voltage reference | |
| US6906581B2 (en) | Fast start-up low-voltage bandgap voltage reference circuit | |
| US6255807B1 (en) | Bandgap reference curvature compensation circuit | |
| US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
| US20070080740A1 (en) | Reference circuit for providing a temperature independent reference voltage and current | |
| JPH08123568A (ja) | 基準電流回路 | |
| JP2002149252A (ja) | バンドギャップレファレンス回路 | |
| WO2007020834A1 (ja) | 定電流回路およびそれを用いたインバータならびに発振回路 | |
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
| US7791401B1 (en) | Adjustment of op amp offset voltage temperature coefficient | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US7336126B2 (en) | Subtractor circuit and power detector arrangement having that subtractor circuit | |
| JPH09198457A (ja) | 温度補償された加算比較器 | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| KR0128251B1 (ko) | 정전압 회로 | |
| JPH05344735A (ja) | 全波整流回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP2002108467A (ja) | 定電圧出力回路 | |
| US7164308B2 (en) | Temperature compensated bandgap voltage reference | |
| JPH07230332A (ja) | バンドギャップ型定電圧発生回路 | |
| JP2000055945A (ja) | 比較回路 | |
| JPH05218290A (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2000065872A (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |