JPH09189725A - 振幅ピーク値検出器 - Google Patents
振幅ピーク値検出器Info
- Publication number
- JPH09189725A JPH09189725A JP8003500A JP350096A JPH09189725A JP H09189725 A JPH09189725 A JP H09189725A JP 8003500 A JP8003500 A JP 8003500A JP 350096 A JP350096 A JP 350096A JP H09189725 A JPH09189725 A JP H09189725A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- circuit
- signal
- input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 入力信号の正極性と負極性の両方の振幅ピー
ク値を検出することができる振幅ピーク値検出器を提供
する。 【解決手段】 入力信号のピーク値を記憶するためのコ
ンデンサ３と、入力信号のピーク値を検出するための高
インピーダンス入力の比較器１０と、入力信号の極性を
検出するための高インピーダンス入力の比較器１１と、
それぞれの比較器１０，１１の出力を保持する保持回路
１２，１３と、入力信号端子２とコンデンサ３との間に
介装されたサンプリングスイッチ１６とを備え、保持回
路１２，１３の出力が同じ論理値であるときのみ、制御
タイミングに応じてサンプリングスイッチ１６を閉じ
る。
ク値を検出することができる振幅ピーク値検出器を提供
する。 【解決手段】 入力信号のピーク値を記憶するためのコ
ンデンサ３と、入力信号のピーク値を検出するための高
インピーダンス入力の比較器１０と、入力信号の極性を
検出するための高インピーダンス入力の比較器１１と、
それぞれの比較器１０，１１の出力を保持する保持回路
１２，１３と、入力信号端子２とコンデンサ３との間に
介装されたサンプリングスイッチ１６とを備え、保持回
路１２，１３の出力が同じ論理値であるときのみ、制御
タイミングに応じてサンプリングスイッチ１６を閉じ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電気信号波形の振
幅ピーク値の検出器に関するものである。
幅ピーク値の検出器に関するものである。
【０００２】
【従来の技術】かかる検出器として、従来は、正極性の
振幅ピーク値については図４、負極性の振幅ピーク値に
ついては図５にそれぞれ示すような回路の振幅ピーク値
検出器が用いられてた。図４および図５において、１は
高インピーダンス入力の比較器、２は比較器１の非反転
入力または反転入力に接続された信号入力端子、３はコ
ンデンサ、４は基準電位点（ＧＮＤ）である。比較器１
の信号入力端子が接続されていない方の入力はコンデン
サ３を介して基準電位点４に接続されている。
振幅ピーク値については図４、負極性の振幅ピーク値に
ついては図５にそれぞれ示すような回路の振幅ピーク値
検出器が用いられてた。図４および図５において、１は
高インピーダンス入力の比較器、２は比較器１の非反転
入力または反転入力に接続された信号入力端子、３はコ
ンデンサ、４は基準電位点（ＧＮＤ）である。比較器１
の信号入力端子が接続されていない方の入力はコンデン
サ３を介して基準電位点４に接続されている。
【０００３】図４では、信号入力端子２が比較器１の非
反転入力に接続され、比較器１の出力がＮチャンネル電
界効果トランジスタ５のゲートに接続され、トランジス
タ５のドレインは高電位点（＋Ｖｃｃ）６に接続され、
トランジスタ５のソースは比較器１とコンデンサ３との
接続点に接続されている。この接続点はさらに信号出力
端子７に接続されている。
反転入力に接続され、比較器１の出力がＮチャンネル電
界効果トランジスタ５のゲートに接続され、トランジス
タ５のドレインは高電位点（＋Ｖｃｃ）６に接続され、
トランジスタ５のソースは比較器１とコンデンサ３との
接続点に接続されている。この接続点はさらに信号出力
端子７に接続されている。
【０００４】図５では、比較器１の出力がＰチャンネル
電界効果トランジスタ８のゲートに接続され、トランジ
スタ８のドレインは低電位点（−Ｖｃｃ）９に接続され
ている。トランジスタ８のソースが比較器１とコンデン
サ３との接続点および信号出力端子７に接続されている
点は図４と同じである。
電界効果トランジスタ８のゲートに接続され、トランジ
スタ８のドレインは低電位点（−Ｖｃｃ）９に接続され
ている。トランジスタ８のソースが比較器１とコンデン
サ３との接続点および信号出力端子７に接続されている
点は図４と同じである。
【０００５】まず、図４の正極性の振幅ピーク値の検出
回路について動作を説明する。信号入力端子２の電圧値
が信号出力端子７の電圧値より大きいとき、比較器１の
出力がＨレベルになるので、Ｎチャンネル電界効果トラ
ンジスタ５がオン状態となり、コンデンサ３は信号出力
端子７の電圧がさらに高くなる方向に充電される。一
方、信号入力端子２の電圧値が信号出力端子７の電圧値
より低くなると、Ｎチャンネル電界効果トランジスタ５
はオフ状態となりコンデンサ３の電荷が保持される。
回路について動作を説明する。信号入力端子２の電圧値
が信号出力端子７の電圧値より大きいとき、比較器１の
出力がＨレベルになるので、Ｎチャンネル電界効果トラ
ンジスタ５がオン状態となり、コンデンサ３は信号出力
端子７の電圧がさらに高くなる方向に充電される。一
方、信号入力端子２の電圧値が信号出力端子７の電圧値
より低くなると、Ｎチャンネル電界効果トランジスタ５
はオフ状態となりコンデンサ３の電荷が保持される。
【０００６】したがって、例えば信号入力端子２の入力
電圧Ｖｉｎが図６に破線で示すように変化した場合、信
号出力端子７の出力電圧Ｖｏｕｔは同図に実線で示すよ
うに変化することになる。この図からわかるように、出
力電圧Ｖｏｕｔは入力電圧Ｖｉｎの正極性の振幅ピーク
値を保持している。つまり、図４の回路は正極性の振幅
ピーク値を検出する機能を有する。
電圧Ｖｉｎが図６に破線で示すように変化した場合、信
号出力端子７の出力電圧Ｖｏｕｔは同図に実線で示すよ
うに変化することになる。この図からわかるように、出
力電圧Ｖｏｕｔは入力電圧Ｖｉｎの正極性の振幅ピーク
値を保持している。つまり、図４の回路は正極性の振幅
ピーク値を検出する機能を有する。
【０００７】図５の負極性の振幅ピーク値の検出回路に
ついても同様の動作が行われる。そして、入力電圧Ｖｉ
ｎが例えば図７に破線で示すように変化した場合、出力
電圧Ｖｏｕｔは同図に実線で示すように変化する。つま
り、図５の回路は負極性の振幅ピーク値を検出する機能
を有する。
ついても同様の動作が行われる。そして、入力電圧Ｖｉ
ｎが例えば図７に破線で示すように変化した場合、出力
電圧Ｖｏｕｔは同図に実線で示すように変化する。つま
り、図５の回路は負極性の振幅ピーク値を検出する機能
を有する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の振幅ピーク値検出器は、正極性および負極
性の振幅ピーク値を検出するために、それぞれの専用の
回路が必要である。つまり、図４または図５の回路によ
っては、いずれか一方の極性の振幅ピーク値しか検出で
きない。このため、微分変化型センサの出力信号のよう
に、ピーク値だけでなく極性も意味を持つ信号を取り扱
う場合に、極性を判別しながら振幅ピーク値を検出する
ことが従来の振幅ピーク値検出器のみでは不可能であ
る。また、正負両極性を検出するために２種類の振幅ピ
ーク値検出器を設けたのでは、集積回路化する際、ピー
ク値を記憶するためのコンデンサ容量の占める面積が増
大するという問題もある。
ような従来の振幅ピーク値検出器は、正極性および負極
性の振幅ピーク値を検出するために、それぞれの専用の
回路が必要である。つまり、図４または図５の回路によ
っては、いずれか一方の極性の振幅ピーク値しか検出で
きない。このため、微分変化型センサの出力信号のよう
に、ピーク値だけでなく極性も意味を持つ信号を取り扱
う場合に、極性を判別しながら振幅ピーク値を検出する
ことが従来の振幅ピーク値検出器のみでは不可能であ
る。また、正負両極性を検出するために２種類の振幅ピ
ーク値検出器を設けたのでは、集積回路化する際、ピー
ク値を記憶するためのコンデンサ容量の占める面積が増
大するという問題もある。
【０００９】本発明は上記のような従来の問題点を解決
するためになされたものであって、入力信号の正極性と
負極性の両方の振幅ピーク値を検出することができる振
幅ピーク値検出器を提供することを目的とする。
するためになされたものであって、入力信号の正極性と
負極性の両方の振幅ピーク値を検出することができる振
幅ピーク値検出器を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に、本発明による振幅ピーク値検出器は、入力信号のピ
ーク値を記憶するためのコンデンサと、前記入力信号の
ピーク値を検出するための第１の比較器と、その比較出
力を保持する第１の保持回路と、前記入力信号の極性を
検出するための第２の比較器と、その比較出力を保持す
る第２の保持回路と、入力信号端子と前記コンデンサと
の間に介装されたサンプリングスイッチと、前記第１お
よび第２の保持回路の出力を論理演算し、その演算結果
に応じて前記サンプリングスイッチ１６を開閉制御する
制御回路とを備えている。
に、本発明による振幅ピーク値検出器は、入力信号のピ
ーク値を記憶するためのコンデンサと、前記入力信号の
ピーク値を検出するための第１の比較器と、その比較出
力を保持する第１の保持回路と、前記入力信号の極性を
検出するための第２の比較器と、その比較出力を保持す
る第２の保持回路と、入力信号端子と前記コンデンサと
の間に介装されたサンプリングスイッチと、前記第１お
よび第２の保持回路の出力を論理演算し、その演算結果
に応じて前記サンプリングスイッチ１６を開閉制御する
制御回路とを備えている。
【００１１】このような回路構成としたことにより、詳
しくは後述するように、コンデンサに記憶される電圧と
して取り出される出力電圧は入力信号の正負いずれの極
性についてもピーク値を保持した電圧波形となる。これ
によって正負両極性の振幅ピーク値を検出することがで
きる。
しくは後述するように、コンデンサに記憶される電圧と
して取り出される出力電圧は入力信号の正負いずれの極
性についてもピーク値を保持した電圧波形となる。これ
によって正負両極性の振幅ピーク値を検出することがで
きる。
【００１２】上記の制御回路は、複数の論理演算回路を
組み合わせて適宜構成することができるが、例えば、第
１および第２の保持回路の出力の排他的論理和の否定演
算をする回路と、その出力と別途入力される制御信号と
の論理積演算をする回路とからなり、第１および第２の
保持回路の出力の論理値が等しく、かつ、前記制御信号
の論理値が“１”のときにサンプリングスイッチを閉じ
るように構成されていることが好ましい。
組み合わせて適宜構成することができるが、例えば、第
１および第２の保持回路の出力の排他的論理和の否定演
算をする回路と、その出力と別途入力される制御信号と
の論理積演算をする回路とからなり、第１および第２の
保持回路の出力の論理値が等しく、かつ、前記制御信号
の論理値が“１”のときにサンプリングスイッチを閉じ
るように構成されていることが好ましい。
【００１３】
【発明の実施の形態】以下、本発明の好ましい実施形態
について図１〜３を参照しながら説明する。図１は本発
明の実施形態に係る振幅ピーク値検出器の回路図であ
る。この図において、図４及び５に示した従来回路と同
じ構成要素については同じ番号を付している。図中、１
０は入力信号のピーク値を検出するための高インピーダ
ンス入力の比較器、１１は入力信号の極性を検出するた
めの高インピーダンス入力の比較器であり、両比較器１
０、１１の非反転入力は信号入力端子２に接続されてい
る。１２は比較器１０の２値出力を保持する保持回路、
１３は比較器１１の２値出力を保持する保持回路、１４
は排他的論理和の否定回路（以下、「ＸＮＯＲ回路」と
いう）、１５は論理積回路（以下、「ＡＮＤ回路」とい
う）である。
について図１〜３を参照しながら説明する。図１は本発
明の実施形態に係る振幅ピーク値検出器の回路図であ
る。この図において、図４及び５に示した従来回路と同
じ構成要素については同じ番号を付している。図中、１
０は入力信号のピーク値を検出するための高インピーダ
ンス入力の比較器、１１は入力信号の極性を検出するた
めの高インピーダンス入力の比較器であり、両比較器１
０、１１の非反転入力は信号入力端子２に接続されてい
る。１２は比較器１０の２値出力を保持する保持回路、
１３は比較器１１の２値出力を保持する保持回路、１４
は排他的論理和の否定回路（以下、「ＸＮＯＲ回路」と
いう）、１５は論理積回路（以下、「ＡＮＤ回路」とい
う）である。
【００１４】ＸＮＯＲ回路１４の２つの入力は保持回路
１２、１３の出力に接続され、ＸＮＯＲ回路１４の出力
はＡＮＤ回路１５の一方の入力に接続されている。ま
た、１６はＡＮＤ回路１５の出力によって開閉制御され
るサンプリングスイッチであり、信号入力端子２とコン
デンサ３（比較器１０の反転入力）との間に介装されて
いる。１７は保持回路１２、１３のクロック端子に接続
された第１の制御信号入力端子、１８はＡＮＤ回路１５
の他方の入力に接続された第２の制御信号入力端子、１
９はピーク値検出信号、２０は極性検出信号である。
１２、１３の出力に接続され、ＸＮＯＲ回路１４の出力
はＡＮＤ回路１５の一方の入力に接続されている。ま
た、１６はＡＮＤ回路１５の出力によって開閉制御され
るサンプリングスイッチであり、信号入力端子２とコン
デンサ３（比較器１０の反転入力）との間に介装されて
いる。１７は保持回路１２、１３のクロック端子に接続
された第１の制御信号入力端子、１８はＡＮＤ回路１５
の他方の入力に接続された第２の制御信号入力端子、１
９はピーク値検出信号、２０は極性検出信号である。
【００１５】以上のように構成された本実施形態の振幅
ピーク値検出器の動作を図２、３に基づいて説明する。
図２（ａ）は第１の制御信号入力端子１７に入力される
制御信号φ１、図２（ｂ）は第２の制御信号入力端子１
８に入力される制御信号φ２を示している。初期状態に
おいて、コンデンサ３の充電電圧はゼロ、即ち、比較器
１０の反転入力電位は基準電位点４の電位に等しいとす
る。また、信号入力端子２に図３（ａ）に示すような波
形の入力信号Ｖｉｎが入力されたとする。
ピーク値検出器の動作を図２、３に基づいて説明する。
図２（ａ）は第１の制御信号入力端子１７に入力される
制御信号φ１、図２（ｂ）は第２の制御信号入力端子１
８に入力される制御信号φ２を示している。初期状態に
おいて、コンデンサ３の充電電圧はゼロ、即ち、比較器
１０の反転入力電位は基準電位点４の電位に等しいとす
る。また、信号入力端子２に図３（ａ）に示すような波
形の入力信号Ｖｉｎが入力されたとする。
【００１６】比較器１０は入力信号Ｖｉｎをコンデンサ
３の電圧値と比較し、入力信号の電圧値が大きければ論
理値“１”を、小さければ論理値“０”を出力する。こ
の比較出力は保持回路１２によって図２（ａ）の制御信
号φ１のタイミングで保持（ラッチ）され、ピーク値検
出信号１９となる。他方、比較器１１は入力信号を基準
電位点４の電圧値（０Ｖ）と比較し、入力信号の電圧値
が大きければ論理値“１”を、小さければ論理値“０”
を出力する。この比較出力は保持回路１３によって図２
（ａ）の制御信号φ１のタイミングで保持され、極性検
出信号２０となる。
３の電圧値と比較し、入力信号の電圧値が大きければ論
理値“１”を、小さければ論理値“０”を出力する。こ
の比較出力は保持回路１２によって図２（ａ）の制御信
号φ１のタイミングで保持（ラッチ）され、ピーク値検
出信号１９となる。他方、比較器１１は入力信号を基準
電位点４の電圧値（０Ｖ）と比較し、入力信号の電圧値
が大きければ論理値“１”を、小さければ論理値“０”
を出力する。この比較出力は保持回路１３によって図２
（ａ）の制御信号φ１のタイミングで保持され、極性検
出信号２０となる。
【００１７】保持回路１２、１３で保持されたピーク値
検出信号１９と極性検出信号２０はＸＮＯＲ回路１４に
入力され、これらの論理値が同じであればＸＮＯＲ回路
１４の出力は論理値“１”、異なっておればＸＮＯＲ回
路１４の出力は論理値“０”となる。そして、ＸＮＯＲ
回路１４の出力はＡＮＤ回路１５に入力され、ＡＮＤ回
路１５の他方の入力には図２（ｂ）の制御信号φ２が入
力される。両入力が共に論理値“１”のときＡＮＤ回路
１５の出力は論理値“１”となり、これによってサンプ
リングスイッチ１６がオン状態にされる。したがって、
ピーク値検出信号１９の論理値と極性検出信号２０の論
理値とが等しく、かつ、制御信号φ２の論理値が“１”
のときにサンプリングスイッチ１６がオンになる。
検出信号１９と極性検出信号２０はＸＮＯＲ回路１４に
入力され、これらの論理値が同じであればＸＮＯＲ回路
１４の出力は論理値“１”、異なっておればＸＮＯＲ回
路１４の出力は論理値“０”となる。そして、ＸＮＯＲ
回路１４の出力はＡＮＤ回路１５に入力され、ＡＮＤ回
路１５の他方の入力には図２（ｂ）の制御信号φ２が入
力される。両入力が共に論理値“１”のときＡＮＤ回路
１５の出力は論理値“１”となり、これによってサンプ
リングスイッチ１６がオン状態にされる。したがって、
ピーク値検出信号１９の論理値と極性検出信号２０の論
理値とが等しく、かつ、制御信号φ２の論理値が“１”
のときにサンプリングスイッチ１６がオンになる。
【００１８】本検出器の入力信号Ｖｉｎが図３（ａ）に
示すように変化したとき、時点Ａまでは、ピーク値検出
信号１９と極性検出信号２０が共に論理値“１”である
ので、制御信号φ２が論理値“１”の期間はサンプリン
グスイッチ１６がオンになり、その結果、コンデンサ３
の電圧は入力信号の電圧に追随して上昇する。時点Ａか
ら時点Ｂまでの期間は、極性検出信号２０は論理値
“１”のままであるがピーク値検出信号１９が論理値
“０”になるので、制御信号φ２が論理値“１”の期間
についてもサンプリングスイッチ１６はオフになる。そ
して、コンデンサ３の充電電圧、つまり、コンデンサ３
に記憶された正極性の振幅ピーク値が保持される。この
コンデンサ３の充電電圧が出力端子７から取り出される
出力電圧Ｖｏｕｔであり、この電圧の変化の様子が図３
（ｂ）に実線で示されている。
示すように変化したとき、時点Ａまでは、ピーク値検出
信号１９と極性検出信号２０が共に論理値“１”である
ので、制御信号φ２が論理値“１”の期間はサンプリン
グスイッチ１６がオンになり、その結果、コンデンサ３
の電圧は入力信号の電圧に追随して上昇する。時点Ａか
ら時点Ｂまでの期間は、極性検出信号２０は論理値
“１”のままであるがピーク値検出信号１９が論理値
“０”になるので、制御信号φ２が論理値“１”の期間
についてもサンプリングスイッチ１６はオフになる。そ
して、コンデンサ３の充電電圧、つまり、コンデンサ３
に記憶された正極性の振幅ピーク値が保持される。この
コンデンサ３の充電電圧が出力端子７から取り出される
出力電圧Ｖｏｕｔであり、この電圧の変化の様子が図３
（ｂ）に実線で示されている。
【００１９】次に、時点Ｂから時点Ｃの期間は、入力信
号Ｖｉｎの極性が負になるに伴い極性検出信号２０もピ
ーク値検出信号１９と同じく論理値“０”となるので、
図２（ｂ）の制御信号が論理値“１”の期間はサンプリ
ングスイッチ１６がオンになる。その結果、コンデンサ
３の電圧は入力信号Ｖｉｎの電圧に追随して変化する。
つまり、負極性の入力信号の電圧値がコンデンサ３の充
電電圧として記憶される。時点Ｃから時点Ｄの期間は、
極性検出信号２０は論理値“０”のままであるがピーク
値検出信号１９が論理値“１”になるので、制御信号φ
２が論理値“１”の期間についてもサンプリングスイッ
チ１６はオフになる。そして、コンデンサ３の充電電
圧、つまり、コンデンサ３に記憶された負極性の振幅ピ
ーク値が保持される。
号Ｖｉｎの極性が負になるに伴い極性検出信号２０もピ
ーク値検出信号１９と同じく論理値“０”となるので、
図２（ｂ）の制御信号が論理値“１”の期間はサンプリ
ングスイッチ１６がオンになる。その結果、コンデンサ
３の電圧は入力信号Ｖｉｎの電圧に追随して変化する。
つまり、負極性の入力信号の電圧値がコンデンサ３の充
電電圧として記憶される。時点Ｃから時点Ｄの期間は、
極性検出信号２０は論理値“０”のままであるがピーク
値検出信号１９が論理値“１”になるので、制御信号φ
２が論理値“１”の期間についてもサンプリングスイッ
チ１６はオフになる。そして、コンデンサ３の充電電
圧、つまり、コンデンサ３に記憶された負極性の振幅ピ
ーク値が保持される。
【００２０】このようにして、図３（ａ）に示すような
波形の入力信号Ｖｉｎが本検出器の信号入力端子２に入
力されたとき、信号出力端子７には図３（ｂ）に示すよ
うな、正負両極性の振幅ピーク値が保持された出力信号
Ｖｏｕｔが得られる。
波形の入力信号Ｖｉｎが本検出器の信号入力端子２に入
力されたとき、信号出力端子７には図３（ｂ）に示すよ
うな、正負両極性の振幅ピーク値が保持された出力信号
Ｖｏｕｔが得られる。
【００２１】なお、上記実施形態では、ＸＮＯＲ回路１
４とＡＮＤ回路１５とによって、ピーク値検出信号１９
と極性検出信号２０との論理値が等しいときに制御信号
φ２のタイミングでサンプリングスイッチ１６をオンに
する回路を構成したが、このような機能を有する回路
は、他の複数の論理回路の組み合わせによっても構成す
ることができる。
４とＡＮＤ回路１５とによって、ピーク値検出信号１９
と極性検出信号２０との論理値が等しいときに制御信号
φ２のタイミングでサンプリングスイッチ１６をオンに
する回路を構成したが、このような機能を有する回路
は、他の複数の論理回路の組み合わせによっても構成す
ることができる。
【００２２】
【発明の効果】以上のように、本発明の振幅ピーク値検
出器によれば、一つの回路で正負両極性の振幅ピーク値
を検出することができるので、微分変化型センサの出力
信号のように、極性を判別しながら振幅ピーク値を検出
する用途に容易に適用することができる。また、集積回
路化する際、ピーク値を記憶するためのコンデンサが１
つで足りるので、従来の回路のように正極性用及び負極
性用に１つずつ必要である場合に比べて、コンデンサ容
量の占める面積が少なくて済み、チップサイズ上有利で
ある。
出器によれば、一つの回路で正負両極性の振幅ピーク値
を検出することができるので、微分変化型センサの出力
信号のように、極性を判別しながら振幅ピーク値を検出
する用途に容易に適用することができる。また、集積回
路化する際、ピーク値を記憶するためのコンデンサが１
つで足りるので、従来の回路のように正極性用及び負極
性用に１つずつ必要である場合に比べて、コンデンサ容
量の占める面積が少なくて済み、チップサイズ上有利で
ある。
【図１】本発明の第１の実施形態に係る振幅ピーク値検
出器の回路図
出器の回路図
【図２】図１の振幅ピーク値検出器における制御信号の
タイムチャート
タイムチャート
【図３】図１の振幅ピーク値検出器の動作説明図
【図４】従来の正極性の振幅ピーク値検出器の回路図
【図５】従来の負極性の振幅ピーク値検出器の回路図
【図６】図４の振幅ピーク値検出器の動作説明図
【図７】図５の振幅ピーク値検出器の動作説明図
２ 信号入力端子 ３ ピーク値記憶用コンデンサ ７ 信号出力端子 １０，１１ 比較器 １２，１３ 保持回路 １４ 排他的論理和の否定（ＸＮＯＲ）回路 １５ 論理積（ＡＮＤ）回路 １６ サンプリングスイッチ １７ 第１の制御信号入力端子 １８ 第２の制御信号入力端子 １９ ピーク値検出信号 ２０ 極性検出信号
Claims (2)
- 【請求項１】 入力信号のピーク値を記憶するためのコ
ンデンサと、前記入力信号のピーク値を検出するための
第１の比較器と、その比較出力を保持する第１の保持回
路と、前記入力信号の極性を検出するための第２の比較
器と、その比較出力を保持する第２の保持回路と、入力
信号端子と前記コンデンサとの間に介装されたサンプリ
ングスイッチと、前記第１および第２の保持回路の出力
を論理演算し、その演算結果に応じて前記サンプリング
スイッチを開閉制御する制御回路とを備えることによ
り、前記入力信号の正負両極性の振幅ピーク値を検出す
ることができる振幅ピーク値検出器。 - 【請求項２】 前記制御回路が、前記第１および第２の
保持回路の出力の排他的論理和の否定演算をする回路
と、その出力と別途入力される制御信号との論理積演算
をする回路とからなり、前記第１および第２の保持回路
の出力の論理値が等しく、かつ、前記制御信号の論理値
が“１”のときに前記サンプリングスイッチを閉じるよ
うに構成されている請求項１記載の振幅ピーク値検出
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003500A JPH09189725A (ja) | 1996-01-12 | 1996-01-12 | 振幅ピーク値検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003500A JPH09189725A (ja) | 1996-01-12 | 1996-01-12 | 振幅ピーク値検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09189725A true JPH09189725A (ja) | 1997-07-22 |
Family
ID=11559082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8003500A Pending JPH09189725A (ja) | 1996-01-12 | 1996-01-12 | 振幅ピーク値検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09189725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416595A (en) * | 2004-07-27 | 2006-02-01 | Facility Monitoring Systems Lt | Peak or trough detector |
-
1996
- 1996-01-12 JP JP8003500A patent/JPH09189725A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416595A (en) * | 2004-07-27 | 2006-02-01 | Facility Monitoring Systems Lt | Peak or trough detector |
| US7180335B2 (en) | 2004-07-27 | 2007-02-20 | Facility Monitoring Systems Limited | Peak detector |
| GB2416595B (en) * | 2004-07-27 | 2008-03-05 | Facility Monitoring Systems Lt | Peak detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727684B2 (en) | Magnetic field sensor | |
| US5818268A (en) | Circuit for detecting leakage voltage of MOS capacitor | |
| US10461725B2 (en) | Voltage comparator, voltage comparison method of the same, and reset method of the same | |
| US6046612A (en) | Self-resetting comparator circuit and method | |
| US7145375B2 (en) | Duty cycle detector with first, second, and third values | |
| JPS5871731A (ja) | Ｃｍｏｓデバイス用のダイナミツクｔｔｌ入力コンパレ−タ | |
| EP0509585A1 (en) | Clocked comparator with offset-voltage compensation | |
| JPS5856198B2 (ja) | 半導体記憶装置 | |
| JPS626537A (ja) | フラツシユ型ａ／ｄ変換器用負荷制限装置 | |
| JPH09189725A (ja) | 振幅ピーク値検出器 | |
| US20050028063A1 (en) | Integration type input circuit and method of testing it | |
| JP2692506B2 (ja) | 振幅ピーク値検出器 | |
| US3982140A (en) | High speed bistable multivibrator circuit | |
| JPH07249982A (ja) | ダイナミック論理回路装置 | |
| JPH02236178A (ja) | 半導体装置 | |
| US5283765A (en) | Address input buffer circuit for a semi-conductor storage device | |
| US20240106401A1 (en) | Measurement system, related integrated circuit and method | |
| JPH0574188A (ja) | サンプルホールド回路 | |
| US5025173A (en) | EFM-signal comparator | |
| US20190229744A1 (en) | Peak/bottom detection circuit, a/d converter, and integrated circuit | |
| JPH0381091B2 (ja) | ||
| JPH0156568B2 (ja) | ||
| JPS63168899A (ja) | ピ−クホ−ルド回路 | |
| SU1566412A1 (ru) | Аналоговое запоминающее устройство | |
| JPH07170185A (ja) | Ａ／ｄ変換器およびａ／ｄ変換器内蔵型マイクロコンピュータ |