CN217505986U - 电容检测信号增强电路、电容检测电路及触摸检测装置 - Google Patents

Abstract

本实用新型公开了一种电容检测信号增强电路、电容检测电路及触摸检测装置，本实用新型通过充电电路对待测电容充电，充电后通过放电储能电路放电，而且放电储能电路会利用待测电容放电释放出来的电荷进行充电储能，这样检测电路就可以检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，从而判断是否对所述待测电容施加了作用，但是因为储能减速电路在所述放电储能电路储能的同时对所述放电储能电路进行放电处理，减缓所述放电储能电路的电荷存储速度，所以必然增大待测电容对放电储能电路的充电时间，从而可以获得更大的检测信号，相对减小了噪声等的干扰。

Description

电容检测信号增强电路、电容检测电路及触摸检测装置

技术领域

本实用新型涉及电子技术领域，尤其涉及一种电容检测信号增强电路、电容检测电路及触摸检测装置。

背景技术

在集成电路设计中时常会使用到电容检测电路。如图1、2所示，为既有的电容检测电路及其等效电路，其中C_S为电容值较小的被检测电容，C_L为一个较大的储能电容(通常C_S<<C_L)。参考图3，用频率为f_clk的反相非交叠时钟来分别控制S₁和S₂的开断。第一阶段时，S1闭合，S2断开，VDD给Cs 充电；第二阶段时，S1断开，S2闭合，Cs向CL放电。经过多个周期后，C_L的电压从0充到VDD。

具体的，I_S2为C_S放电到C_L时的电流。因此有：

V_CL＝V_DD(1-e^-t/τ)；

我们记录C_L充电到Vref(通常V_ref<V_DD)的时间为t1，对Cs施加作用后，Cs的电容会改变，假设增大了ΔC_S，此时记录CL充电到Vref的时间为 t2，为了防止误判，设定一个阈值时间t0>t1，当t2>t0的时候才认为对Cs施加了作用。当然，条件也可写成t2-t1>t0-t1，即Δt>Δt0，Δt显然是由ΔCs造成的，因此可以用时间裕度Δt＝∣t₁-t₂∣来衡量检测信号ΔCs的强度，在实际应用时，则较多的用经过的周期数(时钟数)t*f来表达)。当其它条件不变，ΔC_S/C_S较小时，Δt较小(或时钟数较少)，时间(或时钟数)裕度较小，电路容易受到噪声等因素的干扰，导致检测错误。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的电容检测信号较小，易受噪声干扰上述缺陷，提供一种电容检测信号增强电路、电容检测电路及触摸检测装置。

本实用新型解决其技术问题所采用的技术方案是：构造一种电容检测信号增强电路，包括:

充电电路，与待测电容连接，用于对待测电容充电；

放电储能电路，与所述待测电容连接，用于对充电后的所述待测电容进行放电，并利用所述待测电容放电释放出来的电荷进行充电储能；

储能减速电路，与所述放电储能电路连接，用于在所述放电储能电路储能的同时对所述放电储能电路进行放电处理，以减缓所述放电储能电路的电荷存储速度；

其中，所述储能减速电路还与检测电路连接，所述检测电路用于检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容施加了作用。

优选地，所述储能减速电路包括以下任一种或者任意种的组合：

第一储能减速单元，用与所述放电储能电路的充电电流变化趋势相反的电流对所述放电储能电路进行放电；

第二储能减速单元，用恒定电流对所述放电储能电路进行放电；

第三储能减速单元，用与所述放电储能电路的充电电流变化趋势相反的电流对所述放电储能电路进行放电。

优选地，所述放电储能电路包括储能电容和放电开关，所述储能电容的容值大于所述待测电容的容值，所述放电开关的第一端连接所述待测电容的第一端，所述放电开关的第二端连接所述储能电容的第一端，所述储能电容的第二端接地，所述放电开关导通时所述待测电容放电且放电释放出来的电荷对所述储能电容充电。

优选地，所述第一储能减速单元包括电阻，所述电阻的第一端连接于所述储能电容的第一端和所述放电开关的第二端之间，所述电阻的第二端接地。

优选地，所述第二储能减速单元包括恒定电流源，所述恒定电流源的正极连接于所述储能电容的第一端和所述放电开关的第二端之间，所述恒定电流源的负极接地。

优选地，所述第三储能减速单元包括电流镜电路，所述电流镜电路包括运算放大器、第一MOS管、第二MOS管、基准电阻，所述第一MOS管连接于所述储能电容的第一端和地之间，所述基准电阻的第一端连接电压，所述基准电阻的第二端经由所述第二MOS管接地，所述第一MOS管、第二MOS管的栅极共接于所述运算放大器的输出端，所述运算放大器的反相输入端连接所述储能电容的第一端，所述运算放大器的同相输入端连接于所述基准电阻的第二端和所述第二MOS管之间。

优选地，所述第一MOS管、第二MOS管均为NMOS管，所述第一MOS管的漏极连接于所述储能电容的第一端和所述放电开关的第二端之间，所述第一 MOS管的源极接地，所述第二MOS管的漏极连接于所述运算放大器的同相输入端和所述基准电阻的第二端之间，所述第二MOS管的源极接地。

优选地，所述充电电路包括充电电压和充电开关，所述充电开关的第一端与所述充电电压连接，所述充电开关的第二端与所述待测电容的第一端连接，所述待测电容的第二端接地，所述充电开关导通时所述充电电压对所述待测电容充电。

本实用新型还构建了一种电容检测电路，包括检测电路以及如前所述的电容检测信号增强电路，所述检测电路用于检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容施加了作用。

本实用新型还构建了一种触摸检测装置，包括待测电容以及如前所述的电容检测电路。

本实用新型的电容检测信号增强电路、电容检测电路及触摸检测装置，具有以下有益效果：本实用新型通过充电电路对待测电容充电，充电后通过放电储能电路放电，而且放电储能电路会利用待测电容放电释放出来的电荷进行充电储能，这样检测电路就可以检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，从而判断是否对所述待测电容施加了作用，但是因为储能减速电路在所述放电储能电路储能的同时对所述放电储能电路进行放电处理，减缓所述放电储能电路的电荷存储速度，所以必然增大待测电容对放电储能电路的充电时间，从而可以获得更大的检测信号，相对减小了噪声等的干扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：

图1是传统电容检测电路的结构示意图；

图2是传统电容检测电路的等效电路示意图；

图3是图1中两个开关的工作时序图；

图4是本实用新型的结构示意图；

图5是本实用新型实施例一的结构示意图；

图6是本实用新型实施例一和传统电路的V_CL-t曲线对比示意图；

图7是本实用新型实施例二的结构示意图；

图8是本实用新型实施例二和传统电路的V_CL-t曲线对比示意图；

图9是本实用新型实施例三的结构示意图；

图10是本实用新型实施例三和传统电路的V_CL-t曲线对比示意图。

具体实施方式

本实用新型为了解决现有技术的电容检测信号较小，易受噪声干扰上述缺陷，在ΔC_S/C_S较小的情况下获得更大的Δt，参考图4，本实用新型构建电容检测信号增强电路111、电容检测电路11及触摸检测装置1。触摸检测装置1 包括待测电容C_S以及电容检测电路11。电容检测电路11包括检测电路112 以及电容检测信号增强电路111。电容检测信号增强电路111包括充电电路 1111、放电储能电路1112、储能减速电路1113，充电电路1111、放电储能电路1112都分别与所述待测电容C_S连接，储能减速电路1113、检测电路112 分别与所述放电储能电路1112连接。

充电电路1111对待测电容C_S充电；放电储能电路1112对充电后的所述待测电容C_S进行放电，并利用所述待测电容C_S放电释放出来的电荷进行充电储能；储能减速电路1113在所述放电储能电路1112储能的同时对所述放电储能电路1112进行放电处理，以减缓所述放电储能电路1112的电荷存储速度；检测电路112检测所述放电储能电路1112存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容C_S施加了作用。如此，因为储能减速电路1113在所述放电储能电路1112储能的同时对所述放电储能电路 1112进行放电处理，减缓所述放电储能电路1112的电荷存储速度，所以必然增大待测电容C_S对放电储能电路1112的充电时间，从而可以获得更大的检测信号，相对减小了噪声等的干扰。

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的典型实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。应当理解本实用新型实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本实用新型实施例以及实施例中的技术特征可以相互组合。

实施例一

参考图5，本实施例的电容检测信号增强电路111包括：

充电电路1111，与待测电容C_S连接，用于对待测电容C_S充电；

放电储能电路1112，与所述待测电容C_S连接，用于对充电后的所述待测电容C_S进行放电，并利用所述待测电容C_S放电释放出来的电荷进行充电储能；

储能减速电路1113，与所述放电储能电路1112连接，用于在所述放电储能电路1112储能的同时对所述放电储能电路1112进行放电处理，以减缓所述放电储能电路1112的电荷存储速度。

其中，所述储能减速电路1113还与检测电路112连接，所述检测电路112 用于检测所述放电储能电路1112存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容C_S施加了作用。

具体来说，所述充电电路1111包括充电电压VDD和充电开关S₁，所述放电储能电路1112包括储能电容C_L和放电开关S₂，充电开关S₁、放电开关 S₂可以采用但不限于三极管等可控电子开关，所述储能电容C_L的容值远大于所述待测电容C_S的容值，所述充电开关S₁的第一端与所述充电电压VDD连接，所述充电开关S₁的第二端与所述待测电容C_S的第一端连接，所述待测电容C_S的第二端接地，所述充电开关S₁导通时所述充电电压VDD对所述待测电容C_S充电。所述放电开关S₂的第一端连接所述待测电容C_S的第一端，所述放电开关S₂的第二端连接所述储能电容C_L的第一端，所述储能电容C_L的第二端接地，所述放电开关S₂导通时所述待测电容C_S放电且放电释放出来的电荷对所述储能电容C_L充电。参考图3，充电开关S₁和放电开关S₂是通过反相非交叠时钟控制的。

本实施例中，所述储能减速电路1113具体是采用的第一储能减速单元，第一储能减速单元用与所述放电储能电路1112的充电电流变化趋势相反的电流对所述放电储能电路1112进行放电。比如说，一种可行的方式中，所述第一储能减速单元包括电阻R₁，所述电阻R₁的第一端连接于所述储能电容C_L的第一端和所述放电开关S₂的第二端之间，所述电阻R₁的第二端接地，即在储能电容C_L上并联电阻R₁。

具体工作过程是：一个周期分为两个阶段。第一阶段时，S1闭合导通， S2断开，VDD给Cs充电。第二阶段时，S1断开，S2闭合导通，Cs向CL放电。经过多个周期后，CL的电压从0充到VDD。我们预先记录CL充电到 Vref的时间为t₁。对Cs施加作用后，Cs的电容会改变，假设增大了ΔC_S，此时记录CL从0充电到Vref的时间为t2，计算时间裕度Δt＝∣t₁-t₂∣，用Δt来衡量检测信号ΔCs的强度，Δt越大，检测信号越强。

我们仍将电路等效成一阶RC电路，C_s为待测电容C_S的电容，C_L为储能电容C_L的电容，V_CL为储能电容C_L的电压，检测电路112即是检测这个电压 V_CL从到达Vref的时间t₂，最终用时间裕度Δt＝∣t₁-t₂∣来衡量检测信号ΔCs 的强度。R为电阻R₁的阻值，f_clk为反相非交叠时钟的频率，V_DD为充电电压 VDD的大小。电压V_CL为：

V_CL＝V_CL,max(1-e^-t/τ)；

本文中函数f(||)表示计算并联之后的电阻，比如f(A||B)表示计算A、 B并联之后的电阻，即

图6中图(b)为图(a)虚线框内的局部放大，实线和虚线分别对应C_S施加作用(变化ΔC_S)前后的V_CL–t曲线。从V_CL的表达式和图6可以看出，并联电阻R₁虽然减小了时间常数τ，但增大了V_ref/V_CL,max的比例，因而最终使得Δt 增加，图6中Δt1表示传统电路的Δt，Δt2表示本实施例的Δt，可见Δt2明显大于Δt1。

需要说明的是，待测电容C_S如果是多个时，多个待测电容C_S一般共用一个电阻R₁、储能电容C_L，通过各自对应的放电开关S₂、充电开关S₁组成的开关矩阵来选择要检测的待测电容C_S即可。

实施例二

参考图7，本实施例与实施例一的不同在于，所述储能减速电路1113具体是采用的第二储能减速单元，第二储能减速单元用恒定电流对所述放电储能电路1112进行放电。具体来说，所述第二储能减速单元包括恒定电流源，所述恒定电流源的正极连接于所述储能电容C_L的第一端和所述放电开关S₂的第二端之间，所述恒定电流源的负极接地。

理想漏电流的电阻为无穷大，因此此时的电压V_CL为：

V_CL＝V_CL,max(1-e^-t/τ)；

结合V_CL的表达式和图8可以知道这种结构在不改变时间常数τ的情况下仅通过增大V_ref/V_CL,max的比例来增大Δt。

实施例三

参考图9，本实施例与实施例一的不同在于，所述储能减速电路1113具体是采用的第三储能减速单元，第三储能减速单元用与所述放电储能电路 1112的充电电流变化趋势相反的电流对所述放电储能电路1112进行放电。

更具体的，所述第三储能减速单元包括电流镜电路，所述电流镜电路包括运算放大器OP、第一MOS管M₁、第二MOS管M₂、基准电阻R₂，所述第一MOS 管M₁连接于所述储能电容C_L的第一端和地之间，所述基准电阻R₂的第一端连接电压，比如连接电压VDD，所述基准电阻R₂的第二端经由所述第二MOS 管M₂接地，所述第一MOS管M₁、第二MOS管M₂的栅极共接于所述运算放大器的输出端，所述运算放大器的反相输入端连接所述储能电容C_L的第一端，所述运算放大器的同相输入端连接于所述基准电阻R₂的第二端和所述第二 MOS管M₂之间。更具体的，所述第一MOS管M₁、第二MOS管M₂均为NMOS管，所述第一MOS管M₁的漏极连接于所述储能电容C_L的第一端和所述放电开关S₂的第二端之间，所述第一MOS管M₁的源极接地，所述第二MOS管M₂的漏极连接于所述运算放大器的同相输入端和所述基准电阻R₂的第二端之间，所述第二MOS管M₂的源极接地。

通过运放的反馈回路来使其同相输入端电压V₂等于反相输入端电压V_CL，进而有I_M2＝(V_DD-V_CL)/R，I_M1为I_M2的镜像，通过I_M1对C_L放电。假设I_M1＝I_M2，将电路等效成一阶RC电路，电压V_CL为：

V_CL＝V_DD(1-e^-t/τ)；

结合V_CL的表达式和图10，可以看出这种结构并未改变V_CL,max，仅通过增大时间常数τ增大了Δt。

可以理解的是，以上三个实施例还可以自由组合形成新的方案。

综上所述，本实用新型的电容检测信号增强电路、电容检测电路及触摸检测装置，具有以下有益效果：本实用新型通过充电电路对待测电容充电，充电后通过放电储能电路放电，而且放电储能电路会利用待测电容放电释放出来的电荷进行充电储能，这样检测电路就可以检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，从而判断是否对所述待测电容施加了作用，但是因为储能减速电路在所述放电储能电路储能的同时对所述放电储能电路进行放电处理，减缓所述放电储能电路的电荷存储速度，所以必然增大待测电容对放电储能电路的充电时间，从而可以获得更大的检测信号，相对减小了噪声等的干扰。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。

本说明书中使用的“第一”、“第二”等包含序数的术语可用于说明各种构成要素，但是这些构成要素不受这些术语的限定。使用这些术语的目的仅在于将一个构成要素区别于其他构成要素。例如，在不脱离本发明的权利范围的前提下，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。

上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护之内。

Claims (10)

1.一种电容检测信号增强电路，其特征在于，包括:

充电电路，与待测电容连接，用于对待测电容充电；

放电储能电路，与所述待测电容连接，用于对充电后的所述待测电容进行放电，并利用所述待测电容放电释放出来的电荷进行充电储能；

储能减速电路，与所述放电储能电路连接，用于在所述放电储能电路储能的同时对所述放电储能电路进行放电处理，以减缓所述放电储能电路的电荷存储速度；

其中，所述储能减速电路还与检测电路连接，所述检测电路用于检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容施加了作用。

2.根据权利要求1所述的电容检测信号增强电路，其特征在于，所述储能减速电路包括以下任一种或者任意种的组合：

第一储能减速单元，用与所述放电储能电路的充电电流变化趋势相反的电流对所述放电储能电路进行放电；

第二储能减速单元，用恒定电流对所述放电储能电路进行放电；

第三储能减速单元，用与所述放电储能电路的充电电流变化趋势相反的电流对所述放电储能电路进行放电。

3.根据权利要求2所述的电容检测信号增强电路，其特征在于，所述放电储能电路包括储能电容和放电开关，所述储能电容的容值大于所述待测电容的容值，所述放电开关的第一端连接所述待测电容的第一端，所述放电开关的第二端连接所述储能电容的第一端，所述储能电容的第二端接地，所述放电开关导通时所述待测电容放电且放电释放出来的电荷对所述储能电容充电。

4.根据权利要求3所述的电容检测信号增强电路，其特征在于，所述第一储能减速单元包括电阻，所述电阻的第一端连接于所述储能电容的第一端和所述放电开关的第二端之间，所述电阻的第二端接地。

5.根据权利要求3所述的电容检测信号增强电路，其特征在于，所述第二储能减速单元包括恒定电流源，所述恒定电流源的正极连接于所述储能电容的第一端和所述放电开关的第二端之间，所述恒定电流源的负极接地。

6.根据权利要求3所述的电容检测信号增强电路，其特征在于，所述第三储能减速单元包括电流镜电路，所述电流镜电路包括运算放大器、第一MOS管、第二MOS管、基准电阻，所述第一MOS管连接于所述储能电容的第一端和地之间，所述基准电阻的第一端连接电压，所述基准电阻的第二端经由所述第二MOS管接地，所述第一MOS管、第二MOS管的栅极共接于所述运算放大器的输出端，所述运算放大器的反相输入端连接所述储能电容的第一端，所述运算放大器的同相输入端连接于所述基准电阻的第二端和所述第二MOS管之间。

7.根据权利要求6所述的电容检测信号增强电路，其特征在于，所述第一MOS管、第二MOS管均为NMOS管，所述第一MOS管的漏极连接于所述储能电容的第一端和所述放电开关的第二端之间，所述第一MOS管的源极接地，所述第二MOS管的漏极连接于所述运算放大器的同相输入端和所述基准电阻的第二端之间，所述第二MOS管的源极接地。

8.根据权利要求1所述的电容检测信号增强电路，其特征在于，所述充电电路包括充电电压和充电开关，所述充电开关的第一端与所述充电电压连接，所述充电开关的第二端与所述待测电容的第一端连接，所述待测电容的第二端接地，所述充电开关导通时所述充电电压对所述待测电容充电。

9.一种电容检测电路，其特征在于，包括检测电路以及如权利要求1至8中任一项所述的电容检测信号增强电路，所述检测电路用于检测所述放电储能电路存储的电荷所产生的电压到达参考电压的时间，以便于判断是否对所述待测电容施加了作用。

10.一种触摸检测装置，其特征在于，包括待测电容以及如权利要求9所述的电容检测电路。

Images