JPH09186743A - 回線試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 回線試験時のエラー発生情報を、詳細な経時
変化を識別できる内容への加工や、時間とエラー発生数
を基準とした分類に適した形態で保持すること。 【解決手段】 シリアルデータ伝送用の被試験回線２０
に送出した回線試験用のテストパターン信号と、被試験
回線２０からの受信信号との信号パターンどうしの照合
により、被試験回線２０のエラーの発生を検出しこれを
示すエラー情報を試験結果として保持する回線試験装置
において、エラーの発生の検出時に、時間情報発生手段
１１がその時点で発生している、テストパターン信号の
被試験回線２０への送出時からの経過時間を少なくとも
特定する時間情報と、検出したエラーについてのエラー
情報とをリンクさせた時系列エラー情報を時系列エラー
情報生成手段３Ａで生成し、その生成した時系列エラー
情報を時系列情報保持手段３ｂＡに、試験結果として出
力可能に保持させる構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、ＲＳ−
２３２Ｃインタフェースに代表されるデジタルデータ専
用回線等を構成する、シリアルデータ回線の通信エラー
試験を行う回線試験装置に関するものである。

【０００２】

【従来の技術】一般に、デジタルデータ専用回線等とし
て用いられるシリアルデータ回線の回線品質試験は、回
線試験用のテストパターン信号を被試験回線に送出し、
送出したテストパターン信号のパターンと、被試験回線
から受信した受信信号のパターンとが一致するか否かを
確認することにより行っている。

【０００３】図７は従来用いられている回線試験装置の
一例を一部ブロックにより機能的に示した回路図であ
り、図中３０で示す回線試験装置においては、試験対象
であるシリアルデータ伝送用の被試験回線２０に接続し
た状態で、おおむね次のような動作により被試験回線２
０の回線試験を行っている。

【０００４】まず、テストパターン信号送出手段３１が
所定の基準クロックの周期に合わせて被試験回線２０に
テストパターン信号を送出し、これに応じて被試験回線
２０から受信される受信信号の信号パターンが、テスト
パターン信号の信号パターンが同期するか否かを、前記
基準クロックの周期に合わせてパターン同期判定手段３
２により判定する。

【０００５】次に、テストパターン信号の信号パターン
と同期すると前記パターン同期判定手段３２が判定した
受信信号の信号パターンの内容を、パターン一致判定手
段３３により、テストパターン信号の信号パターンの内
容と１バイトずつ比較し、両者が一致するか否かを判定
する。

【０００６】続いて、受信信号の信号パターンとテスト
パターン信号の信号パターンとのバイト単位の内容が一
致しなかったと前記パターン一致判定手段３３が判定し
たビット数を、エラービットカウント手段３４でカウン
トすると共に、パターン一致判定手段３３がパターンの
一致／不一致の判定を行ったテストパターン信号のビッ
ト数を受信ビットカウント手段３５によりカウントす
る。

【０００７】そして、基準クロックよりも長い周期のイ
ンターバルクロックの周期毎に、前記エラービットカウ
ント手段３４のカウント値を試験結果データ生成手段３
６に取り込み、この試験結果データ生成手段３６におい
て、エラービットカウント手段３４がカウントしたエラ
ーを、所定の試験項目毎に分類して個別に集計し、イン
ターバルクロックの１周期分のエラー情報として、エラ
ー情報保持手段３７に出力可能に保持させる。

【０００８】また、テストパターンの１巡回をビット数
１０２４で１ブロックとした場合に前記受信ビットカウ
ント手段３５のカウント値が１ブロックに達すると、ブ
ロック検出手段３８がブロック検出パルスを出力し、こ
のブロック検出パルスは、ブロックカウント手段３９に
より、回線試験装置３０が回線検査を行ったブロック数
としてカウントされる。以後は、上述した動作の繰り返
しにより、被試験回線２０の回線試験が行われる。

【０００９】なお、図７の４０は、前記エラー情報保持
手段３７が保持するエラー情報を加工して試験結果表示
用の出力データを生成する出力データ生成手段、４１は
この出力データ生成手段４０が生成した出力データを表
示する例えばＣＲＴ等の表示手段、４３は、テストパタ
ーン信号送出手段３１、パターン同期判定手段３２、パ
ターン一致判定手段３３、エラービットカウント手段３
４、受信ビットカウント手段３５、試験結果データ生成
手段３６、エラー情報保持手段３７、ブロック検出手段
３８、並びに、ブロックカウント手段３９を相互に接続
するバスラインをそれぞれ示す。

【００１０】また、上述した従来の回線試験装置３０の
構成要素のうち、テストパターン信号送出手段３１、パ
ターン同期判定手段３２、パターン一致判定手段３３、
試験結果データ生成手段３６、ブロック検出手段３８、
並びに、出力データ生成手段４０は、マイクロコンピュ
ータ（図示せず、以下、マイコンと略記する）のＣＰＵ
により構成される。

【００１１】さらに、エラービットカウント手段３４、
受信ビットカウント手段３５、ブロックカウント手段３
９は、前記マイコンのＲＡＭと前記ＣＰＵにより構成さ
れ、エラー情報保持手段３７は前記ＲＡＭにより構成さ
れ、表示手段４１による表示は、前記マイコンのＣＰＵ
に付設された表示用ドライバ（図示せず）により行われ
る。

【００１２】そして、前記回線試験装置３０において
は、前記受信信号の信号パターンが、テストパターン信
号の信号パターンと同期したと前記パターン同期判定手
段３２が判定した時に、前記ＲＡＭに確保された同期検
出フラグエリアに、同期の確立を示す同期検出フラグが
立てられ、また、前記受信信号の信号パターンとテスト
パターン信号の信号パターンとの同期が崩れたと前記パ
ターン同期判定手段３２が判定した時に、前記同期検出
フラグエリアの同期検出フラグが降ろされる。

【００１３】従って、前記回線試験装置３０における、
前記エラービットカウント手段３４と受信ビットカウン
ト手段３５によるビット数のカウントは、前記同期検出
フラグエリアの同期検出フラグが立っている間に限って
行われる。

【００１４】また、前記テストパターン信号送出手段３
１が被試験回線２０に送出するテストパターン信号の信
号パターンは、ランダムパターン発生手段（図示せず）
によりその都度任意に設定することも可能であり、その
場合には、前記パターン同期判定手段３２やパターン一
致判定手段３３が行う判定処理も、前記ランダムパター
ン発生手段によりその都度設定された信号パターンの内
容に従って行われる。

【００１５】このように構成された従来の回線試験装置
３０では、前記出力データ生成手段４０により、例え
ば、インターバルクロックの１周期分のエラー情報とし
て前記エラー情報保持手段３７に保持された試験項目毎
のエラー数を、棒の長さに置き換えて、それら棒をイン
ターバルクロックの周期の早いものから順に時系列で並
べた棒グラフの表示データを生成し、この棒グラフを表
示手段４１に表示させることで、エラー発生数の経時変
化を出力することができる。

【００１６】

【発明が解決しようとする課題】しかし、以上のよう
に、インターバルクロックの周期毎に集計したエラー数
を表す棒グラフ（当然、折れ線グラフ等の他の形態であ
ってもよい）では、インターバルクロックの１周期内に
おいて、エラーの発生がどのように変動したのかを知る
ことができないため、特に、インターバルクロックの周
期があまり短くない場合には、エラー発生数の経時変化
の様子を統計的に細かく知ることができなかった。

【００１７】また、上述のインターバルクロックの周期
毎のエラー数の表示は、単なる集計値の表示に過ぎない
ため、例えば、基準値を超える数のエラーが発生した時
間帯を表示したり、エラーが多発した時間帯を発生数が
多い順に表示するといった、回線試験の結果に基づいて
被試験回線２０に対して行う手当ての内容を決定するの
に最も重要な、時間とエラー発生数の２つの要素を基準
とした、実情に即した試験結果の統計的な表示を行うこ
とが困難であった。

【００１８】この発明は、シリアルデータ伝送用の被試
験回線に対する回線試験を、この被試験回線に送出した
回線試験用のテストパターン信号の信号パターンと、こ
の被試験回線からの受信信号の信号パターンとの信号パ
ターンとの照合により行うに当たり、回線試験の結果で
あるエラーの発生に関する情報を、詳細な経時変化を識
別できる内容に加工するのに適した形態で、かつ、時間
とエラー発生数の２つの要素を基準とした分類を行うの
に適した形態で保持することができる回線試験装置を提
供することを目的とする。

【００１９】

【課題を解決するための手段】この目的を達成するた
め、この発明は、図１の基本構成図で示すように、回線
試験用のテストパターン信号をシリアルデータ伝送用の
被試験回線２０に送出して、この被試験回線２０からの
受信信号の信号パターンと前記テストパターン信号の信
号パターンとの照合により、前記被試験回線２０のエラ
ーの発生を検出し、該エラーの検出を示すエラー情報を
試験結果として出力可能に保持する回線試験装置におい
て、前記テストパターン信号の前記被試験回線２０への
送出時からの経過時間を少なくとも特定する時間情報を
発生する時間情報発生手段１１と、前記エラーの発生の
検出時に、その時点で前記時間情報発生手段１１が発生
している前記時間情報と、前記検出したエラーについて
の前記エラー情報とをリンクさせた時系列エラー情報を
生成する時系列エラー情報生成手段３Ａと、前記時系列
エラー情報生成手段３Ａが生成した前記時系列エラー情
報を試験結果として出力可能に保持する時系列情報保持
手段３ｂＡとを備えることを特徴とする。

【００２０】また、前記受信信号の信号パターンと前記
テストパターン信号の信号パターンとの照合が、該テス
トパターン信号と前記受信信号との信号パターンが一致
するパターン同期時に、これらテストパターン信号と受
信信号をそれぞれ構成するバイト列の対応するバイト箇
所どうしが一致するか否かにより行われ、前記テストパ
ターン信号と前記受信信号との信号パターンの一致及び
不一致の間の変化である同期状態の変化を検出する同期
状態変化検出手段３Ｂと、該同期状態変化検出手段３Ｂ
による前記同期状態の変化の検出時に、その時点で前記
時間情報発生手段１１が発生している前記時間情報と、
前記検出した同期状態変化についての同期状態変化情報
とをリンクさせた時系列同期情報を生成する時系列同期
情報生成手段３Ｃとをさらに備え、前記時系列情報保持
手段３ｂＡがさらに、前記時系列同期情報生成手段３Ｃ
が生成した前記時系列同期情報を試験結果として出力可
能に保持するものとした。

【００２１】この回線試験装置によれば、エラーの発生
の検出時に時系列エラー情報生成手段３Ａが生成するエ
ラー情報が、エラーの発生時点で時間情報発生手段１１
が発生している、テストパターン信号の被試験回線２０
への送出時からの経過時間を少なくとも特定する時間情
報と、検出したエラーについてのエラー情報とをリンク
させた時系列エラー情報であることから、この時系列エ
ラー情報を出力することにより、その出力対象側におい
て、時系列エラー情報中の時間情報を基に、時間を基準
としたエラー情報の統計的な分類を行うことが可能とな
る。

【００２２】また、被試験回線２０のエラーの発生に関
するエラー情報だけでなく、エラー発生の判断基準とな
るテストパターン信号と受信信号との信号パターンのパ
ターン同期の状態変化に関する同期状態変化情報を含め
て、情報の出力対象側において、時間を基準とした情報
の統計的な分類を行うことが可能となる。

【００２３】

【発明の実施の形態】つぎに、この発明の実施形態によ
る回線試験装置を図２に基づいて説明する。図２はこの
発明の一実施形態に係る回線試験装置の概略構成を一部
ブロックで示す回路図で、図２中図７に示すものと同一
の部分には図７で付したものと同一の引用符号を付して
説明する。

【００２４】そして、図２中引用符号１で示す本実施形
態の回線試験装置は、マイコン３と、このマイコン３を
被試験回線２０に接続するシリアルインタフェース５
と、マイコン３に基準クロックを供給する例えば水晶発
振器等の基準クロック発生器７と、この基準クロックを
基にインターバルクロックを生成、出力するインターバ
ルクロック発生器９と、基準クロックを基に現在時刻を
計時、出力する時計手段１１（時間情報発生手段に相
当）と、試験結果を表示する例えばＣＲＴ等からなる表
示手段１３を備えている。

【００２５】前記マイコン３は、ＣＰＵ３ａ、ＲＡＭ３
ｂ、ＲＯＭ３ｃで構成されている。前記ＣＰＵ３ａに
は、前記ＲＡＭ３ｂ、ＲＯＭ３ｃ、シリアルインタフェ
ース５、基準クロック発生器７、インターバルクロック
発生器９、並びに、時計手段１１がそれぞれ接続され、
さらに、前記表示手段１３のドライバ１３ａが接続され
ている。

【００２６】前記ＲＡＭ３ｂは、各種データ記憶用のデ
ータエリア及び各種処理作業に用いるワークエリアを有
しており、このうち、前記データエリアには、図３にメ
モリエリアマップで示すように、被試験回線２０に送出
する回線試験用のテストパターン信号の信号パターンが
格納されており、ワークエリアには、同期検出フラグ、
ブロック検出フラグ、エラービットカウンタ、受信ビッ
トカウンタ、ブロックカウンタ、情報バッファ、並び
に、時系列情報バッファの各エリアが設けられている。
したがって、本実施形態では、請求項中の時系列情報保
持手段３ｂＡがＲＡＭ３ｂにより構成されている。

【００２７】ＲＯＭ３ｃには、ＣＰＵ３ａに各種処理動
作を行わせるための制御プログラムが格納されている。
前記シリアルインタフェース５は、出力インタフェース
部５ａと入力インタフェース部５ｂを有している。

【００２８】次に、前記ＣＰＵ３ａがＲＯＭ３ｃの制御
プログラムにしたがって行う処理を、図４〜図６のフロ
ーチャートを参照して説明する。図示を省略した電源の
投入等によりマイコン３が起動してプログラムがスター
トすると、ＣＰＵ３ａは、まず、図４に示すように、初
期設定を行う（ステップＳ１）。

【００２９】このステップＳ１の初期設定では、ＲＡＭ
３ｂの同期検出フラグエリアのフラグＦ１と、ブロック
検出フラグエリアのフラグＦ３をいずれも「１」に設定
すると共に、エラービットカウンタエリアのカウント値
Ｃ１、受信ビットカウンタエリアのカウント値Ｃ３、並
びに、ブロックカウンタエリアのカウント値Ｃ５をそれ
ぞれゼロリセットし、さらに、時系列情報バッファエリ
アをクリアする。

【００３０】上述したステップＳ１の初期設定が済んだ
ならば、次に、ＲＡＭ３ｂのブロック検出フラグエリア
のフラグＦ３が「０」であるか否かを確認する（ステッ
プＳ５）、フラグＦ３が「０」である場合は（ステップ
Ｓ５でＹ）、後述するステップＳ１１に進み、「０」で
ない場合は（ステップＳ５でＮ）、ＲＡＭ３ｂのブロッ
クカウンタのカウント値Ｃ５を「１」インクリメントし
（ステップＳ７）、次に、ブロック検出フラグエリアの
フラグＦ３を「０」に設定した後（ステップＳ９）、ス
テップＳ１１に進む。

【００３１】ＲＡＭ３ｂのワークエリアに格納された信
号パターンのテストパターン信号の送出は、ＣＰＵへの
基準クロックによる割込み処理によって、受信処理とは
非同期に行なわれ、出力インタフェース部５ａを介して
被試験回線２０に送出される（ステップＳ３）。

【００３２】ステップＳ１１では、被試験回線２０から
入力インタフェース部５ｂを介して信号を受信したか否
かを確認し、受信していない場合は（ステップＳ１１で
Ｎ）、受信するまでステップＳ１１をリピートし、受信
した場合は（ステップＳ１１でＹ）、受信信号の信号パ
ターンが、ＲＡＭ３ｂのワークエリアに格納された信号
パターンと一致するか否か、即ち、受信信号とテストパ
ターン信号の信号パターンが同期したか否かを確認する
（ステップＳ１３）。

【００３３】受信信号とテストパターン信号の信号パタ
ーンが同期した場合は（ステップＳ１３でＹ）、後述す
るステップＳ２５に進み、同期していない場合は（ステ
ップＳ１３でＮ）、ＲＡＭ３ｂの同期検出フラグエリア
のフラグＦ１が「０」であるか否かを確認する（ステッ
プＳ１５）。

【００３４】同期検出フラグエリアのフラグＦ１が
「０」である場合は（ステップＳ１５でＹ）ステップＳ
１１にリターンし、フラグＦ１が「０」でない場合は
（ステップＳ１５でＮ）、時計手段１１が出力する現在
時刻を符号化した時間情報（例えば、１０時１０分０
２．０１秒の場合には「１０１００２０１」）を生成す
ると共に（ステップＳ１７）、受信信号とテストパター
ン信号の信号パターンの同期が崩れたことを示すＳＹＮ
Ｃ＿ＯＵＴを符号化した同期状態変化情報（例えば「０
０００」）を生成した後（ステップＳ１９）、ステップ
Ｓ２１に進む。

【００３５】ステップＳ２１では、ステップＳ１７で生
成した時間情報と、ステップＳ１９で生成した同期状態
変化情報とをつなげた時系列同期情報（例えば「１０１
００２０１００００」）を生成し、次に、この時系列同
期情報をＲＡＭ３ｂの時系列情報バッファエリアに格納
した後（ステップＳ２３）、同期検出フラグエリアを
「０」にリセットしてから（ステップＳ２４）、ステッ
プＳ１１にリターンする。

【００３６】一方、ステップＳ１３で受信信号とテスト
パターン信号の信号パターンが同期した場合（Ｙ）に進
むステップＳ２５では、図５に示すように、ＲＡＭ３ｂ
の同期検出フラグエリアのフラグＦ１が「０」であるか
否かを確認し（ステップＳ２５）、フラグＦ１が「０」
でない場合は（ステップＳ２５でＮ）、後述するステッ
プＳ３７に進む。

【００３７】また、同期検出フラグエリアのフラグＦ１
が「０」である場合は（ステップＳ２５でＹ）、時計手
段１１の出力から現在時刻の前記時間情報を生成し（ス
テップＳ２７）、受信信号とテストパターン信号の信号
パターンの同期が確立したことを示すＳＹＮＣ＿ＩＮを
符号化した同期状態変化情報（例えば「１０００」）を
生成した後（ステップＳ２９）、ステップＳ３１に進
む。

【００３８】ステップＳ３１では、ステップＳ２７で生
成した時間情報と、ステップＳ２９で生成した同期状態
変化情報とをつなげた時系列同期情報（例えば「１０１
００２０１１０００」）を生成し、次に、この時系列同
期情報をＲＡＭ３ｂの時系列情報バッファエリアに格納
し（ステップＳ３３）、さらに、同期検出フラグエリア
のフラグＦ１を「１」に設定した後（ステップＳ３
５）、ステップＳ３７に進む。

【００３９】ステップＳ３７では、受信信号の信号パタ
ーンと、ＲＡＭ３ｂのワークエリアに格納された信号パ
ターンとが、同じバイト箇所どうしで全て一致するか否
かをビット単位で確認し、全て一致した場合は（ステッ
プＳ３７でＹ）、後述するステップＳ４９に進み、受信
信号の１ビット分の信号パターンのうち１バイトでもＲ
ＡＭ３ｂの格納信号パターンと一致しなかった場合は
（ステップＳ３７でＮ）、ＲＡＭ３ｂのエラービットカ
ウンタエリアのカウント値Ｃ１を「１」インクリメント
した後（ステップＳ３９）、ステップＳ４１に進む。

【００４０】ステップＳ４１では、時計手段１１の出力
から現在時刻の前記時間情報を生成し、次に、ビットエ
ラーを検出した旨を符号化して示すエラー情報（例えば
「１０１０」）を生成し（ステップＳ４３）、続いて、
ステップＳ４１で生成した時間情報と、ステップＳ４３
で生成したエラー情報とをつなげた時系列エラー情報
（例えば、エラー発生が１０時１０分０２．０１秒の場
合には「１０１００２０１１０１０」）を生成すると共
に（ステップＳ４５）、この時系列エラー情報をＲＡＭ
３ｂの時系列情報バッファエリアに格納した後（ステッ
プＳ４７）、ステップＳ４９に進む。

【００４１】ステップＳ４９では、図６に示すように、
ＲＡＭ３ｂの受信ビットカウンタエリアのカウント値Ｃ
３を「１」インクリメントし、続いて、カウント値Ｃ３
が１ブロック分のビット数に相当する「１０２４」に達
したか否かを確認し（ステップＳ５１）、「１０２４」
に達していない場合は（ステップＳ５１でＮ）、後述す
るステップＳ６５に進み、達した場合は（ステップＳ５
１でＹ）、ＲＡＭ３ｂのブロック検出フラグエリアのフ
ラグＦ３を「１」に設定し（ステップＳ５３）、受信ビ
ットカウンタエリアのカウント値Ｃ３をゼロリセットし
た後（ステップＳ５５）、ステップＳ５７に進む。

【００４２】ステップＳ５７では、時計手段１１の出力
から現在時刻の前記時間情報を生成し、次に、ブロック
の変わり目を検出した旨を符号化して示すブロック検出
情報（例えば「１１１０」）を生成し（ステップＳ５
９）、続いて、ステップＳ５７で生成した時間情報と、
ステップＳ５９で生成したブロック検出情報とをつなげ
た時系列ブロック検出情報（例えば、ブロック検出が１
０時１０分０２．０１秒の場合には「１０１００２０１
１１１０」）を生成すると共に（ステップＳ６１）、こ
の時系列ブロック検出情報をＲＡＭ３ｂの時系列情報バ
ッファエリアに格納した後（ステップＳ６３）、ステッ
プＳ６５に進む。

【００４３】ステップＳ６５では、インターバルクロッ
ク発生器９からのインターバルクロックが入力されたか
否かを確認し、入力されていない場合は（ステップＳ６
５でＮ）、ステップＳ１３にリターンし、入力された場
合は（ステップＳ６５でＹ）、データ収集処理を行った
後（ステップＳ６７）、ステップＳ１３にリターンす
る。

【００４４】なお、前記ステップＳ６７のデータ収集処
理では、ＲＡＭ３ｂのエラービットカウンタエリアのカ
ウント値Ｃ１と、受信ビットカウンタエリアのカウント
値Ｃ３をそれぞれ取り込み、前回取り込んだ各カウント
値Ｃ１，Ｃ３からの増加分を割り出してその変動数を示
す情報を、ＲＡＭ３ｂの情報バッファに格納する。

【００４５】以上のように、本実施形態では、請求項中
の時系列エラー情報生成手段３Ａが図５のフローチャー
トにおけるステップＳ４５で構成され、同期状態変化検
出手段３Ｂが図４のフローチャートにおけるステップＳ
１３及びステップＳ１５と、ステップＳ１３及びステッ
プＳ２５で構成され、時系列同期情報生成手段３Ｃが図
４中のステップＳ２１と図５中のステップＳ３１で構成
されている。

【００４６】次に、上述のように構成された本実施形態
の回線試験装置１の動作（作用）について説明する。ま
ず、シリアルインタフェース５を被試験回線２０に接続
し、基準クロック発生器７からの基準クロックに応じた
周期で回線試験用のテストパターン信号を送出し、被試
験回線２０により伝送されたテストパターン信号である
受信信号を被試験回線２０から受信すると、その受信信
号と元のテストパターン信号との信号パターンが、前記
基準クロックをサンプリング周期として比較される。

【００４７】ここで、両者の信号パターンが同じでない
と判定されると、被試験回線２０からの受信信号の受信
状態が続いている限り、受信信号とテストパターン信号
との信号パターンの比較が、両者の信号パターンが同じ
であると判定されるまで継続して行われる。

【００４８】一方、両者の信号パターンが同じであると
判定されると、受信信号の同期が確立したものとして、
その時点の現在時刻を示す時間情報と、同期が確立した
旨を符号化して示す同期状態変化情報とを一緒にした時
系列同期情報が、ＲＡＭ３ｂに読み出し可能に記憶、保
持される。

【００４９】そして、テストパターン信号との同期が確
立すると、受信信号とテストパターン信号との信号パタ
ーンの比較に代わって、受信信号の信号パターンの内容
が１ビット分ずつ、その１ビット分の信号を構成する各
バイトについて個別に、元のテストパターン信号の信号
パターンと一致するか否かが確認されると共に、パター
ンの一致を確認した受信信号のビット数が計数される。

【００５０】その結果、受信信号の１ビット分の信号パ
ターン中に１バイトでもテストパターン信号の信号パタ
ーンと一致しない場合には、そのビットにエラーがある
ものとして、その時点の現在時刻を示す時間情報と、ビ
ットエラーを検出した旨を符号化して示すエラー情報と
を一緒にした時系列エラー情報が、ＲＡＭ３ｂに読み出
し可能に記憶、保持されると共に、エラーの発生回数が
累計される。

【００５１】また、ビット毎のエラー検出中に、受信信
号とテストパターン信号との同期が崩れると、その時点
の現在時刻を示す時間情報と、同期が崩れた旨を符号化
して示す同期状態変化情報とを一緒にした時系列同期情
報が、ＲＡＭ３ｂに読み出し可能に記憶、保持される。

【００５２】そして、受信信号とテストパターン信号と
の同期の確立中には、インターバルクロック発生器９か
らのインターバルクロックの周期毎に、ビットエラーの
累計数と、パターン一致の確認を行ったビット数が確認
され、その確認値が、上述した各種時系列情報と同様
に、ＲＡＭ３ｂに読み出し可能に記憶、保持される。

【００５３】このように、本実施形態の回線試験装置１
によれば、被試験回線２０に送出したテストパターン信
号と、この被試験回線２０から受信した受信信号との信
号パターンの同期が確立したか否かを確認し、同期の確
立中に、受信信号とテストパターン信号とのビット毎の
一致をバイト単位で確認し、一致しないビットの発生時
に、現在時刻を示す時間情報と、ビットエラーの発生を
示すエラー情報とを一緒にした時系列エラー情報を生成
し、ＲＡＭ３ｂに格納する構成とした。

【００５４】このため、ＲＡＭ３ｂに記憶、保持された
前記時系列エラー情報中の時間情報を基準にして、各時
系列エラー情報中のエラー情報を整理することで、時間
を基準としたエラー情報の統計的な集計、分類と、その
表示データの生成をＣＰＵ３ａで適宜行い、その集計、
分類後のエラー情報の表示データをドライバ１３ａを介
して表示手段１３に出力し、表示させることができる。

【００５５】例えば、エラー発生率を集計して統計表示
する場合には、試験を行った時間帯を一定の時間間隔で
区切って複数の時間帯に分け、各時系列エラー情報を、
その中の時間情報が示す現在時間を基準として、複数の
時間帯のうち該当する時間帯に分類し、各時間帯毎に時
系列エラー情報の数を集計してその時間帯の長さで割れ
ばよい。

【００５６】また、基準値を超える数のエラーが発生し
た時間帯を表示する場合には、上述のようにして集計し
た各時間帯毎の時系列エラー情報の数を基準値と比較
し、時系列エラー情報の数が基準値を上回った時間帯
を、時系列エラー情報数が多い順に並べ換えればよい。

【００５７】そして、複数の時間帯に分ける際の各時間
帯の時間間隔は、試験中の基準クロックやインターバル
クロックの周期に関係なく任意の時間に設定できること
から、エラー情報に時間情報をリンクさせて時系列エラ
ー情報としてＲＡＭ３ｂに記憶、保持させておくこと
で、あとは、表示時に設定する時間帯の時間間隔を短く
することにより、時間とエラー発生数の２つの要素を基
準として、詳細な経時変化を識別できる内容にエラー情
報を加工し、表示を始め、プリントアウト等の種々の形
態で出力させることができる。

【００５８】なお、本実施形態で採用した、受信信号と
テストパターン信号との同期の確立時と同期が崩れた時
にそれぞれ時系列同期情報を生成してＲＡＭ３ｂに格納
する構成と、ブロックの変わり目を検出した際に時系列
ブロック検出情報を生成してＲＡＭ３ｂに格納する構成
とのうち少なくとも一方は、省略してもよい。

【００５９】しかしながら、これらの構成を設ければ、
被試験回線２０で同期がきちんと取れたか否かという同
期状態変化情報や、受信ブロック数の計数の基となるブ
ロック検出情報、すなわち、エラー情報とは異なる試験
結果を、エラー情報と同じように、時間を基準に詳細な
経時変化が識別できる内容に加工できる形態で保持さ
せ、かつ、加工したそれらの情報を、表示を始め、プリ
ントアウト等の種々の形態で出力させることができる。

【００６０】また、これらの構成を設ければ、時系列エ
ラー情報とリンクさせ、例えば、エラー発生率の高い時
間帯での同期状態変化情報を一緒に表示させる等、複数
種類の情報を時間情報により相関させるといった統計処
理が可能になる。

【００６１】さらに、被試験回線２０からの信号受信の
終了後、ＲＡＭ３ｂのブロックカウンタエリアのカウン
ト値Ｃ５を、テストパターン信号の元々のブロック数と
比較し、両者が一致しなかった場合に、ブロックエラー
を検出した旨を符号化して示すブロックエラー情報（例
えば「１１１１」）とを一緒にした時系列ブロックエラ
ー情報を、ＲＡＭ３ｂに読み出し可能に記憶、保持させ
る構成を追加して設けてもよい。そして、時間情報や、
エラー、同期状態変化、ブロック検出の各情報の具体的
な符号の内容及び桁数は、本実施形態で示したものに限
定されず、必要な情報の内容や区別する必要がある情報
の種類等により適宜変更可能であることは言うまでもな
い。

【００６２】また、被試験回線２０に送出したテストパ
ターン信号の信号パターンは、テストパターン信号の送
出のたびに内容を変えるようにしてもよく、その場合に
は、ＲＡＭ３ｂのデータエリアに格納している信号パタ
ーンを、ワークエリアに新たに設ける信号パターン格納
エリアに移すと共に、この信号パターン格納エリアに格
納する信号パターンを、被試験回線２０へのテストパタ
ーン信号の送出のたびに、内容を変えた後の信号パター
ンに更新する構成を別途設けることとなる。

【００６３】さらに、被試験回線２０に送出したテスト
パターン信号の信号パターンと、被試験回線２０から受
信した受信信号の信号パターンとの照合を具体的にどの
ような方式で行うかは、本実施形態で示した内容に限定
されず、例えば、同期確立後の信号パターンの一致確認
を、ビット毎ではなく最初からバイト毎に行うようにす
る等、任意である。

【００６４】また、本実施形態では、時計手段１１が基
準クロックを基に経時する現在時刻を符号化して時間情
報とする構成としたが、時間情報の内容は、被試験回線
２０へのテストパターン信号の送出時点でタイムカウン
トを開始するタイマにより与えられる経過時間等、現在
時刻以外の内容としてもよいのは勿論のことである。

【００６５】以上の説明は動作シーケンスを一番簡単な
制御方式として説明したが、さらに動作制御を分割して
行う、すなわち、要求される回線速度と処理速度とのか
ねあいで、各時系列データ作成のシーケンスごとに割り
込み処理をさらに分割するあるいはマルチタスク制御に
置き換えて実現してもよい。

【００６６】

【発明の効果】請求項１記載した本発明の回線試験装置
によれば、回線試験用のテストパターン信号をシリアル
データ伝送用の被試験回線に送出して、この被試験回線
からの受信信号の信号パターンと前記テストパターン信
号の信号パターンとの照合により、前記被試験回線のエ
ラーの発生を検出し、該エラーの検出を示すエラー情報
を試験結果として出力可能に保持する回線試験装置にお
いて、前記テストパターン信号の前記被試験回線への送
出時からの経過時間を少なくとも特定する時間情報を発
生する時間情報発生手段と、前記エラーの発生の検出時
に、その時点で前記時間情報発生手段が発生している前
記時間情報と、前記検出したエラーについての前記エラ
ー情報とをリンクさせた時系列エラー情報を生成する時
系列エラー情報生成手段と、前記時系列エラー情報生成
手段が生成した前記時系列エラー情報を試験結果として
出力可能に保持する時系列情報保持手段とを備える構成
とした。

【００６７】このため、エラーの発生の検出時に時系列
エラー情報生成手段が生成するエラー情報が、エラーの
発生時点で時間情報発生手段が発生している、テストパ
ターン信号の被試験回線への送出時からの経過時間を少
なくとも特定する時間情報と、検出したエラーについて
のエラー情報とをリンクさせた時系列エラー情報とな
り、従って、この時系列エラー情報を出力することによ
り、その出力対象側において、時系列エラー情報中の時
間情報を基に、時間を基準としたエラー情報の統計的な
分類を行うことができる。

【００６８】また、請求項２に記載した本発明の回線試
験装置によれば、前記受信信号の信号パターンと前記テ
ストパターン信号の信号パターンとの照合が、該テスト
パターン信号と前記受信信号との信号パターンが一致す
るパターン同期時に、これらテストパターン信号と受信
信号をそれぞれ構成するバイト列の対応するバイト箇所
どうしが一致するか否かにより行われ、前記テストパタ
ーン信号と前記受信信号との信号パターンの一致及び不
一致の間の変化である同期状態の変化を検出する同期状
態変化検出手段と、該同期状態変化検出手段による前記
同期状態の変化の検出時に、その時点で前記時間情報発
生手段が発生している前記時間情報と、前記検出した同
期状態変化についての同期状態変化情報とをリンクさせ
た時系列同期情報を生成する時系列同期情報生成手段と
をさらに備え、前記時系列情報保持手段がさらに、前記
時系列同期情報生成手段が生成した前記時系列同期情報
を試験結果として出力可能に保持するものとした。

【００６９】このため、被試験回線のエラーの発生に関
するエラー情報だけでなく、エラー発生の判断基準とな
るテストパターン信号と受信信号との信号パターンのパ
ターン同期の状態変化に関する同期状態変化情報を含め
て、情報の出力対象側において、時間を基準とした情報
の統計的な分類を行うことができる。

【図面の簡単な説明】

【図１】この発明の回線試験装置の基本構成図である。

【図２】この発明の一実施形態に係る回線試験装置の概
略構成を一部ブロックで示す回路図である。

【図３】図２に示すＲＡＭのメモリエリアマップであ
る。

【図４】図２のＣＰＵがＲＯＭに格納されたプログラム
に従って行う処理を示すフローチャートである。

【図５】図２のＣＰＵがＲＯＭに格納されたプログラム
に従って行う処理を示すフローチャートである。

【図６】図２のＣＰＵがＲＯＭに格納されたプログラム
に従って行う処理を示すフローチャートである。

【図７】従来用いられている回線試験装置の一例を一部
ブロックにより機能的に示した回路図である。

【符号の説明】

３ マイクロコンピュータ ３ａ ＣＰＵ ３ｂ ＲＡＭ ３ｃ ＲＯＭ ３Ａ 時系列エラー情報生成手段 ３Ｂ 同期状態変化検出手段 ３Ｃ 時系列同期情報生成手段 ３ｂＡ 時系列情報保持手段 １１ 時間情報発生手段 ２０ 被試験回線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 回線試験用のテストパターン信号をシリ
   アルデータ伝送用の被試験回線(20)に送出して、この被
   試験回線(20)からの受信信号の信号パターンと前記テス
   トパターン信号の信号パターンとの照合により、前記被
   試験回線(20)のエラーの発生を検出し、該エラーの検出
   を示すエラー情報を試験結果として出力可能に保持する
   回線試験装置において、 前記テストパターン信号の前記被試験回線(20)への送出
   時からの経過時間を少なくとも特定する時間情報を発生
   する時間情報発生手段(11)と、 前記エラーの発生の検出時に、その時点で前記時間情報
   発生手段(11)が発生している前記時間情報と、前記検出
   したエラーについての前記エラー情報とをリンクさせた
   時系列エラー情報を生成する時系列エラー情報生成手段
   (3A)と、 前記時系列エラー情報生成手段(3A)が生成した前記時系
   列エラー情報を試験結果として出力可能に保持する時系
   列情報保持手段(3bA) と、を備えることを特徴とする回
   線試験装置。
2. 【請求項２】 前記受信信号の信号パターンと前記テス
   トパターン信号の信号パターンとの照合は、該テストパ
   ターン信号と前記受信信号との信号パターンが一致する
   パターン同期時に、これらテストパターン信号と受信信
   号をそれぞれ構成するバイト列の対応するバイト箇所ど
   うしが一致するか否かにより行われ、前記テストパター
   ン信号と前記受信信号との信号パターンの一致及び不一
   致の間の変化である同期状態の変化を検出する同期状態
   変化検出手段(3B)と、該同期状態変化検出手段(3B)によ
   る前記同期状態の変化の検出時に、その時点で前記時間
   情報発生手段(11)が発生している前記時間情報と、前記
   検出した同期状態変化についての同期状態変化情報とを
   リンクさせた時系列同期情報を生成する時系列同期情報
   生成手段(3C)とをさらに備え、前記時系列情報保持手段
   (3bA) はさらに、前記時系列同期情報生成手段(3C)が生
   成した前記時系列同期情報を試験結果として出力可能に
   保持する請求項１記載の回線試験装置。