JPH09186466A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JPH09186466A
JPH09186466A JP35270295A JP35270295A JPH09186466A JP H09186466 A JPH09186466 A JP H09186466A JP 35270295 A JP35270295 A JP 35270295A JP 35270295 A JP35270295 A JP 35270295A JP H09186466 A JPH09186466 A JP H09186466A
Authority
JP
Japan
Prior art keywords
film
circuit
circuit board
flexible film
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35270295A
Other languages
English (en)
Inventor
Tatsu Maeda
龍 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Whitaker LLC
Original Assignee
Whitaker LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Whitaker LLC filed Critical Whitaker LLC
Priority to JP35270295A priority Critical patent/JPH09186466A/ja
Priority to PCT/US1996/016667 priority patent/WO1997013295A1/en
Publication of JPH09186466A publication Critical patent/JPH09186466A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高密度な回路配線を有し、比較的安価に製造
可能な多層回路基板及びその製造方法を提供すること。 【解決手段】 板状の樹脂層20の両面又は一面に回路
配線60が形成されるフレキシブルフィルム10は複数
枚が異方導電性フィルム80を介して熱圧着されて多層
回路基板を構成する。フレキシブルフィルム10の両面
の回路配線60間についてはビアホール50を介して、
フレキシブルフィルム10間については異方導電性フィ
ルム80を介して電気的接続が行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ノートパソコンやワー
クステーション用の基板、カメラー体型基板、携帯機器
向け基板、カード基板、MCM(マルチチップモジュー
ル)、BGA(ボールグリッドアレイ),CSP(チッ
プサイズパッケージ)、ベアチップ等の実装に使用され
る。
【0002】
【従来の技術及び発明の解決すべき課題】電子機器の高
機能化、高性能化と共に小型、軽量、薄型化が進んでい
る。特に最近ノート型パソコン、携帯電話、カメラ一体
型VTRなどに高密度の回路基板が要求されている。
【0003】従来の多層プリント基板の製法によれば内
層用の銅張り板、外層用の銅張り板及びプリプレグに基
準穴を開けた後、銅張り板にエッチング等の方法でパタ
ーンを形成し、基準穴を基準として多層化し多層回路を
構成した後、すべてをドリル等により穴開けして内側を
メッキしてビア(経由孔)を形成し、回路間を電気的に
相互接続する。
【0004】この方法は多層回路基板の最も一般的な製
法であり低コストで基板が製造できるが、配線ピッチが
200乃至300μmと大きく、層間をつなぐ接続孔で
あるビア径がドリル加工のため300μmと大きかっ
た。またビアは多層基板を貫通しているため実質的な配
線面積が小さくなってしまった。従ってパターンの微細
化と共に、ビアやスルホールをいかに小さくしたり、無
くすかが重要となっている。
【0005】そのため最近は多層回路基板を貫通するよ
う形成される貫通ビアを少なくし、多層回路基板の内層
に基板表面に現れない内層ビアを埋め込む形で形成した
り、或いはビルドアップ法等により多層基板を形成す
る。ビルドアップ法によれば、第1の工程でベース基板
上にめっき等により形成された銅の層をパターン形成
し、第2の工程で銅の層の上に感光性樹脂層を配置し、
第3の工程でその露光現像により直径100乃至150
μmの孔を形成し、第4の工程でこれを銅めっきして直
径100乃至150μmのビアを形成し、第5の工程で
めっきした銅の層をパターン化しピッチ100乃至20
0μmの配線を構成し、更に上述の第2乃至第5の工程
を繰り返すことで多層基板が製造される。
【0006】またセラミック多層回路基板においても高
密度基板用途に多層基板の開発が進み、セラミックの場
合、樹脂基板よりも高密度の基板ができ、配線ピッチで
100μm、ビア径で100μmのものがすでに量産さ
れている。しかしセラミックの場合曲げにより破断等の
問題もあり、基板サイズも2〜3インチ角の大きさが限
界であり、価格も高コストになる欠点があった。
【0007】またより高密度配線用として薄膜エッチン
グで回路を形成し、ポリイミドの絶縁性膜をスピンコー
トにより形成した後エッチングで微細ビアを形成する多
層化方法もある。この方法では配線ピッチ50μm、ビ
ア径80μmが製造可能であり、最も高密度配線基板が
製造できる方法であるが製造工程数が多く、半導体製造
と同規模の高度な装置を必要とされ、そのため製造コス
トが高くなる欠点があった。
【0008】従って本発明は高密度な回路配線を有し比
較的安価に製造可能な多層回路基板及びその製造方法を
提供することを目的とする。
【課題を解決するための手段】
【0009】本発明は板状の樹脂層の両面にビアホール
を介して相互接続される回路配線を具えたフレキシブル
フィルムを、板状の樹脂層の少なくとも一面に回路配線
を具える他のフレキシブルフィルムに対して前記回路配
線同士を対向させて、板面垂直方向に重ね、異方導電性
フィルムを介して機械的に固定すると共に前記回路配線
同士が電気的に相互接続されることを特徴とする多層回
路基板を提供する。
【0010】更に本発明は板状の樹脂層の両面にビアホ
ールを介して相互接続される回路配線を形成する第1の
フレキシブルフィルムの製造工程と、他の板状の樹脂層
の少なくとも一面に回路配線を形成する第2のフレキシ
ブルフィルムの製造工程と、前記第1及び第2のフレキ
シブルフィルムを前記回路配線同士を対向させて、異方
導電性フィルムを介して機械的且つ電気的に相互接続す
る工程を含む多層回路基板の製造方法を提供する。
【0011】本発明のフレキシブルフィルムはTAB
(Tape Automated Bonding)用
フィルム類似のリール巻き付け用構造を具える。即ちフ
レキシブルフィルムはリールの形で扱うことができ、例
えばリールの回転によりフィルムを所望の数だけ搬送可
能であるのでその製造を自動装置により効率よく行うこ
とができる。
【0012】
【発明の実施形態】以下に図面を参照して本発明の好適
実施形態となる多層回路基板を示す。
【0013】本発明の多層回路基板は回路形成される銅
張りフレキシブルフィルム(フレキシブル回路板)10
を含む。フィルムは、厚さ10乃至200μm、好まし
くは10μm程度のポリイミド等による樹脂層20と、
その両面に位置する厚さ5乃至100μm、好ましくは
10μm程度の銅箔層とを含む。後述の如く銅箔層はパ
ターン化されて回路配線60を構成する。フィルムの厚
みは特に限定されるものではないが高密度のものほどフ
ィルム厚は厚くされる。本発明のフレキシブルフィルム
は現在液晶表示板に用いるTAB用フィルム類似の構成
を有する。TAB用フィルムはリールツーリールで長尺
にして連続したラインの形での加工を可能とし、コスト
的に有利な製造並びに加工の方法を確立できる。本発明
のフレキシブルフィルム10は図4の如く複数枚が平面
的且つ一元的に連結されると共に長さ方向側部に搬送用
スプロケットホール17を含むリール巻き付け用構造1
5を含む。なお図4では回路配線60を中央の部分に示
し他の部分は省略している。
【0014】フレキシブルフィルム10の回路形成は以
下の如き方法でなされる。樹脂層20の両面に一面に形
成される銅箔層上の所定位置にレジストを形成した後、
ビア(ビアホ−ル)50形成部以外に露光を行いビア部
のレジストをエッチングで除去し、塩化第二鉄のエッチ
ング液で両面の銅に穴明けした後、両面から苛性ソー
ダ、エチルアルコール、及びヒドラジンの混合アルカリ
エッチング液を用いポリイミド膜をエッチングし、フィ
ルムに貫通孔を開ける。この貫通孔をめっきして表裏の
銅箔層を導通させビアを形成する。この方法によりフィ
ルム材質、フィルム厚、エッチング条件を最適化させる
ことにより直径約20μmのビア50が加工可能であ
り、これは最新のビルドアップ法によるプリント基板の
4分の1の穴径のものとなる。
【0015】第2に通常のホトリソグラフィ法を行う。
銅箔部の厚みが薄いため配線幅15乃至20μm、線間
スペース15乃至20μmの高密度の回路配線60を形
成可能であり、同一配線について従来基板と比較して基
板面積が約16分の1となり、また従来のビルドアップ
法による基板に比べて基板面積は約4分の1のとなる。
【0016】本発明によれば上述の如き工程で形成され
るフレキシブルフィルム10を更に、多層化する。多層
化は回路形成したフレキシブルフィルムの所定の位置に
ピン穴(図示せず)を明け、この穴を基準とし、フィル
ム間に異方導電性フィルム80を撓み熱圧着する方法に
よる。異方導電性フィルム80は回路形成したフレキシ
ブルフィルム同士を機械的に接着すると共に両者を電気
的に相互接続する。即ち完成した多層回路基板はフレキ
シブル基板10と異方導電性フィルム80と交互積層さ
れた構造を有する(図1参照)。異方導電性フィルム8
0は対向する回路配線60のパッド同士のみを電気的に
相互接続するので、回路配線60のパッドはあらかじめ
適切な位置に置かれるよう設計される。異方導電性フィ
ルム80としては好ましくは弾性を有する樹脂81中に
導電性粒子を分散させたものを使用するが、導電性粒子
の寸法及びその密度は、各パッドに対して少なくとも5
〜6個の導電性粒子がパッド間の電気的接続に寄与する
よう設計される。
【0017】加えて本発明のフレキシブルフィルム10
は上述の如くリール巻付け構造15を有するので、自動
搬送装置を使用して熱圧着される為のフレキシブルフィ
ルム10の複数枚を別のリールにより同一の熱圧着位置
に同時に提供することができる。
【0018】両面(2層)回路を有するフレキシブルフ
ィルム10を多層化し4層、6層或いは8層等の偶数層
を有する多層回路が形成され、更に片面(1層)だけの
回路を有するフレキシブルフィルム10を混ぜて多層化
することにより奇数層を有する多層回路を形成できる。
多層化の行程は一括して行うことができる。
【0019】多層化の際に一部のフレキシブルフィルム
10はバンプ(図示せず)を形成しこのバンプを他のフ
レキシブルフィルム10のパッドに突き当てフレキシブ
ルフィルム間を接着剤で接着固定しても良い。
【0020】フレキシブルフィルム10を厚さ約30μ
mとし、異方導電性フィルム80を厚さ約20μmとす
れば6層回路基板を構成した場合でも厚さは300μm
以下となり、比較的薄い多層回路基板が提供される。
【0021】使用の際に基板の平坦性が要求される場合
には、上述の多層回路基板は一側で剛性板90(図3参
照)に絶縁性又は導電性の接着剤95等により張りつけ
られても良い。剛性板をアルミニウム等の熱伝導性の良
い材料で製造することにより半導体素子等の動作により
生じる熱を効果的に拡散させることが出来る。剛性板の
接着行程も、必要に応じて上述したリールの搬送による
一連のラインの中で行うことができる。
【0022】上述の如く構成される多層回路基板にはベ
アチップをフリップチップ実装したり、多極のパッケー
ジ化された半導体素子が実装され得る。
【0023】
【実施例1】厚さ25μmのポリイミドフィルムの片面
又は両面に厚さ9μmの銅箔を張ったフレキシブルフィ
ルムに回路形成を行った。回路形成の第1段階では所定
位置に25μm径の貫通孔を形成した。第2段階ではフ
ォトリソグラフィ法により、貫通孔形成位置以外にレジ
ストを形成後塩化第2鉄で銅をエッチングして溶かす。
第3段階ではアルコールを含有するアルカリエッチング
液によりポリイミド層を溶解させて貫通孔を形成する。
第4段階ではフィルム全面に無電解めっきし、その後電
解めっきしてスルーホール内面に導体層を形成した。更
に第5段階として通常のフォトリソ法により線幅25μ
mで線間スペース25μmの回路を形成した。スルーホ
ールは径を25μm、パッド径75μmとした。
【0024】このフレキシブルフィルム3枚を異方導電
性フィルムを介して交互に重ね熱圧着法により相互に接
着し、多層化する。最下層のフレキシブルフィルムには
片面のみに回路が形成されるものを使い、この回路が内
側に位置するように配置する。また最上層のフレキシブ
ルフィルムの頂面側には適当な位置に半田実装用パッド
を設ける。この多層化フィルムを厚さ約0.5 のアル
ミ板に接着した後、上面に各種半導体素子を、電子部品
を搭載した。アルミ板の装着及び半導体素子、電子部品
の搭載はテープをリールツーリールで送りながら製造し
た。
【0025】
【発明の効果】以上の如く本発明の多層回路基板によれ
ば従来の多層回路基板に比べてより高密度の配線が可能
となる。従って端子が高密度で配置される半導体素子の
実装やベアチップの実装等が可能となり、またこれらの
素子やチップを実装する電子機器の小型軽量化に寄与す
る。
【図面の簡単な説明】
【図1】本発明の好適実施形態となる多層回路基板の多
層化前の状態を示す断面図。
【図2】図1の多層化回路基板の多層化後の状態を示す
断面図。
【図3】本発明の他の好適実施形態を示す図で、多層回
路基板を剛性板に張り付けた状態を示す断面図。
【図4】図2の多層回路基板に使用されるフレキシブル
フィルムの製造途中の一実施形態を示す平面図。
【符号の説明】
10 フレキシブルフィルム 20 樹脂層 50 ビア(ビアホール) 60 回路配線 80 異方導電性フィルム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 板状の樹脂層の両面にビアホールを介し
    て相互接続される回路配線を具えたフレキシブルフィル
    ムを、板状の樹脂層の少なくとも一面に回路配線を具え
    る他のフレキシブルフィルムに対して前記回路配線同士
    を対向させて、板面垂直方向に重ね、異方導電性フィル
    ムを介して機械的に固定すると共に前記回路配線同士が
    電気的に相互接続されることを特徴とする多層回路基
    板。
  2. 【請求項2】 板状の樹脂層の両面にビアホールを介し
    て相互接続される回路配線を形成する第1のフレキシブ
    ルフィルムの製造工程と、他の板状の樹脂層の少なくと
    も一面に回路配線を形成する第2のフレキシブルフィル
    ムの製造工程と、前記第1及び第2のフレキシブルフィ
    ルムを前記回路配線同士を対向させて、異方導電性フィ
    ルムを介して機械的且つ電気的に相互接続する工程を含
    む多層回路基板の製造方法。
JP35270295A 1995-10-06 1995-12-29 多層回路基板及びその製造方法 Pending JPH09186466A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35270295A JPH09186466A (ja) 1995-12-29 1995-12-29 多層回路基板及びその製造方法
PCT/US1996/016667 WO1997013295A1 (en) 1995-10-06 1996-10-04 Connector and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35270295A JPH09186466A (ja) 1995-12-29 1995-12-29 多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09186466A true JPH09186466A (ja) 1997-07-15

Family

ID=18425853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35270295A Pending JPH09186466A (ja) 1995-10-06 1995-12-29 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09186466A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001400A (ko) * 2002-06-28 2004-01-07 주식회사 코스모텍 다층인쇄회로기판의 제조방법
JP2009519609A (ja) * 2005-12-13 2009-05-14 メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001400A (ko) * 2002-06-28 2004-01-07 주식회사 코스모텍 다층인쇄회로기판의 제조방법
JP2009519609A (ja) * 2005-12-13 2009-05-14 メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法

Similar Documents

Publication Publication Date Title
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US7326643B2 (en) Method of making circuitized substrate with internal organic memory device
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
TWI407869B (zh) 製造電路化基板之方法
US20120030938A1 (en) Method of manufacturing printed circuit board
JPH06103704B2 (ja) 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法
KR20070065789A (ko) 회로판 및 그 제조방법
JP2004221583A (ja) 平衡積層構造(balancedlamination)を利用したフレックス(flex)・ベースのICパッケージ構造
US20080257742A1 (en) Method of manufacturing printed circuit board for semiconductor package
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US7045897B2 (en) Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2749472B2 (ja) 多層薄膜配線基板、該基板を用いたモジュール
US9484276B2 (en) Semiconductor mounting device and method for manufacturing semiconductor mounting device
JPH09186466A (ja) 多層回路基板及びその製造方法
JP2001119148A (ja) Icチップ内蔵多層基板及びその製造方法
JP2002043456A (ja) 多層印刷配線基板
US11532543B2 (en) Manufacturing method of package carrier
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
JP3112885B2 (ja) 半導体部品実装モジュール
KR200257974Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판
US20060037192A1 (en) Printed wiring board without traces on surface layers enabling PWB's without solder resist