JPH09180833A - ハイブリッドｉｃの実装方法および電子部品の組立体 - Google Patents
ハイブリッドｉｃの実装方法および電子部品の組立体Info
- Publication number
- JPH09180833A JPH09180833A JP7342112A JP34211295A JPH09180833A JP H09180833 A JPH09180833 A JP H09180833A JP 7342112 A JP7342112 A JP 7342112A JP 34211295 A JP34211295 A JP 34211295A JP H09180833 A JPH09180833 A JP H09180833A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- main board
- lead
- terminal
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 リードピンのフォーミングなどの追加工をす
ることなく、従来のハイブリッドＩＣのままでメイン基
板に装着し、高さ制限のある電子部品の組立体を簡単に
製造することができるハイブリッドＩＣの実装方法およ
びそのハイブリッドＩＣを実装した電子部品の組立体を
提供する。 【解決手段】 メイン基板３に他の電子部品４と共にハ
イブリッドＩＣ２を接続するハイブリッドＩＣの実装方
法であって、前記ハイブリッドＩＣの各リードピンが接
続され得る前記メイン基板の配線端子のそれぞれと電気
的に接続され前記基板と平行方向に前記リードピンのそ
れぞれが嵌合され得るジャックを有するインターフェイ
ス用端子１を前記メイン基板の配線端子と電気的に接続
し、該インターフェイス用端子のジャックに前記ハイブ
リッドＩＣのリードピンを嵌合させることにより前記メ
イン基板に前記ハイブリッドＩＣを実装する。
ることなく、従来のハイブリッドＩＣのままでメイン基
板に装着し、高さ制限のある電子部品の組立体を簡単に
製造することができるハイブリッドＩＣの実装方法およ
びそのハイブリッドＩＣを実装した電子部品の組立体を
提供する。 【解決手段】 メイン基板３に他の電子部品４と共にハ
イブリッドＩＣ２を接続するハイブリッドＩＣの実装方
法であって、前記ハイブリッドＩＣの各リードピンが接
続され得る前記メイン基板の配線端子のそれぞれと電気
的に接続され前記基板と平行方向に前記リードピンのそ
れぞれが嵌合され得るジャックを有するインターフェイ
ス用端子１を前記メイン基板の配線端子と電気的に接続
し、該インターフェイス用端子のジャックに前記ハイブ
リッドＩＣのリードピンを嵌合させることにより前記メ
イン基板に前記ハイブリッドＩＣを実装する。
Description
【０００１】
【発明の属する技術分野】本発明はメイン基板に他の電
子部品と共にシングルインライン型のハイブリッドＩＣ
を電気的に接続し固定するハイブリッドＩＣの実装方法
およびそのハイブリッドＩＣを実装した電子部品の組立
体に関する。
子部品と共にシングルインライン型のハイブリッドＩＣ
を電気的に接続し固定するハイブリッドＩＣの実装方法
およびそのハイブリッドＩＣを実装した電子部品の組立
体に関する。
【０００２】
【従来の技術】従来ハイブリッドＩＣは基板上に複数個
の電子部品が組み立てられ、１つの機能を有し複数個の
リードピンを有する回路素子として製造されている。こ
のハイブリッドＩＣはさらに他の電子部品と共にメイン
基板に組み立てられてセットの制御部や駆動部などに用
いられる。このメイン基板３にシングルインライン（Ｓ
ＩＬ）型のハイブリッドＩＣ２が組み立てられた状態を
図５（ａ）に示す。この図ではハイブリッドＩＣ２の狭
い側面側から見た状態が示されており、ハイブリッドＩ
Ｃ２の複数のリードピンが紙面の裏側に向かって並んで
いる。
の電子部品が組み立てられ、１つの機能を有し複数個の
リードピンを有する回路素子として製造されている。こ
のハイブリッドＩＣはさらに他の電子部品と共にメイン
基板に組み立てられてセットの制御部や駆動部などに用
いられる。このメイン基板３にシングルインライン（Ｓ
ＩＬ）型のハイブリッドＩＣ２が組み立てられた状態を
図５（ａ）に示す。この図ではハイブリッドＩＣ２の狭
い側面側から見た状態が示されており、ハイブリッドＩ
Ｃ２の複数のリードピンが紙面の裏側に向かって並んで
いる。
【０００３】最近の電子機器の小形化および薄型化の要
請により、これらメイン基板３に組み立てられた電子部
品の組立体も薄型にすることが要求され、メイン基板の
基板面からの高さが一定値Ｈの範囲に入ることが要求さ
れている。そのため、ハイブリッドＩＣ２の高さｈが一
定値Ｈより大きいとメイン基板３のスルーホールにリー
ドピン２ａを挿入してハンダづけするという従来の実装
方法では、前述の要求が満たされない。
請により、これらメイン基板３に組み立てられた電子部
品の組立体も薄型にすることが要求され、メイン基板の
基板面からの高さが一定値Ｈの範囲に入ることが要求さ
れている。そのため、ハイブリッドＩＣ２の高さｈが一
定値Ｈより大きいとメイン基板３のスルーホールにリー
ドピン２ａを挿入してハンダづけするという従来の実装
方法では、前述の要求が満たされない。
【０００４】この高さの制限の要求を満たすために、図
５（ｂ）または（ｃ）に示されるように、ハイブリッド
ＩＣ２のリードピン２ａをあらかじめ折り曲げておい
て、その先端をメイン基板３のスルーホールに挿入して
組み立てるか、面実装できるようにリードピン２ａの先
端をさらに折り曲げておいて組み立てる方法が採用され
ている。このようにしてメイン基板３の表面からの高さ
ｈが一定値Ｈの範囲内に入るようにされている。
５（ｂ）または（ｃ）に示されるように、ハイブリッド
ＩＣ２のリードピン２ａをあらかじめ折り曲げておい
て、その先端をメイン基板３のスルーホールに挿入して
組み立てるか、面実装できるようにリードピン２ａの先
端をさらに折り曲げておいて組み立てる方法が採用され
ている。このようにしてメイン基板３の表面からの高さ
ｈが一定値Ｈの範囲内に入るようにされている。
【０００５】
【発明が解決しようとする課題】前述のように、ハイブ
リッドＩＣなどを組み立てた電子部品の組立体に高さ制
限がある場合、リードピンを折り曲げなければならな
い。しかし、ハイブリッドＩＣのリードピンを折り曲げ
ることは、後からの追加工となり、コストアップにな
る。さらに、複数個あるリードピンの折り曲げ位置にバ
ラツキが生じ、実装する際にリードピンがメイン基板の
スルーホールに入りにくかったり、配線端子との電気的
接続が不完全になるため、マニュアルで実装しなければ
ならないという問題がある。
リッドＩＣなどを組み立てた電子部品の組立体に高さ制
限がある場合、リードピンを折り曲げなければならな
い。しかし、ハイブリッドＩＣのリードピンを折り曲げ
ることは、後からの追加工となり、コストアップにな
る。さらに、複数個あるリードピンの折り曲げ位置にバ
ラツキが生じ、実装する際にリードピンがメイン基板の
スルーホールに入りにくかったり、配線端子との電気的
接続が不完全になるため、マニュアルで実装しなければ
ならないという問題がある。
【０００６】さらに、リードピンが折り曲げられてその
間隔が一定でないため、ハイブリッドＩＣの電気的試験
を行う場合、テスターのリード端子をマニュアルで接触
させなければならず、測定がマニュアルになる。また、
リードが折り曲げられていると部品の輸送中にさらにリ
ードの曲りが生じ、一層メイン基板への実装の際にリー
ドピンを挿入しにくいという問題がある。
間隔が一定でないため、ハイブリッドＩＣの電気的試験
を行う場合、テスターのリード端子をマニュアルで接触
させなければならず、測定がマニュアルになる。また、
リードが折り曲げられていると部品の輸送中にさらにリ
ードの曲りが生じ、一層メイン基板への実装の際にリー
ドピンを挿入しにくいという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、リードのフォーミングなどの追加工を
することなく、従来のハイブリッドＩＣのままでメイン
基板に装着し、高さ制限のある電子部品の組立体を簡単
に製造することができるハイブリッドＩＣの実装方法お
よびそのハイブリッドＩＣを実装した電子部品の組立体
を提供することを目的とする。
なされたもので、リードのフォーミングなどの追加工を
することなく、従来のハイブリッドＩＣのままでメイン
基板に装着し、高さ制限のある電子部品の組立体を簡単
に製造することができるハイブリッドＩＣの実装方法お
よびそのハイブリッドＩＣを実装した電子部品の組立体
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるハイブリッ
ドＩＣの実装方法は、メイン基板に他の電子部品と共に
ハイブリッドＩＣを接続するハイブリッドＩＣの実装方
法であって、前記ハイブリッドＩＣの各リードピンが接
続され得る前記メイン基板の配線端子のそれぞれと電気
的に接続され前記基板と平行方向に前記リードピンのそ
れぞれが嵌合され得るジャックを有するインターフェイ
ス用端子を前記メイン基板の配線端子と電気的に接続
し、該インターフェイス用端子のジャックに前記ハイブ
リッドＩＣのリードピンを嵌合させることにより前記メ
イン基板に前記ハイブリッドＩＣを実装するものであ
る。
ドＩＣの実装方法は、メイン基板に他の電子部品と共に
ハイブリッドＩＣを接続するハイブリッドＩＣの実装方
法であって、前記ハイブリッドＩＣの各リードピンが接
続され得る前記メイン基板の配線端子のそれぞれと電気
的に接続され前記基板と平行方向に前記リードピンのそ
れぞれが嵌合され得るジャックを有するインターフェイ
ス用端子を前記メイン基板の配線端子と電気的に接続
し、該インターフェイス用端子のジャックに前記ハイブ
リッドＩＣのリードピンを嵌合させることにより前記メ
イン基板に前記ハイブリッドＩＣを実装するものであ
る。
【０００９】ここに平行方向とは、メイン基板の面と完
全に平行であることを意味するものではなく、メイン基
板と平行な成分を有する方向であればハイブリッドＩＣ
を実装した場合にメイン基板からの高さを低くすること
ができる効果を有し、この効果がある平行な成分を有す
る方向を意味する。
全に平行であることを意味するものではなく、メイン基
板と平行な成分を有する方向であればハイブリッドＩＣ
を実装した場合にメイン基板からの高さを低くすること
ができる効果を有し、この効果がある平行な成分を有す
る方向を意味する。
【００１０】また、本発明の電子部品の組立体は、
（ａ）メイン基板の配線端子とハンダづけにより電気的
に接続され得る面実装型リード端子、（ｂ）該リード端
子の実装面と平行方向に嵌合軸を有するジャック、およ
び（ｃ）該ジャックおよび前記リード端子のそれぞれを
電気的に接続する接続部、からなるインターフェイス用
端子の前記リード端子がメイン基板の配線端子に接続さ
れ、該インターフェイス用端子の前記ジャックにハイブ
リッドＩＣのリード端子が嵌合されている。
（ａ）メイン基板の配線端子とハンダづけにより電気的
に接続され得る面実装型リード端子、（ｂ）該リード端
子の実装面と平行方向に嵌合軸を有するジャック、およ
び（ｃ）該ジャックおよび前記リード端子のそれぞれを
電気的に接続する接続部、からなるインターフェイス用
端子の前記リード端子がメイン基板の配線端子に接続さ
れ、該インターフェイス用端子の前記ジャックにハイブ
リッドＩＣのリード端子が嵌合されている。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のハイブリッドＩＣの実装方法およびそのハイブリッ
ドＩＣを実装した電子部品の組立体について詳細に説明
をする。
明のハイブリッドＩＣの実装方法およびそのハイブリッ
ドＩＣを実装した電子部品の組立体について詳細に説明
をする。
【００１２】図１は本発明の実装方法によりハイブリッ
ドＩＣをメイン基板に実装した状態の側面説明図、図２
は本発明の実装方法に用いるインターフェイス用端子と
ハイブリッドＩＣの関係を示す説明図、図３は他の電子
部品と共にメイン基板に組み立てられた電子部品の組立
体をセット内に組み込んだ状態を示す説明図、図４は本
発明の電子部品の組立体の上面側にさらにサブ基板が設
けられた状態の側面説明図である。
ドＩＣをメイン基板に実装した状態の側面説明図、図２
は本発明の実装方法に用いるインターフェイス用端子と
ハイブリッドＩＣの関係を示す説明図、図３は他の電子
部品と共にメイン基板に組み立てられた電子部品の組立
体をセット内に組み込んだ状態を示す説明図、図４は本
発明の電子部品の組立体の上面側にさらにサブ基板が設
けられた状態の側面説明図である。
【００１３】図１において、１はインターフェイス用端
子で、図２に斜視図が示されるように、側面にハイブリ
ッドＩＣ２のリードピン２１が嵌合され得るジャック１
２を有し、さらに底面にはメイン基板３の配線端子とハ
ンダづけなどにより電気的に接続されると共にメイン基
板３に固定されるリード端子１１を有している。図に示
される例では、リード端子１１が両側に設けられている
が、両側に設けられておれば固定の安定性という面から
好ましい。しかし、メイン基板３の配線端子との接続と
いう面からは、片側だけでもよい。ジャック１２は、ハ
イブリッドＩＣのリードピン２１を嵌合させることによ
り電気的に接続すると共に固定するものである。そのた
め、リードピン２１のピッチと同じピッチで形成され、
かつ、その軸心はその底面と平行方向になるように形成
されている。
子で、図２に斜視図が示されるように、側面にハイブリ
ッドＩＣ２のリードピン２１が嵌合され得るジャック１
２を有し、さらに底面にはメイン基板３の配線端子とハ
ンダづけなどにより電気的に接続されると共にメイン基
板３に固定されるリード端子１１を有している。図に示
される例では、リード端子１１が両側に設けられている
が、両側に設けられておれば固定の安定性という面から
好ましい。しかし、メイン基板３の配線端子との接続と
いう面からは、片側だけでもよい。ジャック１２は、ハ
イブリッドＩＣのリードピン２１を嵌合させることによ
り電気的に接続すると共に固定するものである。そのた
め、リードピン２１のピッチと同じピッチで形成され、
かつ、その軸心はその底面と平行方向になるように形成
されている。
【００１４】ここに平行方向とは、メイン基板３の面と
完全に平行であることを意味するものではない。インタ
ーフェイス用端子１は、ハイブリッドＩＣ２がメイン基
板３に組み立てられるとき、その高さを低くするため
に、すなわちハイブリッドＩＣ２を横方向に取り付けら
れるようにするためのものである。そのため、メイン基
板３の面と完全に平行になれば取り付けられたハイブリ
ッドＩＣ２の高さは一番低くなり好ましいが、完全に平
行でなくても平行な成分を有する方向であれば高さｈを
低くする効果を有し、目的を達成できる。
完全に平行であることを意味するものではない。インタ
ーフェイス用端子１は、ハイブリッドＩＣ２がメイン基
板３に組み立てられるとき、その高さを低くするため
に、すなわちハイブリッドＩＣ２を横方向に取り付けら
れるようにするためのものである。そのため、メイン基
板３の面と完全に平行になれば取り付けられたハイブリ
ッドＩＣ２の高さは一番低くなり好ましいが、完全に平
行でなくても平行な成分を有する方向であれば高さｈを
低くする効果を有し、目的を達成できる。
【００１５】また、それぞれのジャック１２とリード端
子１１のそれぞれとは内部で電気的に接続されている。
そのため、このインターフェイス用端子１をメイン基板
３にハンダづけすることによりメイン基板３の配線端子
がそれぞれのジャック１２と電気的に接続され、このイ
ンターフェイス用端子１のジャック１２にハイブリッド
ＩＣ２のリードピン２１を差し込むことにより、ハイブ
リッドＩＣ２の各リードピン２１とメイン基板３の各配
線端子とが電気的に接続される。
子１１のそれぞれとは内部で電気的に接続されている。
そのため、このインターフェイス用端子１をメイン基板
３にハンダづけすることによりメイン基板３の配線端子
がそれぞれのジャック１２と電気的に接続され、このイ
ンターフェイス用端子１のジャック１２にハイブリッド
ＩＣ２のリードピン２１を差し込むことにより、ハイブ
リッドＩＣ２の各リードピン２１とメイン基板３の各配
線端子とが電気的に接続される。
【００１６】本発明によれば、ハイブリッドＩＣ２をメ
イン基板３に実装する場合に、インターフェイス用端子
１をまずメイン基板に取り付け、その後ハイブリッドＩ
Ｃ２のリードピン２１をインターフェイス用端子１に嵌
合させているため、ハイブリッドＩＣ２を横向き、すな
わちメイン基板３と平行方向に取り付けることができ
る。そのため、メイン基板３にハイブリッドＩＣ２を取
り付けた場合にメイン基板３からの高さｈは小さくな
り、高さに制限がある場合でも充分にその要求を満たす
ことができる。さらに、インターフェイス用端子１のリ
ード端子１１を図１に示されるように面実装タイプにし
ておけば、メイン基板３への取り付けは他の電子部品と
一緒にハンダづけすることができ、さらにメイン基板３
の裏面にも他の電子部品を実装することができ、実装密
度を高くすることができる。
イン基板３に実装する場合に、インターフェイス用端子
１をまずメイン基板に取り付け、その後ハイブリッドＩ
Ｃ２のリードピン２１をインターフェイス用端子１に嵌
合させているため、ハイブリッドＩＣ２を横向き、すな
わちメイン基板３と平行方向に取り付けることができ
る。そのため、メイン基板３にハイブリッドＩＣ２を取
り付けた場合にメイン基板３からの高さｈは小さくな
り、高さに制限がある場合でも充分にその要求を満たす
ことができる。さらに、インターフェイス用端子１のリ
ード端子１１を図１に示されるように面実装タイプにし
ておけば、メイン基板３への取り付けは他の電子部品と
一緒にハンダづけすることができ、さらにメイン基板３
の裏面にも他の電子部品を実装することができ、実装密
度を高くすることができる。
【００１７】図３に本発明の実装方法によりハイブリッ
ドＩＣ２を他の電子部品４と共に実装した電子部品の組
立体をセットに組み込んだ状態の側面図を示す。図３に
おいて、４は他の電子部品で、５はシャーシなど他の機
械的部品、６はセットの回路部分などの駆動部を覆う外
壁である。図３に示されるように、本発明ではまず、イ
ンターフェイス用端子１を他の電子部品４と共に自動実
装し、ついでハイブリッドＩＣ２を差し込むだけで組み
立てることができる。その結果、簡単にハイブリッドＩ
Ｃ２を横向きにセッティングできるため、ハイブリッド
ＩＣ２の高さに拘らず電子部品全体の高さは低く抑えら
れ、セットの狭いスペースにセッティングすることがで
きる。この場合、背の低い電子部品の上にハイブリッド
ＩＣ２が位置するようにパターン設計を行うことが好ま
しい。また、インターフェイス用端子１を面実装タイプ
とすることにより、メイン基板３の裏面にも他の電子部
品４を実装することができ、一層高密度化を達成するこ
とができる。
ドＩＣ２を他の電子部品４と共に実装した電子部品の組
立体をセットに組み込んだ状態の側面図を示す。図３に
おいて、４は他の電子部品で、５はシャーシなど他の機
械的部品、６はセットの回路部分などの駆動部を覆う外
壁である。図３に示されるように、本発明ではまず、イ
ンターフェイス用端子１を他の電子部品４と共に自動実
装し、ついでハイブリッドＩＣ２を差し込むだけで組み
立てることができる。その結果、簡単にハイブリッドＩ
Ｃ２を横向きにセッティングできるため、ハイブリッド
ＩＣ２の高さに拘らず電子部品全体の高さは低く抑えら
れ、セットの狭いスペースにセッティングすることがで
きる。この場合、背の低い電子部品の上にハイブリッド
ＩＣ２が位置するようにパターン設計を行うことが好ま
しい。また、インターフェイス用端子１を面実装タイプ
とすることにより、メイン基板３の裏面にも他の電子部
品４を実装することができ、一層高密度化を達成するこ
とができる。
【００１８】図４は本発明の電子部品の組立体の上面側
にさらに電子部品８が組み立てられたサブ基板７が配設
された場合の状態を示す図である。図４に示されるよう
に、メイン基板３に組み立てられた回路を補完する回路
が形成されたサブ基板７がメイン基板３の上方に配設さ
れる場合でも、ハイブリッドＩＣ２がインターフェイス
用端子１を介して取り付けられているため、ハイブリッ
ドＩＣ２を横向きにすることができ、狭い間隔で重ね合
わせることができる。また、メイン基板３と関係なく他
の回路が形成された別の電子部品の組立体をセット内に
組み込む場合でも同様に狭い空間に並べて配設すること
ができる。
にさらに電子部品８が組み立てられたサブ基板７が配設
された場合の状態を示す図である。図４に示されるよう
に、メイン基板３に組み立てられた回路を補完する回路
が形成されたサブ基板７がメイン基板３の上方に配設さ
れる場合でも、ハイブリッドＩＣ２がインターフェイス
用端子１を介して取り付けられているため、ハイブリッ
ドＩＣ２を横向きにすることができ、狭い間隔で重ね合
わせることができる。また、メイン基板３と関係なく他
の回路が形成された別の電子部品の組立体をセット内に
組み込む場合でも同様に狭い空間に並べて配設すること
ができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、イ
ンターフェイス用端子を介して組み立てるため、従来の
ＳＩＬハイブリッドＩＣをそのまま使用することによ
り、背の低い電子部品の組立体とすることができる。そ
のため、リードピンの追加工をする必要がなく、さら
に、輸送中のリード曲りを防止する梱包やマニュアル測
定の必要がなくなり、工数を削減することができ、コス
トダウンを達成することができる。
ンターフェイス用端子を介して組み立てるため、従来の
ＳＩＬハイブリッドＩＣをそのまま使用することによ
り、背の低い電子部品の組立体とすることができる。そ
のため、リードピンの追加工をする必要がなく、さら
に、輸送中のリード曲りを防止する梱包やマニュアル測
定の必要がなくなり、工数を削減することができ、コス
トダウンを達成することができる。
【００２０】また、インターフェイス用端子をメイン基
板に自動実装することができ、従来のマニュアルによる
挿入やハンダづけの必要もなくなり、実装時の工数も削
減することができる。さらに、インターフェイス用端子
を面実装とすることにより、メイン基板の裏面にも電子
部品の実装が可能となり、高密度化にも寄与し、一層の
小形化を達成することができる。
板に自動実装することができ、従来のマニュアルによる
挿入やハンダづけの必要もなくなり、実装時の工数も削
減することができる。さらに、インターフェイス用端子
を面実装とすることにより、メイン基板の裏面にも電子
部品の実装が可能となり、高密度化にも寄与し、一層の
小形化を達成することができる。
【００２１】その結果、背の高いハイブリッドＩＣをメ
イン基板に組み立てた電子部品の組立体をセットに組み
込む場合でも、狭いスペースで組み立てることができ、
電子機器の小形化および薄型化を達成することができ
る。
イン基板に組み立てた電子部品の組立体をセットに組み
込む場合でも、狭いスペースで組み立てることができ、
電子機器の小形化および薄型化を達成することができ
る。
【図１】本発明の実装方法によりハイブリッドＩＣをメ
イン基板に取り付けた状態を示す図である。
イン基板に取り付けた状態を示す図である。
【図２】本発明の実装方法に用いるインターフェイス用
端子とハイブリッドＩＣとの関係を示す図である。
端子とハイブリッドＩＣとの関係を示す図である。
【図３】本発明の電子部品の組立体をセットに組み込ん
だ状態を示す図である。
だ状態を示す図である。
【図４】本発明の組立体をセットに組み込んだ状態の他
の例を示す図である。
の例を示す図である。
【図５】従来のハイブリッドＩＣを基板に組み立てた状
態を示す図である。
態を示す図である。
１ インターフェイス用端子 ２ ハイブリッドＩＣ ３ メイン基板 ４ 電子部品 １１ リード端子 １２ ジャック ２１ リードピン
Claims (2)
- 【請求項１】 メイン基板に他の電子部品と共にハイブ
リッドＩＣを接続するハイブリッドＩＣの実装方法であ
って、前記ハイブリッドＩＣの各リードピンが接続され
得る前記メイン基板の配線端子のそれぞれと電気的に接
続され前記基板と平行方向に前記リードピンのそれぞれ
が嵌合され得るジャックを有するインターフェイス用端
子を前記メイン基板の配線端子と電気的に接続し、該イ
ンターフェイス用端子のジャックに前記ハイブリッドＩ
Ｃのリードピンを嵌合させることにより前記メイン基板
に前記ハイブリッドＩＣを実装するハイブリッドＩＣの
実装方法。 - 【請求項２】 （ａ）メイン基板の配線端子とハンダづ
けにより電気的に接続され得る面実装型リード端子、
（ｂ）該リード端子の実装面と平行方向に嵌合軸を有す
るジャック、および（ｃ）該ジャックおよび前記リード
端子のそれぞれを電気的に接続する接続部、からなるイ
ンターフェイス用端子の前記リード端子がメイン基板の
配線端子に接続され、該インターフェイス用端子の前記
ジャックにハイブリッドＩＣのリードピンが嵌合されて
なる電子部品の組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342112A JPH09180833A (ja) | 1995-12-28 | 1995-12-28 | ハイブリッドｉｃの実装方法および電子部品の組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342112A JPH09180833A (ja) | 1995-12-28 | 1995-12-28 | ハイブリッドｉｃの実装方法および電子部品の組立体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09180833A true JPH09180833A (ja) | 1997-07-11 |
Family
ID=18351247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342112A Pending JPH09180833A (ja) | 1995-12-28 | 1995-12-28 | ハイブリッドｉｃの実装方法および電子部品の組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09180833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379743B1 (en) | 1997-10-10 | 2002-04-30 | Nessdisplay, Co. Ltd. | Process for the preparation of organic electroluminescent device using vapor deposition polymerization |
-
1995
- 1995-12-28 JP JP7342112A patent/JPH09180833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379743B1 (en) | 1997-10-10 | 2002-04-30 | Nessdisplay, Co. Ltd. | Process for the preparation of organic electroluminescent device using vapor deposition polymerization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652381B2 (en) | Interconnect system without through-holes | |
| EP1662778B1 (en) | Miniaturized imaging module | |
| JPH11297435A (ja) | コネクタ装置、コネクタ装置を有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| US20010006457A1 (en) | Printed-circuit board and method of mounting electric components thereon | |
| JPH09180833A (ja) | ハイブリッドｉｃの実装方法および電子部品の組立体 | |
| US5444299A (en) | Electronic package with lead wire connections | |
| US5307241A (en) | Electronic circuit board arrangements including main auxiliary circuit boards | |
| US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
| JPH0529810A (ja) | 高周波同軸コネクタの接続構造及び該接続構造を用いた高周波回路基板のシールド構造 | |
| JPH04322498A (ja) | 高周波機器 | |
| KR200263988Y1 (ko) | Ｐｃｂ기판의 콘넥터 고정구조 | |
| JP2569114Y2 (ja) | 基板と端子との取付構造 | |
| JPH0661415A (ja) | 電子回路装置およびその製造方法 | |
| EP0951103B1 (en) | Electric connector | |
| JPH06164117A (ja) | コネクタ付き配線基板の製造方法 | |
| JP2873101B2 (ja) | 基板接続装置 | |
| JPS5935957Y2 (ja) | プリント板配線パタ−ン共通接続片 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JP2001332683A (ja) | 積層型半導体装置及びその製造方法 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPH098080A (ja) | Ｌｓｉ実装用構造体および半導体装置の実装方法 | |
| JPH1197816A (ja) | プリント配線板 | |
| JPH0587869U (ja) | 電子部品 | |
| JPS63280489A (ja) | 複合プリント基板 |