JPH09172775A - 同期整流駆動回路 - Google Patents
同期整流駆動回路Info
- Publication number
- JPH09172775A JPH09172775A JP33137095A JP33137095A JPH09172775A JP H09172775 A JPH09172775 A JP H09172775A JP 33137095 A JP33137095 A JP 33137095A JP 33137095 A JP33137095 A JP 33137095A JP H09172775 A JPH09172775 A JP H09172775A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- synchronous rectification
- diode
- transformer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 同期整流回路の同期整流トランジスタを駆動
する同期整流駆動回路に関し、簡単な構成により同期整
流トランジスタをオン，オフ制御する。 【解決手段】 同期整流トランジスタ３の寄生ダイオー
ド３ａの順方向電圧が印加された時に流れる電流を含め
て、同期整流トランジスタ３に流れる電流を検出するカ
レントトランス４と、このカレントトランス４の二次巻
線を抵抗７により終端すると共に、その検出出力電圧を
定電圧化して同期整流トランジスタ３のゲート・ソース
間に印加する直流の駆動電圧とする定電圧ダイオード５
及びダイオード６とを備え、トランス１の二次巻線１ｂ
に誘起した電圧を整流して、平滑コンデンサ８と負荷１
０とに印加する。
する同期整流駆動回路に関し、簡単な構成により同期整
流トランジスタをオン，オフ制御する。 【解決手段】 同期整流トランジスタ３の寄生ダイオー
ド３ａの順方向電圧が印加された時に流れる電流を含め
て、同期整流トランジスタ３に流れる電流を検出するカ
レントトランス４と、このカレントトランス４の二次巻
線を抵抗７により終端すると共に、その検出出力電圧を
定電圧化して同期整流トランジスタ３のゲート・ソース
間に印加する直流の駆動電圧とする定電圧ダイオード５
及びダイオード６とを備え、トランス１の二次巻線１ｂ
に誘起した電圧を整流して、平滑コンデンサ８と負荷１
０とに印加する。
Description
【０００１】
【発明の属する技術分野】本発明は、トランスの二次巻
線の誘起電圧に同期してオン，オフして整流を同期整流
トランジスタを駆動する同期整流駆動回路に関する。ト
ランスの一次巻線に流れる電流を電界効果トランジスタ
（ＦＥＴ）等のスイッチング素子によりオン，オフし、
そのトランスの二次巻線に誘起する電圧を整流し、整流
出力電圧を安定化するように、スイッチング素子のオ
ン，オフ期間や周期を制御し、オン抵抗が数１０ｍΩ程
度或いはそれ以下の低オン抵抗の電界効果トランジスタ
（ＦＥＴ）を同期整流トランジスタとして設けて、この
同期整流トランジスタを、トランスの二次巻線の誘起電
圧の極性に対応してオンとなるように制御する同期整流
回路が知られている。このような同期整流回路の効率を
更に向上させることが要望されている。
線の誘起電圧に同期してオン，オフして整流を同期整流
トランジスタを駆動する同期整流駆動回路に関する。ト
ランスの一次巻線に流れる電流を電界効果トランジスタ
（ＦＥＴ）等のスイッチング素子によりオン，オフし、
そのトランスの二次巻線に誘起する電圧を整流し、整流
出力電圧を安定化するように、スイッチング素子のオ
ン，オフ期間や周期を制御し、オン抵抗が数１０ｍΩ程
度或いはそれ以下の低オン抵抗の電界効果トランジスタ
（ＦＥＴ）を同期整流トランジスタとして設けて、この
同期整流トランジスタを、トランスの二次巻線の誘起電
圧の極性に対応してオンとなるように制御する同期整流
回路が知られている。このような同期整流回路の効率を
更に向上させることが要望されている。
【０００２】
【従来の技術】図４は従来例の要部説明図であり、フラ
イバック型コンバータの場合を示す。同図に於いて、Ｔ
１はトランス、Ｑ１はスイッチングトランジスタ、Ｅは
直流電源、Ｄ１は整流ダイオード、Ｃ１は平滑コンデン
サ、ＲＬは負荷、ＣＯＮＴは制御回路である。
イバック型コンバータの場合を示す。同図に於いて、Ｔ
１はトランス、Ｑ１はスイッチングトランジスタ、Ｅは
直流電源、Ｄ１は整流ダイオード、Ｃ１は平滑コンデン
サ、ＲＬは負荷、ＣＯＮＴは制御回路である。
【０００３】スイッチングトランジスタＱ１が制御回路
ＣＯＮＴによってオンとなると、直流電源Ｅからトラン
スＴ１の一次巻線に電流が流れ、トランスＴ１にエネル
ギが蓄積され、スイッチングトランジスタＱ１がオフと
なると、トランスＴ１の蓄積エネルギによる電圧が二次
巻線に誘起され、整流ダイオードＤ１により整流され
て、平滑コンデンサＣ１に印加されると共に負荷ＲＬに
供給される。
ＣＯＮＴによってオンとなると、直流電源Ｅからトラン
スＴ１の一次巻線に電流が流れ、トランスＴ１にエネル
ギが蓄積され、スイッチングトランジスタＱ１がオフと
なると、トランスＴ１の蓄積エネルギによる電圧が二次
巻線に誘起され、整流ダイオードＤ１により整流され
て、平滑コンデンサＣ１に印加されると共に負荷ＲＬに
供給される。
【０００４】この負荷ＲＬに供給する整流出力電圧を制
御回路ＣＯＮＴに於いて検出し、設定値となるように、
スイッチングトランジスタＱ１のオン期間を制御する。
又整流ダイオードＤ１は順方向電圧降下が小さいショッ
トキーバリアダイオードを用いる場合が一般的である。
御回路ＣＯＮＴに於いて検出し、設定値となるように、
スイッチングトランジスタＱ１のオン期間を制御する。
又整流ダイオードＤ１は順方向電圧降下が小さいショッ
トキーバリアダイオードを用いる場合が一般的である。
【０００５】図５は従来例の波形説明図であり、スイッ
チングトランジスタＱ１のドレイン・ソース間電圧
ＶQ1、スイッチングトランジスタＱ１に流れる電流
ＩQ1、トランスＴ１の一次巻線に印加される電圧ＶT1、
整流ダイオードＤ１を流れる電流ＩRの波形の一例を示
す。
チングトランジスタＱ１のドレイン・ソース間電圧
ＶQ1、スイッチングトランジスタＱ１に流れる電流
ＩQ1、トランスＴ１の一次巻線に印加される電圧ＶT1、
整流ダイオードＤ１を流れる電流ＩRの波形の一例を示
す。
【０００６】スイッチングトランジスタＱ１がオンとな
ると、スイッチングトランジスタＱ１のドレイン・ソー
ス間電圧ＶQ1は０となり、又トランスＴ１の一次巻線の
電圧ＶT1は、直流電源Ｅの電圧となり、トランスＴ１の
一次巻線を介してスイッチングトランジスタＱ１に流れ
る電流ＩQ1は、トランスＴ１のインダクタンスの為に次
第に増加する波形となる。
ると、スイッチングトランジスタＱ１のドレイン・ソー
ス間電圧ＶQ1は０となり、又トランスＴ１の一次巻線の
電圧ＶT1は、直流電源Ｅの電圧となり、トランスＴ１の
一次巻線を介してスイッチングトランジスタＱ１に流れ
る電流ＩQ1は、トランスＴ１のインダクタンスの為に次
第に増加する波形となる。
【０００７】又スイッチングトランジスタＱ１がオフと
なると、スイッチングトランジスタＱ１に印加される電
圧ＶQ1は、トランスＴ１の逆起電力も加わって大きくな
る。又トランスＴ１の蓄積エネルギによる二次巻線の誘
起電圧を整流ダイオードＤ１により整流して流れる電流
ＩR は、スイッチングトランジスタＱ１のオフ直後に大
きく、次第に減少する波形となる。
なると、スイッチングトランジスタＱ１に印加される電
圧ＶQ1は、トランスＴ１の逆起電力も加わって大きくな
る。又トランスＴ１の蓄積エネルギによる二次巻線の誘
起電圧を整流ダイオードＤ１により整流して流れる電流
ＩR は、スイッチングトランジスタＱ１のオフ直後に大
きく、次第に減少する波形となる。
【０００８】又整流ダイオードＤ１の順方向電圧降下を
小さくして、整流損失の低減を図る為に、前述のよう
に、ショットキーバリアダイオードを用いると共に、接
合金属を選択して、順方向電圧降下を一層小さくするよ
うに開発が進められている。しかし、順方向電圧降下に
は限界があり、その為に、オン抵抗の小さい電界効果ト
ランジスタ（ＭＯＳ ＦＥＴ）を用いて、整流電流を流
す時のみオンとするように駆動する同期整流回路が知ら
れている。
小さくして、整流損失の低減を図る為に、前述のよう
に、ショットキーバリアダイオードを用いると共に、接
合金属を選択して、順方向電圧降下を一層小さくするよ
うに開発が進められている。しかし、順方向電圧降下に
は限界があり、その為に、オン抵抗の小さい電界効果ト
ランジスタ（ＭＯＳ ＦＥＴ）を用いて、整流電流を流
す時のみオンとするように駆動する同期整流回路が知ら
れている。
【０００９】
【発明が解決しようとする課題】前述のように、整流損
失を低減する為の同期整流回路は、整流電流を流す時の
みオンとする為の制御構成が必要であり、既に各種の構
成が提案されている。このような同期整流回路を例えば
前述のフライバック型コンバータに適用した場合、スイ
ッチングトランジスタＱ１をオフとした時に、整流ダイ
オードＤ１に相当する同期整流トランジスタをオンと
し、スイッチングトランジスタＱ１をオンとした時に、
同期整流トランジスタをオフとするように制御する必要
があり、スイッチングトランジスタＱ１のオン，オフ制
御と逆のオン，オフ制御が必要であると共に、トランス
Ｔ１の二次巻線の誘起電圧が低下した時の平滑コンデン
サＣ１の放電電流が同期整流トランジスタに流れないよ
うに制御する必要がある。従って、制御構成が複雑とな
る問題がある。本発明は、前述のように不連続的に流れ
る整流電流に対しても同期整流トランジスタを簡単な構
成により確実に駆動することを目的とする。
失を低減する為の同期整流回路は、整流電流を流す時の
みオンとする為の制御構成が必要であり、既に各種の構
成が提案されている。このような同期整流回路を例えば
前述のフライバック型コンバータに適用した場合、スイ
ッチングトランジスタＱ１をオフとした時に、整流ダイ
オードＤ１に相当する同期整流トランジスタをオンと
し、スイッチングトランジスタＱ１をオンとした時に、
同期整流トランジスタをオフとするように制御する必要
があり、スイッチングトランジスタＱ１のオン，オフ制
御と逆のオン，オフ制御が必要であると共に、トランス
Ｔ１の二次巻線の誘起電圧が低下した時の平滑コンデン
サＣ１の放電電流が同期整流トランジスタに流れないよ
うに制御する必要がある。従って、制御構成が複雑とな
る問題がある。本発明は、前述のように不連続的に流れ
る整流電流に対しても同期整流トランジスタを簡単な構
成により確実に駆動することを目的とする。
【００１０】
【課題を解決するための手段】本発明の同期整流駆動回
路は、図１を参照して説明すると、（１）同期整流トラ
ンジスタ３の寄生ダイオード３ａの順方向電圧が印加さ
れた時に流れる電流を含めて、同期整流トランジスタ３
に流れる電流を検出するカレントトランス４と、このカ
レントトランス４の検出出力電圧を定電圧化する定電圧
ダイオード５と、この定電圧ダイオード５により定電圧
化された電圧を同期整流トランジスタ３の駆動電圧とし
て印加する為のダイオード６とを備えており、自己駆動
型のように、整流すべき電圧が印加された時のみ、同期
整流トランジスタ３をオンとすることができる。
路は、図１を参照して説明すると、（１）同期整流トラ
ンジスタ３の寄生ダイオード３ａの順方向電圧が印加さ
れた時に流れる電流を含めて、同期整流トランジスタ３
に流れる電流を検出するカレントトランス４と、このカ
レントトランス４の検出出力電圧を定電圧化する定電圧
ダイオード５と、この定電圧ダイオード５により定電圧
化された電圧を同期整流トランジスタ３の駆動電圧とし
て印加する為のダイオード６とを備えており、自己駆動
型のように、整流すべき電圧が印加された時のみ、同期
整流トランジスタ３をオンとすることができる。
【００１１】又フライバック型コンバータのトランス１
の二次巻線１ｂと平滑コンデンサ８との間に接続した同
期整流トランジスタ３と、トランス１の二次巻線１ｂの
誘起電圧が同期整流トランジスタ３の寄生ダイオード３
ａの順方向電圧の時に流れる電流を含めて同期整流トラ
ンジスタ３に流れる電流を検出するカレントトランス４
と、このカレントトランス４の二次巻線に接続し、この
二次巻線に誘起した電圧を直流の定電圧として同期整流
トランジスタ３のゲートとソースとの間に駆動電圧とし
て印加する為の定電圧ダイオード５とダイオード６とを
備えている。
の二次巻線１ｂと平滑コンデンサ８との間に接続した同
期整流トランジスタ３と、トランス１の二次巻線１ｂの
誘起電圧が同期整流トランジスタ３の寄生ダイオード３
ａの順方向電圧の時に流れる電流を含めて同期整流トラ
ンジスタ３に流れる電流を検出するカレントトランス４
と、このカレントトランス４の二次巻線に接続し、この
二次巻線に誘起した電圧を直流の定電圧として同期整流
トランジスタ３のゲートとソースとの間に駆動電圧とし
て印加する為の定電圧ダイオード５とダイオード６とを
備えている。
【００１２】又一次巻線にスイッチングトランジスタを
接続したトランスの二次巻線に整流側同期整流トランジ
スタと、フライホイール側同期整流トランジスタとを接
続したフォワード型コンバータの同期整流回路に於い
て、整流側同期整流トランジスタとフライホイール側同
期整流トランジスタとの少なくともフライホイール側同
期整流トランジスタの寄生ダイオードの順方向電圧によ
って流れる電流を含めて、このフライホイール側同期整
流トランジスタに流れる電流を検出するカレントトラン
スと、このカレントトランスの二次巻線に誘起し、この
二次巻線に誘起した電圧を直流の定電圧としてフライホ
イール側同期整流トランジスタのゲートとソースとの間
に駆動電圧として印加する為の定電圧ダイオードとダイ
オードとを備えている。
接続したトランスの二次巻線に整流側同期整流トランジ
スタと、フライホイール側同期整流トランジスタとを接
続したフォワード型コンバータの同期整流回路に於い
て、整流側同期整流トランジスタとフライホイール側同
期整流トランジスタとの少なくともフライホイール側同
期整流トランジスタの寄生ダイオードの順方向電圧によ
って流れる電流を含めて、このフライホイール側同期整
流トランジスタに流れる電流を検出するカレントトラン
スと、このカレントトランスの二次巻線に誘起し、この
二次巻線に誘起した電圧を直流の定電圧としてフライホ
イール側同期整流トランジスタのゲートとソースとの間
に駆動電圧として印加する為の定電圧ダイオードとダイ
オードとを備えている。
【００１３】
【実施の形態】図１は本発明の第１の実施例の説明図で
あり、フライバック型コンバータに適用した場合を示
し、１はトランス、１ａは一次巻線、１ｂは二次巻線、
２はスイッチングトランジスタ、３は同期整流トランジ
スタ、３ａは寄生ダイオード、４はカレントトランス、
５は定電圧ダイオード、６はダイオード、７は抵抗、８
は平滑コンデンサ、９は制御回路、１０は負荷、１１は
直流電源を示す。
あり、フライバック型コンバータに適用した場合を示
し、１はトランス、１ａは一次巻線、１ｂは二次巻線、
２はスイッチングトランジスタ、３は同期整流トランジ
スタ、３ａは寄生ダイオード、４はカレントトランス、
５は定電圧ダイオード、６はダイオード、７は抵抗、８
は平滑コンデンサ、９は制御回路、１０は負荷、１１は
直流電源を示す。
【００１４】負荷１０に定電圧の直流電圧を印加する為
のフライバック型コンバータの動作は、前述の従来例と
同様であるから、重複する説明は省略する。この実施例
は、整流ダイオードとして同期整流トランジスタ３を接
続し、この同期整流トランジスタ３を駆動する為に、カ
レントトランス４と、定電圧ダイオード５と、ダイオー
ド６と、抵抗７とを設けたものである。ダイオード６
は、定電圧ダイオード５の順方向に流れる電流を阻止
し、定電圧ダイオード５により定電圧化された直流電圧
を駆動電圧とするものである。
のフライバック型コンバータの動作は、前述の従来例と
同様であるから、重複する説明は省略する。この実施例
は、整流ダイオードとして同期整流トランジスタ３を接
続し、この同期整流トランジスタ３を駆動する為に、カ
レントトランス４と、定電圧ダイオード５と、ダイオー
ド６と、抵抗７とを設けたものである。ダイオード６
は、定電圧ダイオード５の順方向に流れる電流を阻止
し、定電圧ダイオード５により定電圧化された直流電圧
を駆動電圧とするものである。
【００１５】同期整流トランジスタ３は、ｎ型のＭＯＳ
ＦＥＴの場合を示し、寄生ダイオード３ａは図示のよ
うに、ソースからドレインに向かう方向の順方向を有
し、又カレントトランス４は、同期整流トランジスタ３
と平滑コンデンサ８との間に接続し、そのカレントトラ
ンス４の二次巻線を抵抗７により終端し、このカレント
トランス４の二次巻線の誘起電圧を定電圧ダイオード５
とダイオード６とにより定電圧化した直流電圧とし、同
期整流トランジスタ３のゲート・ソース間に駆動電圧と
して印加する。
ＦＥＴの場合を示し、寄生ダイオード３ａは図示のよ
うに、ソースからドレインに向かう方向の順方向を有
し、又カレントトランス４は、同期整流トランジスタ３
と平滑コンデンサ８との間に接続し、そのカレントトラ
ンス４の二次巻線を抵抗７により終端し、このカレント
トランス４の二次巻線の誘起電圧を定電圧ダイオード５
とダイオード６とにより定電圧化した直流電圧とし、同
期整流トランジスタ３のゲート・ソース間に駆動電圧と
して印加する。
【００１６】制御回路９によってスイッチングトランジ
スタ２がオン，オフ制御され、このスイッチングトラン
ジスタ２がオンとなった時のトランス１の二次巻線１ｂ
に誘起する電圧は、同期整流トランジスタ３の寄生ダイ
オード３ａに対して逆方向の極性となるから、この寄生
ダイオード３ａを介して電流は流れない。従って、カレ
ントトランス４の二次巻線の検出出力電圧は零となり、
同期整流トランジスタ３はオフを継続する。
スタ２がオン，オフ制御され、このスイッチングトラン
ジスタ２がオンとなった時のトランス１の二次巻線１ｂ
に誘起する電圧は、同期整流トランジスタ３の寄生ダイ
オード３ａに対して逆方向の極性となるから、この寄生
ダイオード３ａを介して電流は流れない。従って、カレ
ントトランス４の二次巻線の検出出力電圧は零となり、
同期整流トランジスタ３はオフを継続する。
【００１７】次にスイッチングトランジスタ２がオフと
なると、トランス１の蓄積エネルギにより二次巻線１ｂ
に電圧が誘起し、この場合の誘起電圧の極性は、同期制
御流トランジスタ３の寄生ダイオード３ａに対して順方
向となる。それによって、寄生ダイオード３ａを介して
電流が流れるから、カレントトランス４の二次巻線に検
出出力電圧が誘起され、定電圧ダイオード５とダイオー
ド６とにより、定電圧の直流駆動電圧が同期整流ダイオ
ード３のゲート・ソース間に印加され、同期整流ダイオ
ード３はオンとなる。従って、トランス１の二次巻線１
ｂに誘起した電圧による電流が、低オン抵抗の同期整流
ダイオード３を介して流れる。
なると、トランス１の蓄積エネルギにより二次巻線１ｂ
に電圧が誘起し、この場合の誘起電圧の極性は、同期制
御流トランジスタ３の寄生ダイオード３ａに対して順方
向となる。それによって、寄生ダイオード３ａを介して
電流が流れるから、カレントトランス４の二次巻線に検
出出力電圧が誘起され、定電圧ダイオード５とダイオー
ド６とにより、定電圧の直流駆動電圧が同期整流ダイオ
ード３のゲート・ソース間に印加され、同期整流ダイオ
ード３はオンとなる。従って、トランス１の二次巻線１
ｂに誘起した電圧による電流が、低オン抵抗の同期整流
ダイオード３を介して流れる。
【００１８】そして、トランス１の二次巻線１ｂの誘起
電圧が低下して、その誘起電圧による電流が零に近くな
ると、カレントトランス４の二次巻線の検出出力電圧も
零に近くなり、定電圧ダイオード５による定電圧化がで
きなくなるから、駆動電圧は零となって、同期整流トラ
ンジスタ３はオフとなる。前述の動作を繰り返して、同
期整流トランジスタ３は、自己制御型として、フライバ
ック型コンバータに於ける整流動作を継続する。
電圧が低下して、その誘起電圧による電流が零に近くな
ると、カレントトランス４の二次巻線の検出出力電圧も
零に近くなり、定電圧ダイオード５による定電圧化がで
きなくなるから、駆動電圧は零となって、同期整流トラ
ンジスタ３はオフとなる。前述の動作を繰り返して、同
期整流トランジスタ３は、自己制御型として、フライバ
ック型コンバータに於ける整流動作を継続する。
【００１９】図２は本発明の第１の実施例の各部の波形
説明図であり、図５と同様に、ＶQ1はスイッチングトラ
ンジスタ２のソース・ドレイン間の印加電圧、ＩQ1はス
イッチングトランジスタ２に流れる電流、ＶT1はトラン
ス１の一次巻線１ａに印加される電圧、ＩR は同期整流
トランジスタ３を流れる電流、ＶGSは同期整流トランジ
スタ３のゲート・ソース間に印加される駆動電圧を示
す。
説明図であり、図５と同様に、ＶQ1はスイッチングトラ
ンジスタ２のソース・ドレイン間の印加電圧、ＩQ1はス
イッチングトランジスタ２に流れる電流、ＶT1はトラン
ス１の一次巻線１ａに印加される電圧、ＩR は同期整流
トランジスタ３を流れる電流、ＶGSは同期整流トランジ
スタ３のゲート・ソース間に印加される駆動電圧を示
す。
【００２０】スイッチングトランジスタ２がオンの時
は、電圧ＶQ1は０となり、電流ＩQ1は次第に上昇し、又
トランス１の一次巻線１ａの電圧ＶT1は、直流電源１１
の電圧となる。そして、トランス１の二次巻線１ｂの誘
起電圧は、同期整流トランジスタ３の寄生ダイオード３
ａに対して逆極性となるから、同期整流トランジスタ３
はオフとなり、電流ＩR は０である。
は、電圧ＶQ1は０となり、電流ＩQ1は次第に上昇し、又
トランス１の一次巻線１ａの電圧ＶT1は、直流電源１１
の電圧となる。そして、トランス１の二次巻線１ｂの誘
起電圧は、同期整流トランジスタ３の寄生ダイオード３
ａに対して逆極性となるから、同期整流トランジスタ３
はオフとなり、電流ＩR は０である。
【００２１】スイッチングトランジスタ２がオフとなる
と、スイッチングトランジスタ２の印加電圧ＶQ1は上昇
し、又電流ＩQ1は０となる。又トランス１の二次巻線１
ｂの誘起電圧は、同期整流トランジスタ３の寄生ダイオ
ード３ａの順方向の極性となり、この寄生ダイオード３
ａを介して電流が流れ、前述のように、カレントトラン
ス４の二次巻線の検出出力電圧が定電圧ダイオード５と
ダイオード６とにより定電圧化された直流駆動電圧とし
て同期整流トランジスタ３のゲート・ソース間に印加さ
れて、同期整流トランジスタ３はオンとなる。
と、スイッチングトランジスタ２の印加電圧ＶQ1は上昇
し、又電流ＩQ1は０となる。又トランス１の二次巻線１
ｂの誘起電圧は、同期整流トランジスタ３の寄生ダイオ
ード３ａの順方向の極性となり、この寄生ダイオード３
ａを介して電流が流れ、前述のように、カレントトラン
ス４の二次巻線の検出出力電圧が定電圧ダイオード５と
ダイオード６とにより定電圧化された直流駆動電圧とし
て同期整流トランジスタ３のゲート・ソース間に印加さ
れて、同期整流トランジスタ３はオンとなる。
【００２２】従って、トランス１の二次巻線１ｂの誘起
電圧により、電流ＩR として示すように、低オン抵抗の
同期整流トランジスタ３を介して電流が流れ、カレント
トランス４の二次巻線の検出出力電圧も継続して発生
し、定電圧ダイオード５とダイオード６とにより、同期
整流トランジスタ３のゲート・ソース間には、ＶGSで示
すように、駆動電圧が印加される。
電圧により、電流ＩR として示すように、低オン抵抗の
同期整流トランジスタ３を介して電流が流れ、カレント
トランス４の二次巻線の検出出力電圧も継続して発生
し、定電圧ダイオード５とダイオード６とにより、同期
整流トランジスタ３のゲート・ソース間には、ＶGSで示
すように、駆動電圧が印加される。
【００２３】そして、電流ＩR が零近くに減少すると、
カレントトランス４の二次巻線の検出出力電圧も零近く
に減少し、駆動電圧ＶGSは零となり、同期整流トランジ
スタ３はオフとなる。従って、平滑コンデンサ８の充電
電荷が、トランス１の二次巻線１ｂと同期整流トランジ
スタ３とを介して放電することはない。
カレントトランス４の二次巻線の検出出力電圧も零近く
に減少し、駆動電圧ＶGSは零となり、同期整流トランジ
スタ３はオフとなる。従って、平滑コンデンサ８の充電
電荷が、トランス１の二次巻線１ｂと同期整流トランジ
スタ３とを介して放電することはない。
【００２４】従って、同期整流トランジスタ３は、トラ
ンス１の二次巻線１ｂに断続的に発生する整流極性の電
圧に対してのみ、自己制御型によってオンとなり、その
電圧が低下すると、自動的にオフとなる。即ち、比較的
簡単な回路により同期整流トランジスタ３を駆動し、整
流損失の低減を図ることができる。
ンス１の二次巻線１ｂに断続的に発生する整流極性の電
圧に対してのみ、自己制御型によってオンとなり、その
電圧が低下すると、自動的にオフとなる。即ち、比較的
簡単な回路により同期整流トランジスタ３を駆動し、整
流損失の低減を図ることができる。
【００２５】図３は本発明の第２の実施例の説明図であ
り、フォワード型コンバータに適用した場合を示し、２
１はトランス、２１ａは一次巻線、２１ｂは二次巻線、
２２はスイッチングトランジスタ、２３は整流ダイオー
ド、２４はカレントトランス、２５は定電圧ダイオー
ド、２６はダイオード、２７は抵抗、２８は平滑コンデ
ンサ、２９はチョークコイル、３０は負荷、３１はフラ
イホイール側同期整流トランジスタ、３１ａは寄生ダイ
オード、３２は制御回路、３３は直流電源であり、整流
ダイオード２３はショットキーバリアダイオードとした
場合を示す。
り、フォワード型コンバータに適用した場合を示し、２
１はトランス、２１ａは一次巻線、２１ｂは二次巻線、
２２はスイッチングトランジスタ、２３は整流ダイオー
ド、２４はカレントトランス、２５は定電圧ダイオー
ド、２６はダイオード、２７は抵抗、２８は平滑コンデ
ンサ、２９はチョークコイル、３０は負荷、３１はフラ
イホイール側同期整流トランジスタ、３１ａは寄生ダイ
オード、３２は制御回路、３３は直流電源であり、整流
ダイオード２３はショットキーバリアダイオードとした
場合を示す。
【００２６】フォワード型コンバータは、スイッチング
トランジスタ２２がオンの時のトランス２１の二次巻線
２１ｂの誘起電圧を整流ダイオード２３により整流し
て、平滑コンデンサ２８と負荷３０とに整流電圧を印加
し、スイッチングトランジスタ２２がオフの時のチョー
クコイル２９の蓄積エネルギによる電流を、フライホイ
ール側同期整流トランジスタ３１を介して、平滑コンデ
ンサ２８及び負荷３０に流すものである。
トランジスタ２２がオンの時のトランス２１の二次巻線
２１ｂの誘起電圧を整流ダイオード２３により整流し
て、平滑コンデンサ２８と負荷３０とに整流電圧を印加
し、スイッチングトランジスタ２２がオフの時のチョー
クコイル２９の蓄積エネルギによる電流を、フライホイ
ール側同期整流トランジスタ３１を介して、平滑コンデ
ンサ２８及び負荷３０に流すものである。
【００２７】制御回路３２によりスイッチングトランジ
スタ２２がオンとなると、トランス２１の一次巻線２１
ａに直流電源３３から電流が流れ、トランス２１の二次
巻線２１ｂに電圧が誘起し、整流ダイオード２３によっ
て整流される。その時、フライホイール側同期整流トラ
ンジスタ３１の寄生ダイオード３１ａに対して逆方向電
圧として印加されるから、寄生ダイオード３１ａには電
流が流れず、従って、カレントトランス２４にも電流が
流れないから、二次巻線の検出出力電圧は零となる。そ
の為、フライホイール側同期整流トランジスタ３１はオ
フ状態を継続することになる。
スタ２２がオンとなると、トランス２１の一次巻線２１
ａに直流電源３３から電流が流れ、トランス２１の二次
巻線２１ｂに電圧が誘起し、整流ダイオード２３によっ
て整流される。その時、フライホイール側同期整流トラ
ンジスタ３１の寄生ダイオード３１ａに対して逆方向電
圧として印加されるから、寄生ダイオード３１ａには電
流が流れず、従って、カレントトランス２４にも電流が
流れないから、二次巻線の検出出力電圧は零となる。そ
の為、フライホイール側同期整流トランジスタ３１はオ
フ状態を継続することになる。
【００２８】次にスイッチングトランジスタ２２がオフ
となると、トランス２１の二次巻線２１ｂに誘起する電
圧は、整流ダイオード２３に対して逆極性となり、又チ
ョークコイル２９の蓄積エネルギによる電圧が平滑コン
デンサ２８及び負荷３０を介して、フライホイール側同
期整流トランジスタ３１に加えられ、その寄生ダイオー
ド３１ａに対して順方向となるから、その寄生ダイオー
ド３１ａを介して電流が流れる。
となると、トランス２１の二次巻線２１ｂに誘起する電
圧は、整流ダイオード２３に対して逆極性となり、又チ
ョークコイル２９の蓄積エネルギによる電圧が平滑コン
デンサ２８及び負荷３０を介して、フライホイール側同
期整流トランジスタ３１に加えられ、その寄生ダイオー
ド３１ａに対して順方向となるから、その寄生ダイオー
ド３１ａを介して電流が流れる。
【００２９】この電流によるカレントトランス２４の二
次巻線の検出出力電圧が、定電圧ダイオード２５とダイ
オード２６とにより、定電圧化された直流の駆動電圧と
して、フライホイール側同期整流トランジスタ３１のゲ
ート・ソース間に印加され、フライホイール側同期整流
トランジスタ３１はオンとなる。そして、チョークコイ
ル２９の蓄積エネルギによる電流が零に近くなると、カ
レントトランス２４の二次巻線の検出出力電圧も零に近
くなり、フライホイール側同期整流トランジスタ３１は
オフとなる。即ち、フライホイール側同期整流トランジ
スタ３１に流れる電流が零又は零に近くなると、自動的
にオフとなる。
次巻線の検出出力電圧が、定電圧ダイオード２５とダイ
オード２６とにより、定電圧化された直流の駆動電圧と
して、フライホイール側同期整流トランジスタ３１のゲ
ート・ソース間に印加され、フライホイール側同期整流
トランジスタ３１はオンとなる。そして、チョークコイ
ル２９の蓄積エネルギによる電流が零に近くなると、カ
レントトランス２４の二次巻線の検出出力電圧も零に近
くなり、フライホイール側同期整流トランジスタ３１は
オフとなる。即ち、フライホイール側同期整流トランジ
スタ３１に流れる電流が零又は零に近くなると、自動的
にオフとなる。
【００３０】又整流ダイオード２３を同期整流トランジ
スタに置換し、カレントトランスと定電圧ダイオードと
ダイオードとにより同期整流トランジスタに駆動電圧を
印加する構成とすることもできる。即ち、フォワード型
コンバータの同期整流回路として、整流側同期整流トラ
ンジスタと、フライホイール側同期整流トランジスタと
を設け、それぞれの寄生ダイオードに最初に流れる電流
をカレントトランスにより検出して、オンとする駆動電
圧をゲート・ソース間に印加する構成とすることができ
る。
スタに置換し、カレントトランスと定電圧ダイオードと
ダイオードとにより同期整流トランジスタに駆動電圧を
印加する構成とすることもできる。即ち、フォワード型
コンバータの同期整流回路として、整流側同期整流トラ
ンジスタと、フライホイール側同期整流トランジスタと
を設け、それぞれの寄生ダイオードに最初に流れる電流
をカレントトランスにより検出して、オンとする駆動電
圧をゲート・ソース間に印加する構成とすることができ
る。
【００３１】又本発明の実施例に於ける同期整流トラン
ジスタ３，３１は、ｎ型ＭＯＳ ＦＥＴに限定されるも
のではなく、ｐ型ＭＯＳ ＦＥＴを使用することも可能
であり、その場合は、定電圧ダイオード及びダイオード
の接続極性を導電形式に対応して選定することになる。
ジスタ３，３１は、ｎ型ＭＯＳ ＦＥＴに限定されるも
のではなく、ｐ型ＭＯＳ ＦＥＴを使用することも可能
であり、その場合は、定電圧ダイオード及びダイオード
の接続極性を導電形式に対応して選定することになる。
【００３２】
【発明の効果】以上説明したように、本発明は、同期整
流トランジスタ３の寄生ダイオード３ａの順方向電圧が
印加された時に流れる電流を含めて、同期整流トランジ
スタ３に流れる電流をカレントトランス４により検出
し、定電圧ダイオード５とダイオード６とにより定電圧
化した直流の駆動電圧を同期整流トランジスタ３のゲー
ト・ソース間に加えるもので、比較的簡単な構成によ
り、電流が流れる状態の場合のみ同期整流トランジスタ
３をオンとし、整流損失を低減することができる利点が
ある。従って、フライバック型コンバータやフォワード
型コンバータの同期整流回路に適用して、効率を改善す
ることができる。
流トランジスタ３の寄生ダイオード３ａの順方向電圧が
印加された時に流れる電流を含めて、同期整流トランジ
スタ３に流れる電流をカレントトランス４により検出
し、定電圧ダイオード５とダイオード６とにより定電圧
化した直流の駆動電圧を同期整流トランジスタ３のゲー
ト・ソース間に加えるもので、比較的簡単な構成によ
り、電流が流れる状態の場合のみ同期整流トランジスタ
３をオンとし、整流損失を低減することができる利点が
ある。従って、フライバック型コンバータやフォワード
型コンバータの同期整流回路に適用して、効率を改善す
ることができる。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第１の実施例の各部の波形説明図であ
る。
る。
【図３】本発明の第２の実施例の説明図である。
【図４】従来例の要部説明図である。
【図５】従来例の各部の波形説明図である。
１ トランス ２ スイッチングトランジスタ ３ 同期整流トランジスタ ３ａ 寄生ダイオード ４ カレントトランス ５ 定電圧ダイオード ６ ダイオード ７ 抵抗 ８ 平滑コンデンサ ９ 制御回路
フロントページの続き (72)発明者 新井 康浩 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内
Claims (3)
- 【請求項１】 同期整流トランジスタの寄生ダイオード
の順方向電圧が印加された時に流れる電流を含めて該同
期整流トランジスタに流れる電流を検出するカレントト
ランスと、 該カレントトランスの検出出力電圧を定電圧化する定電
圧ダイオードと、 該定電圧ダイオードにより定電圧化された電圧を前記同
期整流トランジスタの駆動電圧として印加する為のダイ
オードとを備えたことを特徴とする同期整流駆動回路。 - 【請求項２】 フライバック型コンバータのトランスの
二次巻線と平滑コンデンサとの間に接続した同期整流ト
ランジスタと、 前記トランスの二次巻線の誘起電圧が前記同期整流トラ
ンジスタの寄生ダイオードの順方向電圧の時に流れる電
流を含めて該同期整流トランジスタに流れる電流を検出
するカレントトランスと、 該カレントトランスの二次巻線に接続し、該二次巻線に
誘起した電圧を直流の定電圧として前記同期整流トラン
ジスタのゲートとソースとの間に駆動電圧として印加す
る為の定電圧ダイオードとダイオードとを備えたことを
特徴とする同期整流駆動回路。 - 【請求項３】 一次巻線にスイッチングトランジスタを
接続したトランスの二次巻線に、整流側同期整流トラン
ジスタと、フライホイール側同期整流トランジスタとを
接続したフォワード型コンバータの同期整流回路に於い
て、 前記整流側同期整流トランジスタとフライホイール側同
期整流トランジスタとの少なくともフライホイール側同
期整流トランジスタの寄生ダイオードの順方向電圧によ
って流れる電流を含めて該フライホイール側同期整流ト
ランジスタに流れる電流を検出するカレントトランス
と、 該カレントトランスの二次巻線に誘起し、該二次巻線に
誘起した電圧を直流の定電圧として前記フライホイール
側同期整流トランジスタのゲートとソースとの間に駆動
電圧として印加する為の定電圧ダイオードとダイオード
とを備えたことを特徴とする同期整流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331370A JP3066727B2 (ja) | 1995-12-20 | 1995-12-20 | 同期整流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331370A JP3066727B2 (ja) | 1995-12-20 | 1995-12-20 | 同期整流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172775A true JPH09172775A (ja) | 1997-06-30 |
| JP3066727B2 JP3066727B2 (ja) | 2000-07-17 |
Family
ID=18242930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7331370A Expired - Fee Related JP3066727B2 (ja) | 1995-12-20 | 1995-12-20 | 同期整流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066727B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791849B2 (en) | 2002-03-29 | 2004-09-14 | Pioneer Corporation | Synchronous rectifying circuit for flyback converter |
| EP1195883A3 (en) * | 2000-10-06 | 2004-09-29 | Salcomp OY | Control circuit for rectification |
| JP2009142018A (ja) * | 2007-12-05 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 超小型電力変換装置 |
| JP2010220385A (ja) * | 2009-03-17 | 2010-09-30 | Fdk Corp | スイッチング素子の損失低減回路 |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1995
- 1995-12-20 JP JP7331370A patent/JP3066727B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| EP1195883A3 (en) * | 2000-10-06 | 2004-09-29 | Salcomp OY | Control circuit for rectification |
| US6791849B2 (en) | 2002-03-29 | 2004-09-14 | Pioneer Corporation | Synchronous rectifying circuit for flyback converter |
| JP2009142018A (ja) * | 2007-12-05 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 超小型電力変換装置 |
| JP2010220385A (ja) * | 2009-03-17 | 2010-09-30 | Fdk Corp | スイッチング素子の損失低減回路 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3066727B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| JPH11332233A (ja) | 電流共振型スイッチング電源 | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| JP3066727B2 (ja) | 同期整流駆動回路 | |
| JPH1169802A (ja) | 同期整流回路 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP2002064978A (ja) | 同期整流回路 | |
| JP4717625B2 (ja) | 同期整流回路 | |
| JP3294794B2 (ja) | 電源装置 | |
| JPH0993917A (ja) | 同期整流回路 | |
| JP3066720B2 (ja) | 同期整流回路 | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JP3448130B2 (ja) | 同期整流回路 | |
| JPS59204466A (ja) | コンバ−タの整流回路 | |
| JP3164201B2 (ja) | 直流電源装置 | |
| JPH08205533A (ja) | 整流回路 | |
| JP2856087B2 (ja) | スイッチング電源 | |
| JPH1141927A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
| JPH0224114B2 (ja) | ||
| JP2936561B2 (ja) | 直流コンバータ装置 | |
| JPH09271167A (ja) | 同期整流回路 | |
| JPH07312871A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |